Documenti di Didattica
Documenti di Professioni
Documenti di Cultura
Combinatorio Sequenziale
Stato
- logica DOMINO
Circuiti dinamici è
- logica np-CMOS (NORA)
VDD
In1
In2 PUN (Solo dispositivi PMOS)
In3
F(PUN) = G (PDN)
In1
In2 PDN (Solo dispositivi NMOS)
In3
VSS
RON
, =
VDD VDD
VDD
Rp Rp Rp
Rp A B B
A
Out
Rn Rp
Out CL A
B
Rn CL Out
A Rn Rn Rn CL
A B
A
tp=0.69 RONCL
- per l'analisi manuale, usare un valore di RON costante dato dalla media
dei valori ai due estremi delle regioni di funzionamento
B
12
porta logica D+A(B+C) A
6
C
12
D 6
- Multipli della dimensione minima Out
- Diversi valori di mobilità (mn@ 2.5 : 3mp) A
2
D 1
B 2 C 2
t P = a1M + a 2 M 2 + a 3 N
A1 A2 A3 AM
2
Il termine a2M opera su tpHL ed è dovuto a: Out
A1
a) aumento della resistenza NMOS A2
b) aumento della capacità NMOS
A3
4.0
tpHL AM
3.0
tp (nsec)
2.0 dipendenza tp
quadratica
1.0 tpLH
dipendenza
lineare
0.0
1 3 5 7 9
Fan-in M
C3 C M M -1 = C L + C M
In3 M3
.............................
In2 M2 C2 C M 1 = C L + ....+ C 3 + C 2 + C 1
In2 M2 C2 C2
In2 M2
In1 C1 C3
M1 In3 M3
CL
è CL
VDD
VDD
Ci A B
A B
A
B
Ci B
CO=AB+Ci (A+B)
VDD
A
X
Ci
Ci A S
Ci 28 dispositivi
A B B VDD
A B Ci A
Co B
V DD
VDD V DD A
A B B A B Ci B
Kill
"0"-Propagate A Ci
Co
Ci S
A Ci 24 dispositivi
"1"-Propagate
Generate
A B B A B Ci A
- escursione logica inferiore a VDD - VSS : livello logico basso VOL > VSS
- consumo di potenza statico non nullo: se PDN è accesa, esiste
un cammino diretto tra VDD e VSS (generalmente, a massa)
- tempi di commutazione asimmetrici: il tempo di carica è dominante
carico PMOS che lavora con VSG=VDD - VSS (no effetto body)
VDD
(VSS=0)
Out
porta NOR a quattro ingressi
CL
A B C D
ö kp
( )
2
æ VOL 2
k n ç (VDD - VTn )VOL - ÷= V - VTp
è 2 ø 2 DD
æ kp ö
Pongo VTn =|VTp|=VT è VOL = (VDD - VT )çç1 - 1 - ÷÷
è kn ø
2
÷
÷
ø
kp
Vout =Vin=VM è VM = VT + (VDD - VT )
kn + kp
1
Generatore di corrente
IOL (normalizzata)
0.75
Pseudo-NMOS
0.5
NMOS a svuotamento
0.25
resistenza
0
0.0 1.0 2.0 3.0 4.0 5.0
Vout (V)
VDD
M1 >> M2
M1
Enable M2 Rp1 << Rp2 - piccola corrente statica
Out
- basso valore di VOL
CL
A B C D
schema di base -N
R
O
rtaX
o
p
VDD VDD
M1 M2 Out
Out
Out Out
A B B B B
A
B PDN1 PDN2
B A A
VSS VSS
B
Out
Ingressi
Rete di A Out
interruttori
B
B
f
f f A B
0 0 aperto
A B A B 0 1 aperto
1 0 0
1 1 1
circuito simbolo tabella della verità
Funzione di trasferimento
Vout
MOS interdetto
VDD - VTn
VDD Vin
f = 5V
A= 0V B= 0V
Trasmissione di uno "0" è NMOS lavora con VGS=VDD
CL
f = 5V
A= 5V B= 5-VTn
Trasmissione di un "1" è NMOS lavora con VGD=0
CL
VDD
f= 5V
M2 con carico CMOS quando Vout=VOH
B
A=5V Mn
M2 non va OFF è PS >0
M1
A X Out
Mn
M1
Uscita Nodo X
5.0 5.0
senza Mr
Vout (V)
VX (V)
con Mr
VB
1.0 1.0
-1.0 -1.0
0 2 4 6 0 2 4 6
t (nsec) t (nsec)
Funzione di trasferimento
Vout
VDD
NMOS interdetto
VDD - VTn
|VTp|
Trasmissione di uno "0" è NMOS lavora con VGS=VDD , PMOS lavora con VDG=0
f = 5V
A=0V B
CL
f = 0V
Trasmissione di un "1" è NMOS lavora con VGD=0, PMOS lavora con VSG=VDD
f = 5V
A=5V B
CL
f = 0V
f = 5V
f = 0V
se Vout<|VTp| è NMOS e PMOS in saturazione
30
Rn
20
R (kW)
Rp
10
Req
0
0 1 2 3 4 5
Vout (V)
5 5 5 5
V1 Vi-1 Vi Vi+1 Vn-1 Vn
In
C C C C C C
0 0 0 0
Circuito equivalente RC
R eq R eq R eq R eq
V1 Vi Vi+1 Vn-1 Vn
In
C C C C C
m porte
Buffer
R eq R eq R eq R eq R eq R eq
In
C C C C C C
¶Vi 1
¶t
=
R eq C
(Vi +1 + Vi -1 - 2 Vi ) (complicato)
Ritardo di Elmore
R1 R2 Ri-1 Ri RN
Vin 1 2 i-1 i N
C1 C2 Ci-1 Ci CN
N N N i
t N = å Ri å C j =å Ci å R j (costante di tempo al nodo N)
i =1 j=i i =1 j=1
n
n(n+1)
t p = 0.69 å
k=0
CR eq k = 0.69CR eq
2
(ritardo della catena RC)
é n(m+1)ù æ n ö
t p = 0.69êCReq ú + çè m - 1÷ø t pbuf (ritardo della catena con buffer)
ë 2 û
¶t p tp
= 0è m opt = 1.7 buf
Valore ottimo di m (mopt) è
m opt CReq
¶m
Schema di principio
A
A Rete a
Pass-Transistor F
B
B
A
A Rete inversa a F
B Pass-Transistor
B
B B B B B B
A A A
A A A
VDD
VDD
0V 5V
VDD 0V Out
5V