Sei sulla pagina 1di 19

LEZIONE DEL 16 MAGGIO 2007

INVERTITORE NMOS CON CARICO RESISTIVO


CARATTETISTICA STATICA
FIG. 1. Invertitore nMOS con carico resistivo.
V
DD
2.5 V

n
242 A/V
2
L 0.25 m
t
ox
5.7nm
V
Tn0
0.4 V
S
n
=
_
W
L
_
1.5
R 32 K
0
I: Se V
IN
< V
TN
nMOS OFF
I
D
= 0 V
out
= V
DD
(Punto 1 della caratteristica statica di uscita).
II: Se V
IN
= V
TN
nMOS alla soglia della conduzione ma ancora:
1
2 Corso di Circuiti Elettronici Digitali LA
I
D
= 0 V
out
= V
DD
(Punto 2 della caratteristica statica di uscita).
III: V
IN
> V
TN
, V
out
> V
IN
-V
TN
nMOS `e ON e lavora in saturazione. Lan-
damento della tensione di uscita si determina uguagliando la corrente di drain e la
corrente che passa nel resistore:
V
DD
V
out
R
=
1
2

n
W
L
(V
GS
V
TN
)
2
V
DD
V
out
R
=
1
2

n
W
L
(V
IN
V
TN
)
2
V
out
= V
DD

1
2

n
W
L
R(V
IN
V
TN
)
2
La relazione tra la tensione di uscita e ingresso `e di tipo parabolico. IV: La soglia
logica V
M
dellinverter si determina imponendo la condizione V
IN
= V
out
(punto 3
della caratteristica statica.):
V
out
= V
IN
= V
M
V
DD
V
out
R
=
1
2

n
W
L
(V
IN
V
TN
)
2
=
1
2

n
W
L
(V
out
V
TN
)
2
V
M
= V
DD

1
2

n
W
L
R(V
M
V
TN
)
2
V
M
= V
DD

1
2

n
R(V
2
M
+V
2
TN
2V
TN
V
M
)
per comodit` a di calcolo deniamo:
K =
1
2

n
R
per cui:
V
M
= V
DD
K(V
2
M
+V
2
TN
2V
TN
V
M
)
V
2
M
+V
M
_
1
K
2V
TN
_
+
_
V
2
TN

V
DD
K
_
= 0
V
M
=
1
2
_
1
K
2V
TN
_

1
2

_
1
K
2V
TN
_
2
4
_
V
2
TN

V
DD
K
_
Da cui si ottengono due valori:
V
M
= 0.293; 0.921 V
A.A. 2006/2007
Corso di Circuiti Elettronici Digitali LA 3
Dato che il primo valore non ha signicato sico
V
out
= V
IN
= 0.921 V
V: V
IN
> V
TN
, V
out
= V
IN
-V
TN
nMOS `e ON ed alla soglia della zona lin-
eare.
`
E possibile determinare i valori della tensione di ingresso e uscita (V
IN
,V
out
)
che corrispondono alla transizione Saturazione/Lineare (punto 4 sulla caratteristica
statica):
V
out
= V
IN
V
TN
V
DD
V
out
R
=
1
2

n
W
L
(V
IN
V
TN
)
2
V
DD
V
out
R
=
1
2

n
W
L
V
2
out
Risolvendo lequazione di secondo grado in V
out
V
2
out
+
2
RS

n
V
out

2V
DD
RS

n
= 0
si ottengono i seguenti valori della tensione di uscita e ingresso:
V
out
= 0.575V
V
in
= V
out
+V
TN
= 0.975V
VI: V
IN
> V
TN
, V
out
(V
IN
-V
TN
) nMOS `e ON e lavora in zona lineare. La
tensione di uscita `e governata dalla seguente equazione:
V
DD
V
out
R
=

n
W
L
[(V
IN
V
TN
)V
out

1
2
V
2
out
]
VII: V
IN
= V
DD
(punto 5 della caratteristica statica)
V
IN
= V
DD
V
DD
V
out
R
=

n
W
L
[(V
IN
V
TN
)V
out

1
2
V
2
out
]
V
DD
V
out
R
=

n
W
L
[(V
DD
V
TN
)V
out

1
2
V
2
out
]
V
out
= V
OL
V
DD
V
OL
R
=

n
W
L
[(V
DD
V
TN
)V
OL

1
2
V
2
OL
] (1)
Dallespressione 1 appare evidente che la tensione V
OL
dipende dai parametri tecno-
logici del transistore nMOS (attraverso il coeciente
n
) e dalla resistenza di carico
A.A. 2006/2007
4 Corso di Circuiti Elettronici Digitali LA
V
IN
= 2.5V
V
OL

= 0.1V
R. Queste logiche vengono denite logiche a rapporto.
`
E probabile che venga chiesto di scegliere opportunamente i valori di tali parametri
e di R, in modo tale da ottenere la V
OL
desiderata.
FIG. 2. Caratteristica statica dellinvertitore nMOS con carico resistivo.
POTENZA STATICA DISSIPATA
Se luscita logica `e alta, il transistor nMOS `e spento e dunque, non circolando
corrente, la potenza statica dissipata `e nulla
P
H
d
= 0
A.A. 2006/2007
Corso di Circuiti Elettronici Digitali LA 5
Nel caso di livello logico basso, il transistor nMOS `e acceso e lavora nella regione di
saturazione, per cui la corrente richiesta al generatore `e pari a
I
DD
=
V
DD
V
OL
R
P
L
d
= V
DD
I
DD
= V
DD
V
DD
V
OL
R

= 2.5
2.5 0.1
32K

= 187.5W
CARATTERISTICA DINAMICA
FIG. 3.
RISE TIME
Se V
in
V
OL
, il transitore M
n
`e spento e la capacit` a di uscita `e caricata dalla
resistenza R
L
(gura 3). La tensione di uscita `e governata dalla seguente equazione
dierenziale
V
in
V
out
R
= C
dV
out
dt
V
DD
V
out
= RC
dV
out
dt
separando le variabili:
dV
out
V
DD
V
out
=
dt
RC
Integrando:
_
VOH
0
dV
out
V
DD
V
out
=
1
RC
_
R
0
dt
[ln(V
DD
V
out
]
VOH
0
= ln
_
V
DD
V
OH
V
DD
_
=
1
RC

R
A.A. 2006/2007
6 Corso di Circuiti Elettronici Digitali LA
da cui si ottiene

R
= RC ln
_
V
DD
V
OH
V
DD
_
FALL TIME
Quando lingresso `e pari a V
OH
, il transistor nMOS `e acceso. Dato che la porta `e
una logica a rapporto, la capacit` a di uscita C
L
si scarica attraverso il Mosfet, ma
contemporaneamente `e carica attraverso il resistor di carico R
L
. Per cui lequazione
FIG. 4.
dierenziale che governa la scarica della capacit` a `e la seguente
C
dV
out
dt
+I
D
=
V
CC
V
out
R
L
Dato che, tipicamente, la conducibilit`a del transistore `e molto maggiore di quella
del carico, si pu` o approssivativamente assume la scarica dovuta esclusivamente al
resistore nMOS (gura 4). Lequazione dierenziale si semplica
C
dV
out
dt
+I
D
= 0
`
E necessario distinguere due regioni di funzionamento di M
n
. Infatti
_

_
C
dVout
dt
=
1
2

n
S
n
(V
GS
V
TN
)
2
; V
DS
(V
GS
V
TN
)
C
dVout
dt
=

n
S
n
_
(V
GS
V
TN
)V
DS

1
2
V
2
out

; V
DS
< (V
GS
V
TN
)
A.A. 2006/2007
Corso di Circuiti Elettronici Digitali LA 7
Nel primo tratto della scarica
V
DS
(V
GS
V
TN
)
ll transistor lavora nella regione di saturazione, per cui
C
dV
out
dt
=
1
2

n
S
n
(V
in
V
TN
)
2
dV
out
dt
=

n
S
n
2C
(V
in
V
TN
)
2
_
VDDVTN
VDD
dV
out
=

n
S
n
2C
(V
in
V
TN
)
2
_

A
F
0
dt
V
TN
=

n
S
n
2C
(V
in
V
TN
)
2

1
F

A
F
=
2C

n
S
n
V
TN
(V
in
V
TN
)
2
Nel secondo tratto M
n
lavora nella regione lineare
C
dV
out
dt
=

n
S
n
_
2(V
in
V
TN
)V
out
V
2
out

dV
out
_
2(V
in
V
TN
)V
out
V
2
out
=

n
S
n
2C
dt
_
VOL
VDDVTN
dV
out
_
2(V
in
V
TN
)V
out
V
2
out
=

n
S
n
2C
_

B
F
0
dt
Scomponiamo lintegrando del primo integrale
1
V
out
[2(V
in
V
TN
) V
out
]
=
A
V
out
+
B
[2(V
in
V
TN
) V
out
]
da cui si ottiene:
A = B
1
2(V
in
V
TN
)
Sostituendo nellintegrale
1
2(V
in
V
TN
)
_
VOL
VDDVTN
_
1
V
out
+
1
[2(V
in
V
TN
) V
out
]
_
dV
out
=

n
S
n
2C

B
F
1
2(V
in
V
TN
)
[ln(V
out
) ln [2(V
in
V
TN
) V
out
)]
VOL
VDDVTN
=

n
S
n
2C

B
F
1
2(V
in
V
TN
)
_
ln
_
V
out
2(V
in
V
TN
) V
out
__
VOL
VDDVTN
=

n
S
n
2C

B
F
A.A. 2006/2007
8 Corso di Circuiti Elettronici Digitali LA
inoltre ponendo V
in
= V
DD
1
2(V
DD
V
TN
)
_
ln
_
V
OL
2(V
DD
V
TN
) V
OL
__
2(V
DD
V
TN
) (V
DD
V
TN
)
(V
DD
V
TN
)
__
=
=

n
S
n
2C

B
F
Semplicando si ottiene

B
F
=
2C
2

n
S
n
(V
DD
V
TN
)
ln
_
2(V
DD
V
TN
) V
OL
V
OL
_
Sommando i due tempi di discesa si ottiene il tempo di fall-time

F
=
F A
+
FB
=
=
2C

n
S
n
V
TN
(V
VDD
V
TN
)
2
+
2C
2

n
S
n
(V
DD
V
TN
)
ln
_
2(V
DD
V
TN
) V
OL
V
OL
_
da cui

F
=
2C

n
S
n
(V
DD
V
TN
)
_
V
TN
(V
DD
V
TN
)
+
1
2
ln
_
2(V
DD
V
TN
) V
OL
V
OL
__
Per esempio:
C = 100fF
V
OL
= 0.1V
V
DD
= 2.5V

n
= 242A/V
2
S
n
= 1.5

F
= 0.52 ns

R
= 7.3 ns
Metodo della resistenza equivalente
Determiano ora i tempi di ritardo di discesa e salita mediante il metodo della re-
sistenza equivalente.
Come nel punto precedente, assumiano che il transistore nMOS sia molto pi u con-
duttivo della resistenza di carico R, per trascuriamo il suo eetto nel calcolo del
A.A. 2006/2007
Corso di Circuiti Elettronici Digitali LA 9
tempo di discesa.
La resistenza equivalente `e denita come:
R
EQ
=
2V
DD

n
S
n
(V
DD
V
Tn0
)
2
= 3123
Il tempo di salita, governato dalla resistenza di carico R
L
`e dato da:
FIG. 5.

R
= 0.69R
L
C
L
= 2.2ns
Per quanto riguarda il tempo di discesa

R
= 0.69R
EQ
C
L
= 0.21 ns
A.A. 2006/2007
10 Corso di Circuiti Elettronici Digitali LA
A.A. 2006/2007
INVERTITORE CMOS
FIG. 6. Invertitore CMOS
nMOS pMOS
V
DD
= 2.5 V V
DD
= 2.5 V

n
= 242 A/V
2

n
= 121 A/V
2
L
min
= 0.25m L
min
= 0.25m
t
ox
= 5.7nm t
ox
= 5.7nm
VT
N0
= 0.4 V VT
P0
= -0.4 V
_
W
L
_
n
= 1.5
_
W
L
_
p
= ?
= 0 = 0
Dalla caratteristica statica si deduce che i livelli logici sono
V
OH
= V
DD
V
OL
= 0
11
12 Corso di Circuiti Elettronici Digitali LA
Proponiamoci di dimensionare il transistore pMOS in modo tale che la soglia logica
V
M
dellinvertitore sia pari a V
DD
/2. Ricordo che la soglia logica `e il valore di uscita
quando V
in
=V
out
.
Vediamo qual `e lo stato dei MOSFET alla soglia logica:
Per quanto riguarda lnMOS
V
GS
= V
in
V
DS
= V
out
nMOS saturo se V
DS
>V
GS
-V
Tn0
, ovvero se V
out
>V
in
-V
Tn0
, V
DD
/2 > V
DD
/2-
V
Tn0
. Dunque il transistore Mn lavora nella regione di saturazione. Per quanto
riguarda il transistore di tipo p (Mp):
V
GS
= V
DD
V
in
V
DS
= V
DD
V
out
pMOS saturo se V
DS
<V
GS
-V
Tp0
, ovvero se V
DD
-V
out
<V
DD
V
in
-V
Tp0
, V
DD
-V
DD
/2
< V
DD
-V
DD
/2-V
Tp0
e dunque se 0< V
Tp0
. Anche il pMOS lavora nella zona di
saturazione. Imponiamo ora che le correnti del transistore nMOS e pMOS siano
uguali
ID(Mn) =
1
2

n
_
W
L
_
n
[V
GS
V
Tn0
]
2
=
1
2

n
_
W
L
_
n
[V
M
V
Tn0
]
2
ID(Mp) =
1
2

p
_
W
L
_
p
[V
GS
V
Tp0
]
2
=
1
2

p
_
W
L
_
p
[V
M
V
DD
V
Tp0
]
2
1
2

n
_
W
L
_
n
[V
M
V
Tn0
]
2
=
1
2

p
_
W
L
_
p
[V
M
V
DD
V
Tp0
]
2
Risolvendo in (W/L)p e imponendo V
M
=V
DD
/2, si ottiene
(W/L)
p
(W/L)
n
=

p
[V
M
V
Tn0
]
2
[V
DD
V
M
V
Tp0
]
2
(W/L)
p
(W/L)
n
=

p
[V
DD
/2 V
Tn0
]
2
[V
DD
/2 V
DD
V
Tp0
]
2
da cui si ottiene:
(W/L)
p
(W/L)
n
= 2 =
A.A. 2006/2007
Corso di Circuiti Elettronici Digitali LA 13
POTENZA STATICA DISSIPATA
Sotto lipotesi che il segnale di ingresso cambi istantaneamente il proprio valore, la
potenza statica dissipata da un invertitore CMOS ideale `e nulla
P
s
= 0
COMPORTAMENTO DINAMICO
FIG. 7.
Il tempo di risposta del gate `e determinato dal tempo che il dispositivo impiega a
caricare/scaricare la capacit` a C
L
, tramite la resistenza equivalente R
EQ
(M
p
)/R
EQ
(M
n
).
V
in
=0
Il transistore Mn `e spento perche V
GS
<V
Tn0
, mentre Mp `e acceso. Determiniamo
dunque la resistenza equivalente:
R
EQ
(Mp) =
V
DD
I
Sat
D
(Mp)
=
V
DD
1/2

p
(W/L)
p
(V
GS
V
Tp0
)
2
=
2V
DD

p
(W/L)
p
(V
DD
V
Tp0
)
2
=
R

EQ
(Mp)
(W/L)
p
= 3123
Il tempo di ritardo:
t
dLH
= 0.69R
EQ
(Mp)C
L
= 0.69
2V
DD
C
L

p
(W/L)
p
(V
DD
V
Tp0
)
2
= 0.22 ns
A.A. 2006/2007
14 Corso di Circuiti Elettronici Digitali LA
V
in
=V
DD
Il transistore Mp `e spento perche V
GS
>V
Tp0
, mentre Mn `e acceso. Determiniamo
dunque la resistenza equivalente:
R
EQ
(Mn) =
V
DD
I
Sat
D
(Mn)
=
V
DD
1/2

n
(W/L)
n
(V
GS
V
Tn0
)
2
=
2V
DD

n
(W/L)
n
(V
DD
V
Tn0
)
2
=
R

EQ
(Mn)
(W/L)
n
= 3123
Il tempo di ritardo:
t
dLH
= 0.69R
EQ
(Mn)C
L
= 0.69
2V
DD
C
L

n
(W/L)
n
(V
DD
V
Tn0
)
2
= 0.22 ns
CIRCUITO EQUIVALENTE AI PICCOLI SEGNALI
FIG. 8.
Determiniamo lespressione del guadagno in tensione del circuito in esame:
A
v
=
v
o
v
in
Ricordo che la corrente di uscita i
d
`e esprimibile secondo la seguente espressione:
i
d
=
I
d
V
GS
_
VDS,VSB
v
gs
+
I
d
V
DS
_
VGS,VSB
v
ds
+
I
d
V
SB
_
VGS,VDS
v
sb
= g
m
v
gs
+g
d
v
ds
+g
mb
v
bs
v
0
(gd
n
+gd
p
) + (gm
n
+gm
p
)v
in
= 0
A
v
=
v
0
v
in
=
gm
n
+gm
p
gd
n
+gd
p
A.A. 2006/2007
Corso di Circuiti Elettronici Digitali LA 15
In assenza delleetto di modulazione di canale (), le espressione di g
m
e g
d
as-
sumono la seguente forma:
g
m
=
_

n
(W/L)
n
(V
GS
-V
Tn0
) , Zona lineare

n
(W/L)
n
V
DS
, Saturazione
g
d
=
_

n
(W/L)
n
(V
GS
-V
Tn0
-V
DS
) , Zona lineare
0 , Saturazione
Il massimo guadagno si ha se i due transistori MOS lavorano in saturazione. In tal
caso, il denominatore nellespressione del guadagno `e nullo e A
v
`e pari a -!.
Tenendo conto della modulazione di canale, la conduttanda di uscita, nella regione
di saturazione. `e pari a
g
sat
d
= I
D
CONFRONTO TRA LE TECNOLOGIE
(RTL) Inv. nMOS con carico R Invertitore CMOS
Livello logico H V
DD
V
DD
V
DD
Livello logico H V
Sat
CE
Dipende da R 0
Potenza livello H No No No
Potenza livello L Si Si No
A.A. 2006/2007
16 Corso di Circuiti Elettronici Digitali LA
CONNESSIONE SERIE E PARALLELODI TRANSISTORNMOS:
MODELLI EQUIVALENTI
CONNESSIONE SERIE
Proponiamoci di determinare il Mosfet equivalente derivante dalla connessione serie
di due transistor nMOS.
FIG. 9.
_
M
2
ON se V
G
> V
Tn
M
1
ON se V
G
-V
X
> V
Tn
, ovvero V
X
V
G
-V
T
n
inoltre M
2
`e saturo se
V
DS
V
GS
V
Tn
V
X
V
G
V
Tn
Dunque M
2
lavora sempre in zona lineare se la corrente di Drain `e non nulla.
Per quanto riguarda il transistor M
1
, faremo le due ipotesi di funzionamente nella
regione lineare e saturazione.
Dato che M
1
ed M
2
sono in serie, `e ovvio che le due correnti di drain I
D
(M
1
) e
I
D
(M
2
) saranno identiche.
M
1
opera in saturazione.
A.A. 2006/2007
Corso di Circuiti Elettronici Digitali LA 17
Uguaguando le due correnti otteniamo
I
D
(M
2
) = I
D
(M1)
1
2

2
[2(V
G
V
Tn
)V
x
V
2
x
] =
1
2

1
(V
G
V
x
V
Tn
)
2
Deniamo per semplicit`a V
A
=V
G
-V
Tn
, per cui
1
2

2
[2V
A
V
x
V
2
x
] =
1
2

1
(V
A
V
x
)
2
1
2

2
[2V
A
V
x
V
2
x
] =
1
2

1
(V
2
A
+V
2
x
2V
A
V
x
)
Raccogliendo i coecienti dei termini V
x
V
2
x
(
1
+
2
) V
x
(2
2
V
A
+ 2
1
V
A
) =
1
V
2
A
V
2
x
2V
A
V
x
=

1
+
2
V
2
A
Sostituendo ora quanto ottenuto nellespressione della corrente I
D
(M
1
)
I
D
(M
1
) =
1
2

1
(V
2
A
+V
2
x
2V
A
V
x
) =
1
2

1
_
V
2
A

1
+
2
V
2
A
_
=
1
2

1
+
2
V
2
A
`
E possibile denire una corrente equivalente
I
eq
D
=
1
2

1
+
2
V
2
A
=
1
2

eq
(V
G
V
Tn
)
2
dove si `e denito:

eq
=

1

1
+
2
M
1
opera in zona lineare.
A.A. 2006/2007
18 Corso di Circuiti Elettronici Digitali LA
Imponiamo sempre luguaglianze delle correnti di drain:
1
2

2
[2(V
G
V
Tn
)V
x
V
2
x
] =
1
2

1
[2(V
G
V
x
V
Tn
)(V
DD
V
x
) (V
DD
V
x
)
2
]
V
A
= (V
G
V
Tn
)
1
2

2
[2V
A
V
x
V
2
x
] =
1
2

2
[2(V
A
V
x
)(V
DD
V
x
) (V
DD
V
x
)
2
]
1
2

1
[2V
A
V
x
V
2
x
] =
1
2

2
[2(V
A
V
DD
V
A
V
x
V
DD
V
x
+V
2
x
)
V
2
DD
V
2
x
2V
DD
V
x
]
1
2

1
[2V
A
V
x
V
2
x
] =
2
[2V
A
V
DD
2V
A
V
x
+V
2
x
V
2
DD
]
V
2
x
(
1
+
2
) 2V
A
V
x
(
1
+
2
) =
1
(V
2
DD
2V )AV
DD
V
2
x
2V
A
V
x
=

1

1
+
2
(V
2
DD
2V
A
V
DD
)
sostituendo nellespressione della corrente I
D
(M
2
)
I
D
(M
2
) =
1
2

2
(2V
A
V
x
V
2
x
)
=
1
2

2
_

1

1
+
2
(2V
AV DD
V
2
DD
)
_
=
1
2

1
+
2
_
2(V
G
V
Tn
)V
DD
V
2
DD

=
1
2

eq
_
2(V
G
V
Tn
)V
DD
V
2
DD

dove ancora una volta si `e denito:

eq
=

1

1
+
2
FIG. 10.
A.A. 2006/2007
Corso di Circuiti Elettronici Digitali LA 19
CONNESSIONE PARALLELO
In questo caso i calcoli sono pi u semplici. Infatti basta osservare che
I
DD
= I
D
(M1) +I
D
(M2)
Se entrambi gli nMOS lavorano in saturazione
I
DD
=
1
2

n1
[V
G
V
Tn0
]
2
+
1
2

n2
[V
G
V
Tn0
]
2
=
=
1
2
(
n1
+
n2
)[V
G
V
Tn0
]
2
Per cui due o pi` u nMOS (pMOS) connessi in parallelo, possono essere sustituiti con
un unico transistore nMOS (pMOS) avente un fattore di conducibilit`a pari a

EQ
n
=
n1
+
n2
Allo stesso modo si procede nel caso in cui i MOSFET siamo polarizzati nella regione
lineare.
Dal punto di vista della resistenza equivalente, la resistenza totale di n transistori
collegati in parallelo `e pari al parallelo delle n resistenze equivalenti relative ai singoli
MOSFET.
A.A. 2006/2007