Documenti di Didattica
Documenti di Professioni
Documenti di Cultura
ANALISI IN FREQUENZA
DEI CIRCUITI A TRANSISTORI
G at e
Source D rain
Fig. 9.1 Sezione di un MOSFET prototipo in cui sono state messe in evidenza le
due principali capacità parassite inevitabilmente presenti e necessarie al
suo funzionamento.
Appunti del corso “Elettronica Analogica” Prof. Marco Sampietro – POLIMI 3
Cgd
Cgd D G D
Cgs S
S
Fig. 9.2 Visualizzazione delle capacità interne del MOSFET sul suo
simbolo circuitale e nel circuito equivalente.
n p n n p n
-+
E C E -+ C
p(x) n(x) -+
-+
+
-
vbe B B vcb
a) b)
Fig. 9.3 BJT npn: a) variazione della carica di minoritari accumulata nelle
regioni neutre della Base e dell’Emettitore; b) variazione della zona di
carica spaziale nella giunzione Base-Collettore.
c
C C B C
C E
E
Fig. 9.4 Visualizzazione delle capacità interne del BJT sul suo simbolo
circuitale e nel circuito equivalente, utile per studiare il comportamento
in frequenza dei circuiti.
Appunti del corso “Elettronica Analogica” Prof. Marco Sampietro – POLIMI 5
1 1 IC
C
1 2 f T Vth
2 f T
gm
1
iu fT
2 C gs / g m
i in dB
0 dB Log f
I+iin(s) Cgs Cgd iu(s)
-3dB
-VDD
Fig. 9.5 (a) Schema circuitale per una misura di principio della f T di un
transistore ed (b) andamento con la frequenza del trasferimento di
corrente tra Source e Drain.
i u ( s) 1
i in ( s) 1 sC gs / g m
Infatti il segnale iniettato nel Source vede un’impedenza pari al parallelo tra Cgs ed
1/gm. La tensione che si sviluppa tra Source e Gate genera una corrente di Drain
proporzionale alla gm del transistore stesso. Il trasferimento della corrente è quindi
costante ed unitario fino alla frequenza corrispondente al polo p=-gm/Cgs (p=-gm/C
nel caso del BJT), e poi decresce con pendenza di -20dB/decade (Fig.9.5b). La
frequenza caratteristica del polo è
1 1
fT fT (9.1)
MOSFET
2 C gs / g m BJT
2 C / g m
iu 1
fT
iu i in -gmR 2(C gs C gd ) / g m
C gd dB
-20dB/dec
i in R C gs
0 dB Log f
1
2R (Cgs Cgd )
a) b)
Fig. 9.6 (a) Schema circuitale per la misura della fT dei transistori e (b)
corrispondente diagramma di Bode del modulo della funzione di
trasferimento iu(s)/iin(s).
i u (s) 1 s C gd g m
gmR (9.2)
i in (s) 1 sR (C gs C gd )
10.00 10.00
1.00 1.00
0.10 0.10
BJT FET
0.01 0.01
0.01 0.10 1.00 10.00 100.00 0.01 0.10 1.00 10.00 100.00
fissata Cgd (C). Il valore della capacità Cgs (C) si ricava dalla (9.3) in base al
valore di fT indicato dal costruttore. Viceversa, i simulatori circuitali inglobano i
dettagli di queste capacità con grande precisione.
I transistori in commercio hanno fT da qualche centinaia di MHz fino a
diverse centinaia di GHz. Poiché la fT è con buona approssimazione determinata
dall’inverso del tempo di transito dei portatori tra Source e Drain (Emettitore e
Collettore), i transistori più veloci sono quelli con lunghezza di canale (o di Base)
più piccola. La tecnologia attuale permette di arrivare a dimensioni di qualche
decina di nanometro per i canali dei FET (limite imposto dalle tecniche di litografia
del chip) ed a valori molto inferiori per la lunghezza di base (limite legato al
controllo che si riesce ad avere nella diffusione verticale dei droganti di Emettitore
e di Base). Pertanto a tutt’oggi i migliori transistori bipolari sono più veloci (cioè
hanno fT maggiore) dei migliori MOSFET al silicio. Peraltro, dato che il tempo di
transito dipende anche dalla velocità dei portatori, i transistori più veloci in
assoluto sono i FET realizzati con Arseniuro di Gallio (GaAs) che sfruttano la più
elevata mobilità (8000) dei suoi elettroni di conduzione rispetto a quella nel
Silicio (1200).
L’adozione dei circuiti equivalenti delle Fig.9.2 e Fig.9.4 cessa di essere
valida per frequenze vicine o superiori alla fT dei transistori oltre cui la fisica del
funzionamento del dispositivo si discosta da quanto descritto nel Cap.3 e quindi la
modellizzazione delle Fig.9.2 e Fig.9.4 viene a mancare.
1k
300k
C
C
520
[C=27pF, Cgs=5pF]
Appunti del corso “Elettronica Analogica” Prof. Marco Sampietro – POLIMI 10
RL RL RL
C C
vu vu
vin vin vin
Cgs
Cgs C
- VSS
vin 1 1
vgs vin
1 sCgs 1 sCgsR i
R1
sCgs
Nel dominio del tempo, a fronte di un gradino positivo all’ingresso, il Gate sale
lentamente con costante di tempo =CgsRi, comandando il MOSFET la cui tensione
di uscita ha la stessa evoluzione temporale ma amplificata ed invertita.
Dall’espressione precedente si ricava quindi la funzione di trasferimento
dell’intero circuito:
vu (s) 1
g m R L (9.6)
vin (s) 1 sCgsR i
Per s=0, cioè alle frequenze bassissime in cui le capacità non pongono alcuna
limitazione al trasferimento perché hanno tutto il tempo per caricarsi al valore
richiesto istante per istante, si ritrova il guadagno a bassa frequenza G(0)=-gmRL.
La funzione di trasferimento ha quindi un solo polo, determinato unicamente dalla
maglia d’ingresso, la cui costante di tempo è il prodotto tra la capacità Cgs e la
resistenza vista ai suoi capi quando i generatori di segnale sono spenti, pari a R i. Il
circuito non presenta alcuno zero al finito perché l’uscita può essere annullata solo
per s=.
L’intervallo di frequenze in cui il trasferimento è circa costante ed in cui si
presume di utilizzare il circuito, detto banda passante del circuito, è tanto più
grande quanto minore è la resistenza equivalente Ri del generatore di segnale. La
frequenza corrispondente al polo è detta anche frequenza a -3dB, e l’intercetta della
funzione di trasferimento con l’asse a 0dB individua la frequenza in corrispondenza
vu
vin dB gmRL polo
+ VDD
-20dB/dec
Banda passante
RL
0dB log f
Ri
vu 1
2CgsRi log f
0°
vin Cgs
180°
- VSS
270°
Polo in s e “polo” in j
T(s)
-3dB j
1 … e qui il |T(j)| è
3dB sotto il valore
Il polo (reale e all’origine.
negativo) è qui …
1 0
s
C
Vu
vin
2.5
2.3M k 50pF
-3 V
-2V
16mV
[
125ns
tempo della risposta fosse stata molto più bassa (0.6ps), la velocità di risposta
di tutto il circuito sarebbe stata determinata principalmente dal tempo di transito
dei portatori all’interno del BJT nel loro tragitto dall’Emettitore al Collettore, in
genere dell’ordine di tr=1/(2fT).
E 9.3 Calcolare la banda passante del seguente circuito, in cui si siano scelti
BJT di uguali dimensioni con =200, C=0, fT=35GHz e ro=60k.
C
Vu
vin
1.5M
-3 V
.
vu
i in
RL dB
-20dB/dec
i in Ri C 0dB log f
1
2 Cgs (Ri || /g m)
Fig. 9.11 Circuito per il segnale di uno stadio a BJT pilotato da un generatore
reale di corrente con resistenza equivalente Ri e diagramma di Bode
del modulo del suo trasferimento tra ingresso ed uscita.
vu 1
(R i || g m ) g mR L (9.8)
iin 1 sC (R i || g m )
vu 1
R i g m R L
iin 1 sR i Cgs
Se Ri=, si otterrebbe
vu 1
g m R L (9.9)
iin sCgs
+5V
RL 1k
430k
vu
C=
Ri
+ 1k
vin
La resistenza Ri non solo partecipa alla definizione del valore del polo del
circuito ma opera anche una partizione del segnale di ingresso, riducendone
complessivamente il guadagno. Ridurre Ri comporterebbe, pertanto, un
miglioramento di entrambe le grandezze.
(b) - Il modulo e la fase della funzione di trasferimento evidenziano il
comportamento del circuito come un filtro passa-basso. Tutti i segnali
sinusoidali a frequenza inferiore a fp=1/2=5.9MHz, sono trasmessi con circa la
stessa amplificazione. Alle frequenze superiori, il tempo di carica della capacità
di diffusione del transistore è invece maggiore del periodo del segnale, che
quindi non riesce ad essere per intero trasferito all’uscita. Il diagramma dello
sfasamento mostra come il circuito sia perfettamente invertente alle basse
frequenze (+180), mentre, alle alte frequenze, lo sfasamento aumenta
ulteriormente fino a 270°.
Appunti del corso “Elettronica Analogica” Prof. Marco Sampietro – POLIMI 19
vu j
5.9MHz
vin dB 180
39dB Log f
225
500MHz
0dB
270
Log f
5.9MHz
v(t)
vin(t)
5mV
t
vu(t)
-430mV
27ns
RL 1k
430k
vu
Ri
300p F
+ 1k
v in C
vu gm 1 1
g m R L .
v in R i g m 1 sC ( R i || g m ) 1 sC L R L
Il nuovo polo, introdotto dalla rete di uscita, interviene quindi a frequenza più
bassa (530kHz) ed è lui a restringere la banda passante del circuito ed a
rallentarne la risposta temporale. I relativi diagrammi di Bode sono i seguenti:
vu j
530kHz 5.9MHz
vin dB 180 Log f
39dB
270
0dB
360
Log f
530kHz 5.9MHz
+3V
2k
54k
vu
600
v in 70k
- 3V
vu
vin dB gmRL polo
-20dB/dec
+ VDD
zero
0dB 1
RL
Cgd vin 1 gm log f
vu 2CgdRL 2Cgd
0°
-gmRL
vin 180°
Cgs
- VSS
360°
Fig. 9.12 Stadio Source comune in cui sono evidenziate le due capacità C gs e
Cgd. L’uso del generatore ideale di tensione annulla l’influenza di C gs.
notiamo innanzitutto che a bassa frequenza, quando le capacità del transistore sono
dei circuiti aperti, il comando del transistore è pari a vin e la corrente
corrispondentemente richiamata in uscita è iu=gmvin. Quindi il trasferimento in
continua (s=0) risulta pari a G(0)=-gmRL, anche se ci fosse un BJT al posto del
MOSFET.
Appunti del corso “Elettronica Analogica” Prof. Marco Sampietro – POLIMI 22
RL
C gd ir = 0
vu = 0
i = vin sCgd i d = gm v in
+
v in
Fig. 9.13 Considerazioni circuitali per il calcolo dello zero della funzione di
trasferimento del circuito della Fig. 9.12.
Determinazione del polo. Il polo ha la costante di tempo data dal prodotto della
capacità Cgd (C) per la resistenza vista ai suoi capi. Poiché, disattivato il
generatore forzante, il Gate del transistore è a massa su segnale, la resistenza vista
dalla capacità Cgd (C) è solo RL (o eventualmente RL||r0 se la resistenza di uscita
del transistore non fosse trascurabile). La costante di tempo del polo è quindi:
p=CgdRL nel caso del MOSFET e p=CRL nel caso del BJT.
R1
120k
C=
vout
vin R2 RL
80k
2k
-10 V
vu j
vin dB sfasamento di 180°
12 dell'amplificatore invertente
polo
+180°
8
53MHz
13.3MHz
4 zero
13.3MHz
sfasamento nullo
0dB log f
del trasferimento diretto
0° log f
10 6 10 7 10 8 10 9
53MHz 106 107 108 10 9
Si noti come lo zero positivo non alteri la costruzione del modulo della funzione
di trasferimento rispetto a quando lo zero è negativo, mentre cambia l’andamento
dello sfasamento.
2
1 gm
p= z=
Cgd ZL C gd
Appunti del corso “Elettronica Analogica” Prof. Marco Sampietro – POLIMI 25
Allo spostarsi del punto s=j verticalmente lungo l’asse delle ordinate, vale a
dire al variare della frequenza, il rapporto tra le lunghezze dei due vettori
fornisce il modulo del guadagno alla pulsazione . Ad esempio, quando si opera
in continua (=0), la lunghezza dei due vettori è |z|=53MHz e |p|=13.3MHz, ed il
loro rapporto è proprio il valore 4 trovato precedentemente. Ad = invece i due
segmenti tendono a diventare uguali per cui il loro rapporto è unitario (0dB).
L’argomento della (9.10) è rappresentato dagli angoli che i vettori formano con
l’asse orizzontale orientato. Lo sfasamento totale è dato da
arg (vu/vin) = + 1 - 2 ,
Per spostare lo zero verso il polo si può diminuire la transconduttanza del FET
cambiandone la polarizzazione. In alternativa si può spostare il polo verso lo zero
diminuendo il valore della resistenza di carico. Quando il polo e lo zero
coincidono il guadagno è sempre pari ad 1. La banda passante del circuito si
estende almeno fino a fT=100MHz, limitata dal tempo di transito dei portatori nel
transistore, che non è preso in considerazione nella modellistica semplificata dei
componenti attivi. Per quanto riguarda l’andamento della fase, in corrispondenza
della frequenza delle due singolarità coincidenti, lo sfasamento j è pari a 90.
Circuiti di questo tipo, in cui il guadagno in modulo è sempre 1 mentre al variare
della frequenza cambia solo la fase tra i segnali di ingresso e di uscita, sono
chiamati circuiti sfasatori puri.
Appunti del corso “Elettronica Analogica” Prof. Marco Sampietro – POLIMI 26
+6V
RL 410
330k
C inf vu
+
v in
v(t) v(t)
1 t
t
410ps
-131
410ps
v(t)
vin (t)
1
t
vu (t)
-131
410ps
4k 6pF
1.15M
vu
vin
E 9.12 Il circuito della figura sotto utilizza BJT con (The circuit below uses BJT
having ) =500 e curve caratteristiche ideali (Va=)
a) Calcolare la tensione d’uscita in assenza di segnale all’ingresso.
(Find Vu when no signal is present at the input)
b) Disegnare in un grafico quotato l’andamento in frequenza
(modulo e fase) dell’impedenza di ingresso del circuito (Draw the input
impedance of the circuit as a function of frequency).
c) Calcolare la distorsione di seconda armonica all’uscita Vu
quando all’ingresso è applicata una sinusoide a 100MHz ed ampiezza
2mV. (Find the harmonic distortion HD2 at the output when a sinusoidal
signal at 100MHz and amplitude 2mV is applied to the input)
d) Tracciare il diagramma di Bode (modulo e fase) del guadagno
G=Vu(s)/Vin(s) quando, in aggiunta alla C=1nF di bypass, ci sia anche la
capacità Cbc= C=0.1pF del solo transistore T2. (Consider, in addition to
C=1nF, also the capacitance Cbc=0.1pF of only transistor T2. Draw the
Bode diagram of the gain G=Vu(s)/Vin(s) ).
f) Calcolare la massima ampiezza di una sinusoide Vin alla
frequenza di 1kHz e quella alla frequenza di 50MHz applicabile al
circuito. (Find the maximum amplitude of a sinusoid at 1kHz and at
50MHz that can be applied to the input).
+ 5V
Re C
4.3k 1 nF
vin T1 R1
1k
T2
R2
- 1V 4.3k
vu
Rc
10k
- 5V
+ VDD + VDD
Cgd RL I RL
vu
Ri Ri
B
-gmRL
A
vin
- VSS - VSS
Fig. 9.14 Stadio Source comune alimentato con un generatore di tensione reale
in cui sia presente solo la capacità Cgd. A destra lo schema per
calcolare la resistenza vista ai capi della capacità.
Appunti del corso “Elettronica Analogica” Prof. Marco Sampietro – POLIMI 30
da cui
VA VB I R i I R L I g m R L R i
ed ottenere l’espressione della desiderata impedenza vista dalla capacità:
VA VB
R R i 1 g m R L R L (9.11)
I
La costante di tempo del polo introdotto dalla capacità Cgd sarà quindi
Cgd R i 1 g m R L R L (9.12)
Essa è quindi ben diversa dal semplice prodotto tra Cgd e le resistenze fisiche Ri ed
RL del circuito, per via del termine moltiplicativo della sola Ri dato da (1+gmRL) in
cui riconosciamo il guadagno di tensione G=-gmRL tra A e B.
Per intuire il motivo per cui la ha la forma (9.12), si pensi alla variazione della
carica accumulata sulle armature di Cgd quando lo stadio è forzato da un segnale a
fradino di tensione vin. Con riferimento alla Fig.9.15, esaurito il transitorio di carica
della capacità, il potenziale del morsetto di Drain sarà diminuito della quantità
gmRLvin generando una variazione effettiva della tensione ai capi di Cgd pari a
VC= vin+gmRLvin. Pertanto sulle armature di Cgd la variazione di carica è stata di
Q=(1+gmRL)vinCgd. Per quanto riguarda il generatore di tensione vin, esso ha
dovuto fornire Q, la stessa carica che avrebbe erogato ad una capacità ben più
Cgd RL Q=Cgd(1+gmRL)Vin RL
vin vin vin
vin
-gmRLvin
Q=Cgd(1+gmRL)Vin Cgd(1+gmRL)
Fig. 9.15 Visualizzazione (a sinistra) della quantità di carica che deve essere
messa sui piatti della capacità Cgd per assicurare il previsto guadagno
di tensione tra ingresso ed uscita. A destra è riportato l’equivalente
circuito in cui la stessa carica è fornita da Vin ma su una capacità verso
massa.
Appunti del corso “Elettronica Analogica” Prof. Marco Sampietro – POLIMI 31
vu (s) gm 1 s Cgd g m
g mR L (9.14)
vin (s) R i gm
1 sCgd R i g m (1 g m R L ) R L
vin C=
- 6V
Appunti del corso “Elettronica Analogica” Prof. Marco Sampietro – POLIMI 32
Facendo tesoro delle idee viste nei paragrafi precedenti, sarà ora facile
analizzare il comportamento dell’amplificatore con il Source (Emettitore) comune
nella sua configurazione reale, cioè quando sono compresenti ed attive entrambe le
capacità Cgs e Cgd come evidenziato nella Fig.9.16. Per comodità possiamo tenere
come riferimento con cui confrontarci la funzione di trasferimento esatta del
circuito ottenuta impostando il sistema di equazioni di bilancio ai nodi del circuito:
vu 1 s Cgd g m
g m R L 2 (9.15)
vin
s R L R iCgdCgs s R iCgs R LCgd R iCgd (1 g m R L ) 1
Essa è ricavabile dalla (9.4) quando Yi=1/Ri, Ys=, YL=1/RL, Y=sCgd, Y=sCgs.
- lo zero è identico a quello trovato nel §9.4.3 sia per il MOSFET che per il
RL
Cgd vu
Ri
v in C gs
Fig. 9.16 Stadio Source comune alimentato con un generatore di tensione reale.
Entrambe le capacità Cgs e Cgd del transistore concorrono a
determinare la risposta in frequenza del circuito.
Appunti del corso “Elettronica Analogica” Prof. Marco Sampietro – POLIMI 33
Il coefficiente b del termine di primo grado è sempre esattamente pari alla somma
delle costanti di tempo associate a ciascun condensatore quando gli altri sono stati
rimossi
n
b C R
j1
j j . (9.17)
Nel nostro caso gli addendi sono due, essendo due le capacità.
Per valutare la resistenza vista in parallelo da Cgs quando Cgd=0 si deve pensare
di applicare nella posizione del condensatore un segnale sonda di corrente
(Fig.9.17a) e di valutare la tensione che si sviluppa ai suoi capi. Nel caso specifico,
si ottiene semplicemente Ri e quindi l’addendo associato alla capacità Cgs è
RL
RL
Ri is
Ri
is
a) b)
Fig. 9.17 Schemi circuitali per calcolare le resistenze viste ai capi delle due
capacità, Cgs (a) e Cgd (b).
Appunti del corso “Elettronica Analogica” Prof. Marco Sampietro – POLIMI 34
RL CGD
Ri
1k
vu
vin (1+gmRL)CGD
Cgs
Fig. 9.18 Schema del circuito della Fig. 9.15 in cui la capacità Cgd è stata
scomposta “alla Miller” in due capacità (una tra Gate e massa e
l’altra tra Drain e massa) in modo da memorizzare la (9.19).
Per valutare la resistenza vista in parallelo da Cgd quando Cgs=0, con riferimento
alla Fig.9.17(b), si svolgono gli stessi calcoli del paragrafo precedente ottenendo la
resistenza [Ri(1+gmRL)+RL]. Il secondo addendo del termine “b” associato a Cgd è
quindi:
gd Cgd R i (1 g mR L ) R L (9.19)
vu 1 s Cgd g m
g m R L 2 (9.21)
vin
s a s R i Cgs R i Cgd (1 g m R L ) R LCgd 1
Il polo prevalente del circuito (cioè la radice a più bassa frequenza dell’equazione
di secondo grado al denominatore della (9.21)), ipotizzando che i due poli abbiano
frequenze caratteristiche sufficientemente distanti (circa una decade) tra loro come
visto in Appendice, è ben stimato dal solo termine b che abbiamo appena
confezionato, nella forma:
1 1
pL (9.22)
b
R iCgs R iCgd (1 g m R L ) R LCgd
Appunti del corso “Elettronica Analogica” Prof. Marco Sampietro – POLIMI 35
vu 0° log f
vin pL pH z
dB
-20dB/dec -180°
-40dB/dec -270°
Fig. 9.19 Diagramma di Bode del modulo e della fase del guadagno del circuito
della Fig.9.16.
- 1=RiCgs è la costante di tempo dovuta alla scarica della capacità Cgs sulla
resistenza vista all’ingresso;
- 3=RLCgd può essere vista come la costante di tempo legata alla scarica
dell’altro piatto della capacità di ponte Cgd sulla resistenza vista al Drain;
Il secondo polo del circuito starà ad una frequenza più elevata di pL appena trovato.
Se si conoscesse il termine “a” della (9.21), il calcolo sarebbe immediato e preciso.
In mancanza di questo, una via semplice per calcolarlo è quella di confrontare i
valori di (9.18) e di (9.19), cioè dei 2 addendi che costituiscono il termine b. Il
termine maggiore definisce la capacità (tra le due presenti) che interviene a
frequenza più bassa. Volendo esplorare le frequenze più alte, questa capacità sarà
già intervenuta. Pertanto non ci resta che farla effettivamente intervenire,
Appunti del corso “Elettronica Analogica” Prof. Marco Sampietro – POLIMI 36
C
Ri
A
Vu
vin
C
RL
Fig. 9.20 Amplificatore utilizzante un BJT pnp con evidenziate le capacità tra i
morsetti che concorrono alla sua risposta in frequenza.
=(Ri||/gm)C,
== (Ri||/gm)C(1+gmRL) + RLC
Appunti del corso “Elettronica Analogica” Prof. Marco Sampietro – POLIMI 37
1 1
pL (9.23)
b
C (R i g m ) (R i g m )C (1 g mR L ) R LC
I risultati ottenuti in questo paragrafo mettono in luce un fatto molto
importante: poiché normalmente il termine RiCgd(1+gmRL) nella (9.22) o il termine
(R1||/gm)C(1+gmRL) nella (9.23) è il termine dominante in un amplificatore ad
alto guadagno, ne risulta che il guadagno di uno stadio e la sua banda passante non
sono due grandezze indipendenti. Infatti, a causa della capacità di ponte Cgd (C),
un aumento dell’amplificazione comporta un aumento della costante di tempo di
Miller, che può giungere a dominare la costante di tempo L associata al primo
polo. A questo punto, una maggiore amplificazione è pagata con una
corrispondente diminuzione della banda dello stadio. In generale sono gli stadi che
amplificano a limitare la banda di un circuito.
180
510MHz 270
90
La banda passante del circuito può quindi essere presa pari a circa 9MHz.
R1 RL
Ri 500k 5k
1k C=1.5nF
vu
vin R2
100k
- 1V
0 510MHz
dB
(j)||T 10 -3dB 1.26kHz 9.3MHz Log ()
90
-20dB/dec
180
0 510MHz 270
90
E 9.17
2.65k 10 F
R1 =6k
Rs
vu
vin
R2=12k Rc =5k
-12 V .
Appunti del corso “Elettronica Analogica” Prof. Marco Sampietro – POLIMI 40
=(Rs||R1||R2||/gm)C=6.1ns
=(Rs||R1||R2||/gm)C (1+gmRC) + RCC=40.1ns
Il polo che limita la banda del circuito è quindi a fL=3.45MHz, mentre quello a
più alta frequenza sarebbe a fH=1.2GHz. Poiché anche lo zero interviene
sostanzialmente alla stessa frequenza (fT), ai fini del modulo del trasferimento
le due singolarità si elidono. Il diagramma di Bode del guadagno ha quindi il
seguente andamento
dB
46
fT
3.5
6 Hz 780 Hz 3. 4 MHz
(b) - L’uso di un generatore di segnale con una resistenza serie più piccola
permette un maggiore guadagno (G400) ed allarga la banda. Quest’ultima
infatti si manterrebbe piatta fino alla frequenza di 25MHz.
Data la particolare disposizione dei tre condensatori, in serie tra di loro sulla maglia
del generatore di polarizzazione e quindi non indipendenti tra loro (dopo aver
scelto la carica su due condensatori, e quindi anche la tensione ai loro capi, la
carica e la tensione sul terzo non è più libera ma fissata), la funzione di
trasferimento avrà ancora solo due poli. Sulla base delle considerazioni già fatte nei
paragrafi precedenti, essa avrà anche uno zero, calcolato come visto in precedenza.
(9.24)
Vcc
RL CL
Cgd vu
Ri
v in C gs
RL CL
Ri 5k 1pF
1k
vu
vin Cgs
- 1V
La banda passante del circuito può quindi essere presa pari a circa 7.2MHz.
(fL1.4MHz; fH239MHz).
Appunti del corso “Elettronica Analogica” Prof. Marco Sampietro – POLIMI 44
E 9.23 Si valuti come varia la banda passante del circuito dell’esercizio E 9.18
quando il carico presenta anche una componente capacitiva di 10pF.
[780Hz311kHz]
(9.25)
dove
a CgsCgd (R i R L R i R s R s R L ) .
Essa coincide con l’espressione che si otterrebbe dalla (9.4), ponendo Ys=1/Rs, Y
=sCgd, Yi=1/Ri, Y=sCgs, YL=1/RL.
Vediamo nel seguito come arrivare a questo risultato senza passare attraverso
l’analisi nodale e come acquisire sensibilità sui componenti circuitali più limitanti.
Termine relativo a Cgd. Con riferimento alla Fig.9.23(a), possiamo sostituire alla
capacità un generatore di sonda di corrente e calcolare la corrispondente variazione
di tensione tra i due punti A e B. La resistenza vista da Cgd sarà ottenuta come
R=(VA-VB)/I. Poiché entrambi i punti A e B si spostano in tensione, è necessario
+ VDD
Cgd RL
Ri vu
vin Cgs
RS
- VSS
da cui
RL
VA VB I R i I R L I R i
1 gm RS
ed ottenere l’espressione della desiderata impedenza vista dalla capacità:
VA VB RL
R gd R i 1 RL
(9.26)
I 1 g m R S
dove all’interno della parentesi tonda si nota il guadagno di tensione tra Gate e
Drain. La costante di tempo dell’addendo introdotto dalla capacità Cgd sarà pari a
=Cgd.Rgd, cioè
RL
gd Cgd R i 1 RL
(9.27)
1 g m R S
RL RL Cgd
I
Ri B Ri
A B
A
RS Cgd(1-GAB) RS
(a) (b)
Fig. 9.23 Schema circuitale per il calcolo della resistenza vista dalla
capacità Cgd e rappresentazione sintetica dello sdoppiamento
della capacità alla Miller.
Appunti del corso “Elettronica Analogica” Prof. Marco Sampietro – POLIMI 47
V IRi
V A
I B (V V ) g
RS
A B m
da cui
(1 g m R i )
VA VB I R i I R S
(1 g m R S )
ed ottenere l’espressione della desiderata impedenza vista dalla capacità:
VA VB R RS RS g R
R gs i R i 1 m S (9.28)
I 1 g mRS 1 g mRS 1 g mRS
La costante di tempo dell’addendo introdotto dalla capacità Cgs sarà pari a =Cgs.Rgs
cioè
RL RL
Ri Ri
A A
B
B
I RS Cgs(1-GAB) RS Cgs
(a) (b)
Fig. 9.24 Schema circuitale per il calcolo della resistenza vista dalla
capacità Cgs e rappresentazione sintetica dello sdoppiamento
della capacità alla Miller.
Appunti del corso “Elettronica Analogica” Prof. Marco Sampietro – POLIMI 48
g m R s
gs Cgs R s 1 g m R i 1
(9.29)
1 g m R s
RL RS
b C gd R i 1 R L C gs R S 1 g m R i 1
1 g R
(9.30)
1 g m RS m S
vgsCgd X i=0
Ri Vu=0
vg
vg
1 gm RS
vin
RS
Fig. 9.25 Schema circuitale per la stima dello zero introdotto dalla
capacità Cgd.
sia una buona stima dello zero della funzione di trasferimento. In effetti questo è il
valore che si otterrebbe dalla (9.25) nell’ipotesi che l’altro zero disti più di una
decade. Infatti il coefficiente b di quel numeratore è proprio pari a (9.31). Si noti
che si tratta di uno zero reale positivo, posto quindi nel semipiano destro del piano
di Gauss. Esso ha quindi la particolarità di sfasare il segnale di ingresso di ulteriori
90°, producendo lo stesso effetto sullo sfasamento di un segnale di quello prodotto
da un polo.
Appunti del corso “Elettronica Analogica” Prof. Marco Sampietro – POLIMI 50
vu Guadagno
vin dB
finito
-20dB/dec
-40dB/dec Guadagno
RL finito
0dB -20dB/dec
Ri Vu
pL pH z 1 z2 -20dB/dec
0° log f
vin pL pH z
RS
-180°
-270°
-360°
-90° Zero positivo Zero negativo
Trovato il primo zero ci possiamo chiedere se ne esista un secondo. A tal fine può
essere utile analizzare il guadagno a frequenza molto elevata. Con riferimento alla
Fig.9.26, quando siamo ad altissima frequenza le due capacità possono essere
equiparate ad un cortocircuito per il segnale. Pertanto il guadagno asintotico sarà
pari a :
vout() RL RE
G()
vin () Ri R L R E
Guardando il modulo della funzione di trasferimento, dovendo partire da un valore
finite e giungere ad un valore finite, se ci sono 2 poli dovranno esserci
necessariamente due zeri. Guardando la fase, dovendo partire da una fase di -180°
(perché il guadagno è invertente) ed arrivare ad una fase di 0° (perché il guadagno
è positivo), il secondo zero dovrà essere negativo.
Appunti del corso “Elettronica Analogica” Prof. Marco Sampietro – POLIMI 51
R2 R4
2k 2k
R1 vu1 vu3
1k
T1 T2
vin vu2
R3 R5
100 600
- 2V
.
E 9.25 Disegnare l’andamento temporale del segnale di uscita vu(t) del seguente
circuito quando in ingresso viene applicato un gradino di corrente di 10
A. Si utilizzi un MOSFET a svuotamento con VT=2V, K=-0.2mA,
Cgd=0pF ed fT=200MHz.
+6V
5k C=
10M
C=
i in Ri 5k vu
10k
vu
2V
1.8V
1.5ns
0V t
vu
2V
0V t
0 30ns 60ns
Appunti del corso “Elettronica Analogica” Prof. Marco Sampietro – POLIMI 54
VA I R i ( g m R E
VB I V 1
R A
1 gm R E
L
da cui
RL
VA VB I R i ( g m R E ) I R L I R i ( g m R E )
1 gm R E
+ VCC
C RL
Ri vu
vin C
RE
- VEE
Fig. 9.27 Schema circuitale per l’analisi in frequenza di un amplificatore
con resistenza di degenerazione sull’Emettitore in cui sono
evidenziate le due capacità C e C.
Appunti del corso “Elettronica Analogica” Prof. Marco Sampietro – POLIMI 55
VA VB RL
R R i ( g m R E ) 1 RL
(9.32)
I 1 gm R E
dove all’interno della parentesi tonda si nota il guadagno di tensione tra Base e
Collettore che rende conto dell’aumento della carica da depositare sui piatti di C
rispetto al caso in cui C fosse collegato a massa.
La costante di tempo corrispondente è quindi
RL
C R i ( g m R E ) 1 RL
(9.33)
1 gm RS
VA VA VB
R g I
i m
V
I B (VA VB ) g m
R E
VA VB RE R E gm
R Ri
g R E 1 1 g R (9.34)
I m m E R i R E g m
RL RL C
I
Ri B Ri
A B
A
RE C(1-GAB) RE
(a) (b)
Fig. 9.28 Schema circuitale per il calcolo della resistenza vista dalla
capacità C e rappresentazione sintetica dello sdoppiamento
della capacità alla Miller.
Appunti del corso “Elettronica Analogica” Prof. Marco Sampietro – POLIMI 56
RE 1 R i
C R i
g R E 1 1 g R R E g
(9.35)
m m E m
dove è facile riconoscere
RE
- CR i R E 1 è
la costante di tempo associata alla scarica,
g
m 1 g m R E
1 R
- CR E i è la costante di tempo di scarica della capacità di ponte C
g
m
sulla resistenza vista all’uscita;
RE 1 R i
b C R i
g R E C R i g R E 1 1 g R R E g
m m m E m
RL RL
Ri Ri
A A
B
B
I RE C(1-GAB) RE C
(a) (b)
Fig. 9.29 Schema circuitale per il calcolo della resistenza vista dalla
capacità C e rappresentazione sintetica dello sdoppiamento
della capacità alla Miller.
Appunti del corso “Elettronica Analogica” Prof. Marco Sampietro – POLIMI 57
(9.36)
Da quanto visto fino ad ora è chiaro che per avere i poli di un circuito a
frequenza elevata è necessario che:
1) le capacità presenti nel circuito siano le più piccole possibili. Nella pratica di
progetto questo si traduce nella scelta di transistori con le dimensioni più piccole
possibili, compatibilmente con la necessità di portare una data corrente di
polarizzazione e di avere una sufficiente transconduttanza. Inoltre si traduce
nell’attenzione a limitare il più possibile le capacità parassite introdotte in un
circuito dai collegamenti, che si sommerebbero alle capacità già viste o
aggiungerebbero ulteriori poli a quelli già individuati.
2) le resistenze presenti nel circuito siano le più piccole possibili. Nella pratica la
resistenza collegata al Gate (Base) è spesso la resistenza di uscita del generatore di
segnale (o dello stadio precedente) e si presume che sia già ottimizzata o che
comunque non sia possibile modificarla ulteriormente. Inoltre anche il guadagno
del circuito dipende dalle stesse resistenze, per cui una loro diminuzione potrebbe
sì aumentare la banda ma ne diminuirebbe il guadagno, lasciando spesso inalterato
il prodotto guadagno-banda e quindi non apportando alcun reale migliiramento al
circuito.
Oltre a questi due aspetti che definiscono la posizione dei poli di un circuito, una
attenta analisi dei risultati visti analizzando i singoli stadi, ad esempio della (9.13)
Appunti del corso “Elettronica Analogica” Prof. Marco Sampietro – POLIMI 59
3) il guadagno di tensione tra i due capi delle capacità a ponte sia il più piccolo
possibile. Con riferimento al circuito della Fig.9.14, riproposto per comodità a
sinistra della Fig.9.30, ed alla relativa funzione di trasferimento (9.14), anch’essa
riproposta qui di seguito per comodità:
v u (s) gm 1 s Cgd g m
gmR L (9.37)
v in (s) Ri gm 1 sC gd R i g m (1 g m R L ) R L
abbiamo visto che il polo della capacità Cgd ha una costante di tempo elevata
perché la tensione ai capi della capacità stessa varia moltissimo, essendo proprio
collegata tra ingresso ed uscita, cioè tra i due punti del circuito che hanno la
massima variazione relativa di tensione su segnale. Il termine moltiplicativo
(1+gmRL) rende conto proprio di questo fatto.
Da qui nasce l’idea migliorativa proposta nel circuito a destra della
Fig.9.30, consistente nell’aggiunta di un transistore in serie al precedente, il cui
Gate (Base) sia vincolato ad una tensione fissa (transistore nella configurazione a
Gate comune). Se l’impedenza mostrata dal Source del nuovo transistore (1/gm) è
più bassa di RL, il guadagno ai capi di Cgd risulta ridotto rispetto a prima,
(1+gm.1/gm), e conseguentemente risulta più piccola anche la costante di tempo
complessiva e quindi potenzialmente più ad alta la frequenza del polo.
+ VDD
RL
+ VDD vu
VG FISSO
Cgd RL
vu Cgd 1/gm
Ri
Ri
vin vin
- VSS - VSS
Fino ad ora abbiamo trascurato le capacità Cgs e Cgd del nuovo transistore. Dovendo
considerarle, facciamo riferimento alla Fig.9.31.
Per quanto riguarda la capacità Cgs di T2, essa concorre al termine “b” del
denominatore della funzione di trasferimento, con un termine Cgs.1/gm molto
piccolo, corrispondente alla fT del transistore T2. Esso non limita in alcun modo e
può essere nella pratica trascurato.
Appunti del corso “Elettronica Analogica” Prof. Marco Sampietro – POLIMI 61
Per quanto riguarda la capacità Cgd di T2, essa non interagisce con le altre e quindi
concorre a definire un nuovo polo esattamente alla frequenza
1
f p2 (9.38)
2 C gd2 R L
Questo secondo polo può anche essere il polo dominante del circuito, e quindi
definirne la banda, ma sarà comunque a frequenza superiore del polo del circuito
senza cascode, giustificando quindi la modifica al circuito originario.
+ VDD
RL
Cgd2 vu
T2
Cgs2
Cgd1
T1
Ri
vin
Cgs1
- VSS
Fig. 9.31 Amplificatore nella configurazione Cascode con tutte le capacità
messe in evidenza.
Appunti del corso “Elettronica Analogica” Prof. Marco Sampietro – POLIMI 62
E 9.27 Si consideri il + 3V
circuito accanto, i
cui BJT hanno
(Consider the + 0.8V
circuit shown below R4
T2
R2
whose BJTs have) 1 k 11.5 k
a) Calcolare la R1
vu R3
7.7 k 25 k
tensione Vu in
assenza di segnale.
(Find the value of Vu - 3V
when no signal is
applied)
b) Calcolarne il guadagno G=Vu/Vin a bassa frequenza. (Find the
low frequency gain G=Vu/Vin of the circuit)
c) Supporre che i BJT T1, T2 e T3 abbiano fT=2GHz e C=.1pF.
Discutere quanti poli dovrà necessariamente avere il circuito e trovare il
valore di ognuno di essi. (Suppose BJTs T1, T2 and T3 have fT=2GHz
and C=.1pF. Find the value of all of them).
d) Confrontare il risultato con il polo dominante che si sarebbe ottenuto
in un circuito analogo ma senza T2 e T3, in modo da commentare il
possibile vantaggio del doppio cascode anche in un caso come questo in
cui il transistore di ingresso sia degenerato con R1.
.
a) Vu-0.5V. 1/gm1=83, 1/gm2=250, 1/gm3=250.
b) G-3.2
c) Ricordando la relazione del singolo transistore
1
fT , si ricavano C1=860fF, C2=218fF,. C3=218fF.
2C C 1 g m
+ 3V
C2
R4 C3
T2
1 k
vin T1 T3
vu
R1 R3 C3
7.7 k 25 k
- 3V
1
f p5 64 MHz.
2C 3 R 3
Le capacità C2 e C3 sono tra loro in parallelo. Esse non interagiscono
con le altre grazie ai collegamenti di massa alla base di T2 e T3. Il
corrispondente polo è quindi semplicemente pari a
1
f p4 2 GHz.
2(C 2 C 3 ) 1 g m3
+ 3V
C2
C1
R4
T2
1 k
vin T1 T3
C1 vu
R1 R3
7.7 k 25 k
- 3V
R1
b C 1 R 4 g m1 1 R 1 1 g m1
1 g m1 R 1
1 g m2
C 1 R 4 ( g m1 R 1 ) 1 1 g m 2 C 2 1 g m 2
1 g m1 R 1
Con i valori del circuito in esame si ottiene:
b= 78ps + 128ps + 54ps = 260ps, che fornisce un polo a
+ 3V
C2
R4
T2
1 k
vin T1 T3
C1 vu
R1 R3
7.7 k 25 k
- 3V
+ 3V
C1
R4
1 k
vin T1
C1 vu
R1
R3
7.7 k 25 k
- 3V
Il termine b sarebbe:
R1
b C 1 R 4 g m1 1 R 1 1 g m1
1 g m1 R 1
R3
C 1 R 4 ( g m1 R 1 ) 1 R 3
1 g m1 R 1
b= 78ps + 3ns = 3.1ns da cui si ottiene fp=51MHz. Esso è solo di poco
migliore rispetto al caso precedente. In effetti la presenza di R1 rende
piccolo il guadagno di tensione tra Base e Collettore di T1, riducendo i
vantaggi introducibili dal cascode.
Appunti del corso “Elettronica Analogica” Prof. Marco Sampietro – POLIMI 65
R1 R2
C 6k
R5 vu 4k
200 1 nF
T2
vin T1
C
R3
R6 3 k
830k
T3
R4 C
2 k
.
Appunti del corso “Elettronica Analogica” Prof. Marco Sampietro – POLIMI 66
E 9.29 Con riferimento al seguente circuito, in cui i BJT hanno (Consider the
circuit shown below whose BJT have): =250 e Va= :
a) Calcolare il valore dell’uscita Vu in assenza di segnale. (Find Vu
when no signal is applied )
b) Trascurando le capacità interne al BJT, tracciare il diagramma di
Bode quotato del modulo e della fase della funzione di trasferimento
G=Vu(s)/Vin(s). (Plot the Bode diagrams of the transfer function when
the capacitances of the BJT can be neglected )
c) Aggiungere Cbc1=Cbc2=10pF. Calcolare i nuovi poli da queste
introdotti e disegnare quotati i diagrammi di Bode del circuito completo.
(Consider now Cbc1=Cbc2=10pF. Find the new poles and draw the new
Bode plots of the complete circuit.).
+ 3V
R2 C2
2.3k 47F
R5
4k vin
R1
1k R3
25
vu
R6 C1 R4
2k 2k
- 3V
a) Vu -1V
b) fz=1.5Hz, fp=118Hz, GLF=-0.86, GHF=-69
c) fp2=6MHz, fp3=7.9MHz, fz2=637MHz (destro).
Appunti del corso “Elettronica Analogica” Prof. Marco Sampietro – POLIMI 67
E 9.30 Considerare il seguente circuito che utilizza BJT aventi (The circuit
shown below uses BJT with) =100 e curve caratteristiche ideali (VA=)
a) Calcolare il valore della tensione Vu in assenza di segnale
all’ingresso e della potenza assorbita dalle alimentazioni. (Find Vu and
the power absorbed from the supply when no signal is present)
b) Calcolare il valore del guadagno G=Vu(s)/Vin(s) riportandone
l’andamento in frequenza in un grafico quotato (Find the gain
G=Vu(s)/Vin(s) of the circuit and plot it a sa function of frequency).
c) Calcolare la massima ampiezza positiva e negativa del segnale
applicabile all’ingresso ad alta frequenza (massimo 0.5V in diretta ai
capi della giunzione base collettore). (Find the maximum amplitude of
the high frequency signal that can be applied to the input)
d) Calcolare la distorsione del segnale in uscita quando in ingresso
viene applicata una sinusoide alla frequenza di 1MHz ed ampia 2mV.
(Find the distortion of the amplifier output when a input sinusoid signal
of frequency 1MHz and 2mV amplitude is applied to the input.)
e) Ricalcolare la distorsione del circuito nel caso in cui l’uscita fosse
presa sull’emettitore di T3. (Find the distortion of the amplifier in case
the output would be taken on the emitter of T3)
f) Considerare ora anche la capacità Cµ=Cbc=2pF di tutti i
transistori oltre a C. Ricalcolare il guadagno G=Vu(s)/Vin(s)
calcolando tutti i poli e zeri (Introduce now the capacitance Cµ=2pF in
all transistors. Find the new gain G=Vu(s)/Vin(s) by finding all poles and
zeros in the circuit.)
g) Nel caso in cui i transistori avessero una tensione di Early VA=-10V,
calcolare la nuova polarizzazione del circuito, in particolare la nuova
tensione Vu (Suppose now that the transistors have an Early voltage
VA=-10V, find the new bias of the circuit).
+ 3V
R1
100 C=1nF R3
T1 2k
vin R2
vu
150k
T2 T3
2 mA
- 3V
.
Appunti del corso “Elettronica Analogica” Prof. Marco Sampietro – POLIMI 68
carico
amplificatore follower esterno
+ VDD + VDD
Cgd
R1 RD
Ri
C= Vu A
R vout
vin B
vin R2 RF
RL Cgs RS
- VSS - VSS
(a) (b)
Fig. 9.32 Schema circuitale per l’analisi in frequenza di un Source
follower in cui sono evidenziate le due capacità Cgs e Cgd.
Appunti del corso “Elettronica Analogica” Prof. Marco Sampietro – POLIMI 69
RS
G(0)
RS 1 gm
- La capacità Cgd forma con Ri una semplice rete di partizione RC, il cui zero è
all’infinito.
Per il calcolo del coefficiente “b” del termine di primo grado, si procede come
già visto più volte nei paragrafi precedenti, sommando i prodotti tra le singole
Ri
Vg(s)
I(s) = vggm
VS(s)=0
Il termine relativo a Cgd è di immediato calcolo essendo il Drain del circuito della
Fig.9.32b collegato direttamente all’alimentazione:
gd=CgdRi (9.39)
Nel termine relativo a Cgs, la situazione è simile a quella vista con riferimento alla
Fig.9.24. Il sistema di bilancio ai due nodi A e B è infatti ancora:
V IRi
V A
I B
(VA VB ) g m
RS
da cui
(1 g m R i )
VA VB I R i I R S
(1 g m R S )
che fornisce l’espressione della desiderata impedenza vista dalla capacità:
VA VB R RS RS g R
R gs i R i 1 m S
I 1 g mRS 1 g mRS 1 g mRS
così da ottenere
1 g R
gs Cgs R S R i 1 m S (9.40)
gm 1 g m R S
Per ricordare i due termini tra parentesi quadra, ai fini pratici è come se si fosse
rimossa la capacità di ponte Cgs e la si fosse sostituita con due capacità poste
rispettivamente tra il Gate e massa e tra il Source e massa, come indicato nella
Fig.9.34:
- 1= Cgs (Rs||1/gm) è la costante di tempo di scarica della capacità di ponte Cgs
sulla resistenza vista all’uscita;
g R
b Cgd R i Cgs R S 1 g m R i 1 m S (9.41)
1 g m R S
Esso è a frequenza tanto maggiore quanto più i singoli addendi saranno piccoli. Il
secondo addendo di b è effettivamente piccolo essendo il termine tra parentesi
tonda molto vicino a zero in un buon follower (in cui addirittura al posto della
resistenza RS si pone un generatore di corrente con resistenza equivalente
elevatissima!). Quanto al primo addendo di b si vede come sia buona norma non
collegare alcuna resistenza tra Drain e l’alimentazione in modo da minimizzare la
resistenza vista ai capi di Cgd.
Ri Cgd
A B
vin Cgs(1-GAB)
RS Cgs
Fig. 9.34 Schema per memorizzare gli addendi che determinano il polo
prevalente di un Source follower, dopo avere scomposto Cgs
“alla Miller”.
Appunti del corso “Elettronica Analogica” Prof. Marco Sampietro – POLIMI 72
1
fL
2CgsR S 1 g m
In un buon follower quindi non è necessario calcolare l’effetto di Cgs sulla risposta
in frequenza, ma basta limitarsi alla sola Cgd, il cui carico è la sola rete di ingresso.
Ne consegue che il calcolo della risposta di un follower è in generale immediata.
T2 T3
R1
4k vout
T1 R2
13250
vin
Cgd=10pF
- 3.3V
a) Calcolare il valore stazionario dell’uscita Vout. (Find Vout when no
signal is applied )
b) Calcolare l’espressione del guadagno di tensione
G(s)=Vout(s)/Vin(s) e tracciarne i diagrammi quotati di Bode di modulo e
fase.
c) Disegnare in un grafico quotato l’andamento nel tempo della
tensione di uscita, vout(t), quando in ingresso viene applicato un gradino
di tensione. (Draw the time behavior of the output voltage, vout(t), when a
vin
300mV
t
0 200ns
step signal is applied)
d) Oltre alla capacità Cgd=10pF del solo T1, considerare ora anche
le capacità Cgs=30pF di tutti i MOSFET del circuito. Ricavare i poli e gli
eventuali zeri del guadagno G=Vout(s)/Vin(s) e disegnarne il diagramma
quotato del modulo e della fase. (In addition to Cgd=10pF of only T1,
consider also the capacitances Cgs=30pF of all the MOSFETs of the
circuit. Find the poles and the zeros, if any, and draw the Bode plots
(gain and phase) of the transfer function G(s)=vout(s)/vin(s)).
Appunti del corso “Elettronica Analogica” Prof. Marco Sampietro – POLIMI 74
1.5nF
Vin R2 Iin R2
175 M
175 M
-4V -4V
(a) (b)
R1 RS
10k 500
C=
vout
vin R2 RL
40k 7.5k
-5V
Appunti del corso “Elettronica Analogica” Prof. Marco Sampietro – POLIMI 76
Si noti come sia buona norma non collegare alcuna resistenza tra Drain e
l’alimentazione in modo da minimizzare la resistenza vista ai capi di Cbc=C
C
C
Ri Ri
A A
B
vin B
C RE C(1-GAB) RE C
(b)
(a)
RE 1 R i
b C R i
g R E C R i g R E 1 1 g R R E g
m m m E m
(9.45)
RE
- CR i R E 1 è
la costante di tempo associata alla scarica,
g
m 1 g m R E
1 R
- CR E i è la costante di tempo di scarica della capacità di ponte C
g
m
sulla resistenza vista all’uscita;
Esso è a frequenza tanto maggiore quanto più i singoli addendi di b saranno piccoli.
Per calcolare il polo a frequenza maggiore, possiamo guardare gli addendi della
Eq.(9.45) ed individuare il termine con costante di tempo maggiore. Esso sarà il
maggior responsabile del valore di fL. La capacità corrispondente potrà quindi
essere pensata già intervenuta quando ora andiamo ad esplorare frequenze oltre fL.
Cortocircuitando nello schema della Fig.9.35 quella capacità, otteniamo un
“nuovo” circuito avente una sola capacità, di cui si dovrà calcolare la costante di
tempo. Essa sarà il costituente del polo in questa situazione, cioè del polo a
frequenza elevata, fH, del circuito completo.
Appunti del corso “Elettronica Analogica” Prof. Marco Sampietro – POLIMI 78
dove
CC R E R i g m
a
R E 1 r R i
RE R E gm
b C R i
g R E C R i g R E 1 1 g R
R i R E g m
m m m E
C
Ri
vin
C RE CL
Fig. 9.36 Stadio Emitter follower che pilota un carico capacitivo esterno
CL.
Appunti del corso “Elettronica Analogica” Prof. Marco Sampietro – POLIMI 79
di secondo grado al denominatore della (9.43) che quello del termine di primo
grado che determina il polo prevalente. Anche in questo caso l’espressione del polo
prevalente può essere ricavata utilizzando il metodo sintetico da noi adottato nei
paragrafi precedenti.
In genere tuttavia non è necessario svolgere con precisione questi calcoli. Infatti, se
lo stadio è ben progettato (1/gm<<RS), si può trascurare la capacità di accopiamento
(Cgs o C) e prevedere che il circuito risponda con due costanti di tempo
indipendenti e non interagenti, una data dalla costante di tempo di ingresso (pari a
quella trovata prima in assenza di carico capacitivo), l’altra dalla costante di tempo
di uscita CL R S 1 . L’importanza di quest’ultimo termine dipende dall’entità del
gm
carico capacitivo e dalla resistenza 1/gm di uscita del follower, che generalmente
dovrebbe essere ben più piccola di RE.
E 9.34 Calcolare il valore dei poli e dello zero della funzione di trasferimento
del seguente circuito utilizzante un BJT di potenza ( =100, C=50pF e
fT=300MHz). Studiare come essa si modifica aggiungendo una
componente capacitiva di 30pF al carico.
+5V
Re 100
50
Rin
vin
- 5V
Con riferimento alla (9.22), le singole costanti di tempo che compaiono nei
coefficienti del denominatore della funzione di trasferimento sono:
1=(rin||(1/gm+Re))C=2.5ns
b=Rer/(Rin+Rin(+1)+r)C=0.5ns
3=(rin||(1/gm+Re))C/(1+gmRe)=0.25ns.
Esse sono state calcolate tenendo presente che la resistenza tra il nodo di Base è
massa è Rin(/gm+Re). Una prima stima del polo prevalente porterebbe a
fissarlo alla frequenza fL=49MHz. Il calcolo di a=1.1ns e la risoluzione precisa
del denominatore della (9.22) apporta una correzione alla prima stima e colloca i
due poli a 57MHz e 365MHz. Si noti come il polo prevalente sia determinato
Appunti del corso “Elettronica Analogica” Prof. Marco Sampietro – POLIMI 80
dalla rete di ingresso attraverso la 1 a causa del grande valore di C. Lo zero è
invece posto alla frequenza fZ=1/(2C/gm)=317MHz, praticamente coincidente
con la fT.
+6V
vin RL 3.5k
12k 5k
-12 V
Il polo a frequenza più bassa, introdotto dal follower, è quindi alla frequenza f L
1/(2(1+2+3) 69MHz. Risolvendo precisamente il denominatore della
funzione di trasferimento, si troverebbe fL=70MHz e fH=2.4GHz. Si noti come il
follower non limiti affatto la banda passante del circuito, stabilita invece dal
primo stadio.
fT
69 M Hz
6 Hz 780 Hz 3. 4 MHz
V
1k
C =16 nF
3k
2.43k
R L 10k
vin
- 1V - 5V
+ 6V
2k 2k
v1 v2
2.65k
- 6V
C C r ( R L R S R g R S R g R L )
a ( 3ns) 2
R g ( 1) R S r
r ( R S R g ) R g r ( 1) R S
b C C
R g ( 1) R S r R g ( 1) R S r
r ( 1) R S ( 1) R g
C R L 14.3ns
R g ( 1) R S r
Data la presenza nel circuito sia dello stadio differenziale che dello specchio di
corrente, una analisi sintetica del suo comportamento in frequenza risulta molto
complessa. Tuttavia è ancora possibile pervenire ad una stima ragionevole del
polo dominante. Nel circuito si possono individuare due cammini del segnale,
uno che parte da T1 e giunge al carico RL attraverso lo specchio, e l’altro che
parte da T2 e giunge al carico direttamente. Consideriamo separatamente le
limitazioni in frequenza di questi due cammini.
Lo specchio di corrente carica il Drain del transistore T 1 con la sua resistenza
1/gm3 in parallelo alle due capacità Cgs dei due transistori, T3 e T4, ed alla
capacità Cgd4 riportata per effetto Miller tra Gate e massa. Quest’ultima vale
Cgd4(1+2gmRL), dove il fattore 2 tiene conto del fatto che in R L scorre anche la
corrente proveniente da T2. Poiché in questo esercizio si sono supposti tutti i
transistori uguali, la tensione vgd4 è doppia rispetto al valore gmRL. Se i transistori
fossero stati differenti, si sarebbe dovuto modificare il valore di conseguenza. Lo
schema circuitale per il calcolo del trasferimento da v1 a vG è quindi
Appunti del corso “Elettronica Analogica” Prof. Marco Sampietro – POLIMI 84
1 C gs Cgd4 (1 + 2g m RL )
g m3
Cgd
vG
v1 Cgs
Cgd4
C gd2
RL
Cgs2 v2