7UDVPLVVLRQH 1XPHULFD 8QLYHUVLWj GL 7UHQWR

2. SINCRONIZZAZIONE (CENNI)

„ INTRODUZIONE AL PROBLEMA DELLA SINCRONIZZAZIONE

„ SINCRONISMO DI BIT

„ SCRAMBLING

„ SINCRONISMO DI FRAME


7UDVPLVVLRQH 1XPHULFD 8QLYHUVLWj GL 7UHQWR

INTRODUZIONE

„ Abbiamo visto diverse tecniche in grado di convertire e di

trasmettere un messaggio analogico in forma numerica.

„ Un problema che non abbiamo ancora considerato è quello

relativo al sincronismo tra trasmettitore e ricevitore.

„ Il problema del sincronismo è molto importante. Un “cattivo”

sincronismo pregiudica infatti le prestazioni di un sistema di
telecomunicazioni digitale.


7UDVPLVVLRQH 1XPHULFD 8QLYHUVLWj GL 7UHQWR

INTRODUZIONE

DEFINIZIONI

„ Tipicamente, un messaggio viene codificato con una parola di

codice composta da n simboli (ad esempio n bit).

„ I simboli (bit) che appartengono alla stessa parola di codice

costituiscono un frame.


7UDVPLVVLRQH 1XPHULFD 8QLYHUVLWj GL 7UHQWR

INTRODUZIONE

„ Se a destinazione vogliamo ricostruire il messaggio originale,

dobbiamo essere in grado di riconoscere in quale punto della
sequenza ricevuta:

„ “inizia” la forma d’onda associata ad un bit (sincronismo di bit);

„ “inizia” il frame relativo ad una parola di codice (sincronismo di

frame).


7UDVPLVVLRQH 1XPHULFD 8QLYHUVLWj GL 7UHQWR

INTRODUZIONE

ESEMPIO DI SINCRONISMO DI FRAME

„ Consideriamo una sorgente discreta quaternaria con alfabeto
{A,B,C,D}. Usiamo la seguente codifica binaria per effettuare la
trasmissione dei simboli:
A→00, B →01, C→10 , D→11

„ Supponiamo di trasmettere la sequenza “ACB”

A C B

SE, IN MODO ERRATO, IL RICEVITORE CONSIDERA

QUESTO PUNTO COME INIZIO DEL FRAME, ALLORA
SI RICOSTRUISCE LA SEQUENZA SBAGLIATA “BA”

B A

7UDVPLVVLRQH 1XPHULFD 8QLYHUVLWj GL 7UHQWR

INTRODUZIONE

„ L’analisi delle problematiche e delle tecniche legate al sincronismo

di bit e al sincronismo di frame verrà condotta con riferimento alla
trasmissione in banda base.

„ I concetti che vedremo possono ovviamente essere estesi alle

trasmissioni in banda traslata.

NOTA
„ Si tenga presente che nel caso di trasmissione in banda traslata
esiste un ulteriore problema di sincronismo legato al recupero della
frequenza e della fase della portante nei demodulatori coerenti.


7UDVPLVVLRQH 1XPHULFD 8QLYHUVLWj GL 7UHQWR

INTRODUZIONE: SCHEMA DI
UN RICEVITORE

ν (t )
MESSAGGIO IN
USCITA
FILTRO RIGENERA-
LP TORE

INDICATORE DI
FRAME
BIT FRAME
CLOCK
SYNC SYNC

„ Il sincronismo di bit viene ottenuto analizzando il segnale ricevuto.

„ Il sincronismo di frame viene ricavato dal messaggio rigenerato e
dal clock.


7UDVPLVVLRQH 1XPHULFD 8QLYHUVLWj GL 7UHQWR

SINCRONISMO DI BIT

„ Esistono diverse tecniche in grado di effettuare il sincronismo di bit:

„ Tecniche basate su Filtro Passa-Banda e Aggiustamento di Fase (FPAF);

„ Tecniche basate su Zero-Crossing Detection (ZCD);

„ Tecniche basate su Early-Late Synchronizer (ELS).


7UDVPLVVLRQH 1XPHULFD 8QLYHUVLWj GL 7UHQWR

TECNICHE BASATE SU FPAF

„ Premessa: questa tecniche possono essere utilizzate solo con

formati di linea (ovvero tipi di forme d’onda della PAM) associati
ad una densità spettrale contenente termini impulsivi a multipli di
rb (tipicamente con formati RZ).

„ Idea di base: sfruttare gli impulsi presenti nello spettro di densità

di potenza a multipli di rb per ricavare un segnale di sincronismo
per il il clock che governa il rigeneratore.

„ Lo schema generale da utilizzare per implementare questa tecnica

varia leggermente a seconda del formato di linea che si considera.


7UDVPLVVLRQH 1XPHULFD 8QLYHUVLWj GL 7UHQWR

FPAF: FORMATO RZ UNIPOLARE

„ Quando il segnale ν (t ) ha un formato di tipo RZ unipolare, effettuare

la sincronizzazione di bit è molto semplice.

„ Ricordiamo che lo spettro Gν ( f ) di un segnale RZ unipolare contiene

degli impulsi δ ( f − nrb ) (n dispari) centrati a multipli di rb :

Gν ( f )
ν (t )
“1” “0” “1” “1” “0”

t
f
Tb -3rb -rb rb 3rb

7UDVPLVVLRQH 1XPHULFD 8QLYHUVLWj GL 7UHQWR

FPAF: FORMATO RZ UNIPOLARE

„ Consideriamo la coppia di impulsi δ ( f ± rb ) .

„ Un filtro passa banda con banda passante stretta e centrato in

rb è in grado di estrarre una forma d’onda sinusoidale
proporzionale a cos(2πrbt + Φ ) .

„ Un aggiustamento di fase consente di ottenere il segnale di

sincronismo per il clock.


7UDVPLVVLRQH 1XPHULFD 8QLYHUVLWj GL 7UHQWR

FPAF: FORMATO RZ UNIPOLARE

SCHEMA DEL SINCRONIZZATORE

cos(2πrbt + Φ )

ν (t ) FILTRO
AGGIUSTAMENTO AL CONTROLLO
BP
DI FASE DI CLOCK
f ≈ rb

BIT SYNC


7UDVPLVVLRQH 1XPHULFD 8QLYHUVLWj GL 7UHQWR

FPAF: FORMATO RZ POLARE

„ Nel caso di trasmissione con formato RZ polare, lo spettro non

contiene impulsi che permettano la sincronizzazione:
ν (t )
“1” “0” “1” “1” “0”
Gν ( f )

t
Tb
f
-2rb 2rb

„ Non si può usare lo stesso schema usato per il formato RZ

unipolare.

7UDVPLVVLRQH 1XPHULFD 8QLYHUVLWj GL 7UHQWR

FPAF : FORMATO RZ POLARE

OSSERVAZIONE

„ Consideriamo un generico segnale con formato RZ polare:

ν (t ) Tb
t

„ Il segnale per il controllo del clock può essere ottenuto elevando

al quadrato ν (t ) : ν 2 (t )

ANALOGO AD UN
SEGNALE RZ t
UNIPOLARE
Tb

7UDVPLVVLRQH 1XPHULFD 8QLYHUVLWj GL 7UHQWR

FPAF: FORMATO RZ POLARE

Una volta ottenuto il segnale ν (t ) , la componente sinusoidale

2
„
cos(2πrbt + Φ ) di frequenza f = rb può essere estratta con un
filtro passa-banda analogamente a quanto fatto per il formato RZ
unipolare.

„ Anche in questo caso l’aggiustamento di fase consente di ottenere

il segnale di sincronismo per il clock.


7UDVPLVVLRQH 1XPHULFD 8QLYHUVLWj GL 7UHQWR

FPAF: FORMATO RZ POLARE

SCHEMA DEL SINCRONIZZATORE

cos(2πrbt + Φ )

ν (t ) ν 2 (t ) FILTRO
AGGIUSTAMENTO AL CONTROLLO
BP
DI FASE DI CLOCK
f ≈ rb

BIT SYNC


7UDVPLVVLRQH 1XPHULFD 8QLYHUVLWj GL 7UHQWR

TECNICHE FPAF: PROBLEMI

„ Le tecniche di sincronizzazione FPAF possono essere utilizzate

solo con i formati di linea che hanno impulsi a multipli di
rb nello spettro non si possono utilizzare con i formati
NRZ.

„ Nelle tecniche FPAF, il clock viene generato mediante un segnale

di controllo nell’ambito di un sistema ad anello aperto (non c’è
retroazione) il sistema di sincronizzazione risulta poco
robusto.


7UDVPLVVLRQH 1XPHULFD 8QLYHUVLWj GL 7UHQWR

TECNICA ZERO-CROSSING
DETECTION (ZCD)

„ La tecnica ZCD utilizza una configurazione ad anello chiuso

(quindi permette una sincronizzazione più robusta rispetto alla
tecnica precedente).

„ Idea di base: il sincronismo di bit viene recuperato sfruttando le

transizioni per zero del segnale nel dominio del tempo.

„ Questa tecnica può essere applicata anche a formati di linea di

tipo NRZ.


7UDVPLVVLRQH 1XPHULFD 8QLYHUVLWj GL 7UHQWR

TECNICA ZCD

„ Nei sistemi basati su ZCD, il clock viene fornito da un generatore

di onda quadra la cui frequenza è funzione della tensione in
ingresso. Questo dispositivo viene chiamato Voltage Controlled
Oscillator (VCO).

„ Il VCO è controllato da un segnale (tensione) derivato da

un’opportuna analisi delle transizioni per zero del segnale ricevuto
ν (t ) .


7UDVPLVVLRQH 1XPHULFD 8QLYHUVLWj GL 7UHQWR

TECNICA ZCD: SCHEMA DEL

SINCRONIZZATORE

ν (t ) ZERO z (t ) γ (t ) c (t )
∫
FILTRO
CROSSING VCO
LP
DETECTOR


7UDVPLVVLRQH 1XPHULFD 8QLYHUVLWj GL 7UHQWR

TECNICA ZCD

„ Uno zero-crossing detector genera degli impulsi rettangolari di durata

Tb/2 in corrispondenza degli attraversamenti per zero del segnale
ν (t ) .

„ Il “treno di impulsi” z (t ) così ottenuto viene moltiplicato per il segnale

di clock c(t ) proveniente dal VCO.

„ Il segnale risultante da tale prodotto viene quindi integrato, filtrato e

utilizzato come tensione di controllo γ (t ) del VCO.


7UDVPLVVLRQH 1XPHULFD 8QLYHUVLWj GL 7UHQWR

TECNICA ZCD

„ L’anello raggiunge una condizione di equilibrio quando i segnali

c (t ) e z (t ) sono sincronizzati e sfasati di Tb/4.

„ In tale caso l’area del segnale c (t )⋅ z (t ) è nulla e quindi la

tensione di controllo γ (t ) rimane costante.

„ Eventuali scostamenti dalla condizione di sincronismo ideale

vengono recuperati dal meccanismo ad anello chiuso
aumentando (o diminuendo) opportunamente la tensione di
controllo del VCO γ (t ) .


7UDVPLVVLRQH 1XPHULFD 8QLYHUVLWj GL 7UHQWR

TECNICA ZCD: ESEMPIO

ν (t ) t
Tb
Tb / 2

z (t ) t
c (t ) t
Tb / 4
z (t )⋅ c (t ) t

γ (t ) t


7UDVPLVVLRQH 1XPHULFD 8QLYHUVLWj GL 7UHQWR

TECNICA EARLY-LATE
SYNCHRONIZER (ELS)

„ Idea di base: sfruttare il fatto che un segnale opportunamente

filtrato presenta un massimo in corrispondenza dell’istante ottimo
di campionamento topt e presenta una certa simmetria rispetto tale
punto.

ν (t )

t
topt

7UDVPLVVLRQH 1XPHULFD 8QLYHUVLWj GL 7UHQWR

TECNICA ELS

„ Supponiamo di campionare il segnale ν (t ) all’istante tk .

T
„ Fissiamo una quantità positiva δ < b e consideriamo i campioni
ν (tk − δ ) e ν (tk + δ ) . 2

„ Se stiamo campionando correttamente (cioè se trasmettitore e

ricevitore sono sincronizzati) :
ν (t k − δ ) ≈ ν (t k + δ ) , t k ≈ t opt

ENTRAMBI < ν (t k )

 7UDVPLVVLRQH 1XPHULFD 8QLYHUVLWj GL 7UHQWR

TECNICA ELS: ESEMPIO

ν (tk + δ ) ≈ ν (tk − δ )
ν (t ) ν (t )
ERRORE DI SINCRONISMO

ν (tk )
ν (tk − δ )
ν (tk )

ν (tk + δ )

topt
t
δ δ δ δ

tk tk ≈ topt
SINCRONIZZAZIONE NON CORRETTA SINCRONIZZAZIONE CORRETTA


7UDVPLVVLRQH 1XPHULFD 8QLYHUVLWj GL 7UHQWR

TECNICA ELS

„ Se stiamo campionando in ritardo (late sync):

ν (tk − δ ) > ν (tk + δ )

„ Se stiamo campionando in anticipo (early sync):

ν (tk − δ ) < ν (tk + δ )

„ Si può quindi usare la tensione γ (t ) = ν (tk − δ ) − ν (tk + δ ) per

controllare un VCO.


7UDVPLVVLRQH 1XPHULFD 8QLYHUVLWj GL 7UHQWR

TECNICA ELS: SCHEMA DEL

SINCRONIZZATORE

ν (tk − δ )
S/H |.|

RIT. c (t )
Tb − δ
γ (t )
ν (t ) VCO ∫
RIT.
Tb + δ

S/H |.|
ν (tk + δ )


7UDVPLVVLRQH 1XPHULFD 8QLYHUVLWj GL 7UHQWR

SINCRONISMO DI BIT: PROBLEMA

„ Se il segnale ν (t ) contiene una lunga sequenza di “0” o di “1”,

si può perdere il sincronismo (non ci sono attraversamenti per
zero del segnale).

„ Esistono dispositivi detti scrambler che riescono ad eliminare le

lunghe serie di “0” e “1” garantendo un numero sufficiente di
transizioni per lo zero.


7UDVPLVVLRQH 1XPHULFD 8QLYHUVLWj GL 7UHQWR

SCRAMBLING

„ Lo scrambling è un’operazione di codifica applicata al messaggio

da trasmettere che aggiunge un rumore pseudocasuale
controllato al flusso di bit in modo da eliminare lunghe sequenze
di “1” e “0” l’effetto è quello di facilitare la sincronizzazione.

„ L’operazione di scrambling deve essere ovviamente reversibile in

modo che, in ricezione, si possa riottenere dalla sequenza di bit
codificata la sequenza originale.


7UDVPLVVLRQH 1XPHULFD 8QLYHUVLWj GL 7UHQWR

SCRAMBLING

„ L’elemento base che costituisce uno scrambler è un registro a

scorrimento (shift register).

„ I bit della sequenza da trasmettere entrano nello shift register e

scorrono in esso ogni Tb.

„ L’uscita dello scrambling è una somma modulo-2 (corrisponde

all’operazione logica di OR-esclusivo) di “alcuni” bit contenuti nel
registro.


 7UDVPLVVLRQH 1XPHULFD 8QLYHUVLWj GL 7UHQWR

SCRAMBLING: SCHEMA DELLO

SHIFT REGISTER

Controlla lo scorrimento cella non connessa al

Shift Register a n celle sommatore
Clock
0
ci = 
1
bk bk-1 bk-2 bk-n-1 bk-n cella connessa al
sommatore

c1 c2 cn-1 cn

b’k= c1bk-1⊕c2bk-2 ⊕ … ⊕ cnbk-n

Sommatori modulo 2


7UDVPLVVLRQH 1XPHULFD 8QLYHUVLWj GL 7UHQWR

SCHEMA GENERALE DI UN
DISPOSITIVO DI SCRAMBLING
Clock

Shift register

c1 m’k-1
c2 m’k-2

cn m’k-n
m”k
Sequenza mk m’k Sequenza che si
binaria trasmette
originaria


7UDVPLVVLRQH 1XPHULFD 8QLYHUVLWj GL 7UHQWR

UNSCRAMBLING

„ In ricezione l’operazione di unscrambling deve separare il

contributo dello pseudorumore dal messaggio originario.

„ Si può dimostrare che il dispositivo di unscrambling deve essere

costituito da uno shift register con la stessa struttura di quello
usato in trasmissione per lo scrambling.

„ In ricezione si devono quindi conoscere la dimensione dello shift

register e i valori dei coefficienti ci utilizzati in trasmissione.


7UDVPLVVLRQH 1XPHULFD 8QLYHUVLWj GL 7UHQWR

SCHEMA GENERALE DI UN
DISPOSITIVO DI UNSCRAMBLING

Clock

Shift register

m’k-1 c1

m’k-2 c2

m’k-n cn

m”k mk Sequenza binaria

Sequenza ricevuta
m’k originaria ricostruita


7UDVPLVVLRQH 1XPHULFD 8QLYHUVLWj GL 7UHQWR

SCRAMBLING-UNSCRAMBLING:
ESEMPIO

Vediamo un esempio di scrambler costituito da uno shift register con 4

celle e caratterizzato dai coefficienti a1=a2=0, a3=a4=1.

Clock

m’k-1
m’k-2
m’k-3

m’k-4
Sequenza m”k
m’k Sequenza che si
binaria mk trasmette
originaria

7UDVPLVVLRQH 1XPHULFD 8QLYHUVLWj GL 7UHQWR

SCRAMBLING-UNSCRAMBLING:
ESEMPIO
Il dispositivo da usare in ricezione deve avere la seguente struttura:

Clock

m’k-1
m’k-2
m’k-3

m’k-4

m”k mk Sequenza binaria

Sequenza che si
m’k
originaria ricostruita
riceve


7UDVPLVVLRQH 1XPHULFD 8QLYHUVLWj GL 7UHQWR

SCRAMBLING-UNSCRAMBLING:
ESEMPIO
„ Verifichiamo che all’uscita del dispositivo di unscrambling ci sia
veramente la sequenza originaria.
„ Nello scrambler abbiamo:

m’k= mk ⊕ m”k
dove:

m”k= m’k-3 ⊕ m’k-4

„ Calcoliamo ora l’uscita dello unscrambler:

m’k ⊕ m”k = ( mk ⊕ m”k ) ⊕ m”k = mk ⊕ ( m”k ⊕ m”k ) = mk ⊕ 0 = mk


7UDVPLVVLRQH 1XPHULFD 8QLYHUVLWj GL 7UHQWR

SCRAMBLING

OSSERVAZIONI

„ Aumentando la lunghezza dello shift register si aumenta l’entità

dello pseudorumore che viene aggiunto si possono
controllare meglio gli zero crossing.

„ Aumentare troppo la lunghezza dello shift register può però

causare dei problemi. Se in ricezione si riceve un bit m’k sbagliato,
si sbagliano un numero di bit successivi proporzionale alla
lunghezza dello shift register (propagazione dell’errore).


7UDVPLVVLRQH 1XPHULFD 8QLYHUVLWj GL 7UHQWR

SINCRONISMO DI FRAME

„ La sincronizzazione di frame è necessaria principalmente per due

motivi principali:

„ se si sbaglia l’identificazione dell’inizio del frame il ricevitore

ricostruisce una sequenza sbagliata (vedi esempio a pag.105);

„ se non si identifica la presenza di un messaggio, si rischia di

interpretare il segnale in un momento in cui non vi è trasmissione ed è
presente solo rumore i bit casuali dovuti al rumore potrebbero
essere scambiati per informazione!


7UDVPLVVLRQH 1XPHULFD 8QLYHUVLWj GL 7UHQWR

SINCRONISMO DI FRAME

„ L’informazione relativa al frame è in genere ricavata per mezzo dei

bit rigenerati e del clock del ricevitore (già sincronizzato con il clock
del trasmettitore grazie al sincronismo di bit).

MESSAGGIO IN
ν (t ) USCITA
FILTRO RIGENERA-
LP TORE

BIT FRAME
CLOCK
SYNC SYNC INDICATORE DI
FRAME


7UDVPLVVLRQH 1XPHULFD 8QLYHUVLWj GL 7UHQWR

SINCRONISMO DI FRAME

„ La sincronizzazione di frame è facilitata includendo nella sequenza

da trasmettere la ripetizione di una parola “speciale” di sincronismo
(sync word) costituita da N bit.

„ Il prefisso del frame è costituito da diverse ripetizioni della sync

word che demarcano l’inizio della trasmissione. Il prefisso è seguito
da un’altra parola di codice che indica l’inizio del messaggio vero e
proprio.
Inizio messaggio
Prefisso

Messaggio

Sync word

7UDVPLVVLRQH 1XPHULFD 8QLYHUVLWj GL 7UHQWR

SINCRONISMO DI FRAME

OBIETTIVO DEL SINCRONIZZATORE DI FRAME

„ Il sincronizzatore di frame deve rilevare la sync word s1s2…sN non
appena essa appare nella sequenza di bit che vengono rigenerati.

ogni simbolo si (i=1,…,N) è un bit

STRUTTURA DEL SINCRONIZZATORE DI FRAME

„ Il sincronizzatore di frame è sostanzialmente costituito da uno shift

register e da un comparatore. Il suo funzionamento si basa su un
calcolo di cross-correlazione tra la sequenza di bit rigenerati e la
sync word.


7UDVPLVVLRQH 1XPHULFD 8QLYHUVLWj GL 7UHQWR

SINCRONISMO DI FRAME

„ Ciascun bit rigenerato mk (“0” o “1”) viene associato ad una forma

d’onda polare ottenendo un valore ak dato da:

ak = 2mk − 1 = ±1

„ Gli ak vengono memorizzati in un registro a scorrimento composto da

N celle.


 7UDVPLVVLRQH 1XPHULFD 8QLYHUVLWj GL 7UHQWR

SINCRONISMO DI FRAME: SCHEMA DEL

SINCRONIZZATORE

1
0 Clock Shift Register a N celle

ν(t) mk Convertitore ak
Rigeneratore ak-1 ak-2 ak-N-1 ak-N
unipolare-
polare

c1 c2 cN-1 cN
+1
Indicatore d
-1 γk frame
Σ

V 
7UDVPLVVLRQH 1XPHULFD 8QLYHUVLWj GL 7UHQWR

SINCRONISMO DI FRAME

„ I guadagni delle celle contengono l’informazione sulla sync word

e sono calcolati come:
ci = 2 sN +1−i − 1 = ±1

con i=1,…,N , si bit i-esimo della sync word.

„ Le uscite dello shift register sono sommate algebricamente per

ottenere il valore:
N
γ k = ∑ ci ak −i
i =1

„ Quando nello shift register è presente la sync word, il valore in

ingresso al comparatore è pari a N (se non ci sono errori in
ricezione).

7UDVPLVVLRQH 1XPHULFD 8QLYHUVLWj GL 7UHQWR

SINCRONISMO DI FRAME

„ In realtà, per tener conto di eventuali errori nella parola di codice

ricevuta, l’indicatore di frame viene attivato se il valore in ingresso
al comparatore è maggiore di una soglia V inferiore a N.

„ Si può dimostrare che nel caso di una probabilità di errore su bit

piccola, il valore di soglia che ottimizza le prestazioni del sistema è:

V=N-2

„ Tale valore consente di rilevare sync word in cui non siano presenti
errori o in cui sia sbagliato solo 1 bit.