Sei sulla pagina 1di 2

Divisore di frequenza 1

Divisore di frequenza
Il divisore di frequenza un circuito elettronico che prende in ingresso un segnale con un certa frequenza e
genera in uscita un segnale con frequenza:

dove un intero. I sintetizzatori di frequenza ottenuti con le phase-locked loop usano i divisori di frequenza per
ottenere un'uscita a una frequenza multipla di quella di un certo segnale di riferimento. Esistono per i divisori di
frequenza sia implementazioni di tipo analogico che digitale.

Divisore di frequenza digitale contatore e FF


Un divisore di frequenza possibile realizzarlo, soprattutto per implementarlo in linguaggi di programmazione come
verilog, VHDL, C e C++, con un sommatore e una serie di registri. Il contatore conta fino a quando nell'ultimo
registro memorizzer 1 allora si riazzerer e rinizier il conteggio. Ogni volta che il conteggio alza l'ennesimo f-f
allora il clk in uscita sar alto altrimenti basso. Se si ha un clk di 50MHz in ingresso ci sar bisogno di 25 f-f per
raggiungere un clk in uscita con una frequenza di circa 1s.

Divisori analogici

Divisore di frequenza retroazionato


Un divisore di frequenza retroazionato, conosciuto anche come divisore di frequenza di Miller[1] mixa il segnale di
ingresso con il segnale retroazionato dal mixer.

Il segnale retroazionato . Esso produce le frequenza somma e differenza e in uscita al


mixer. Un filtro passa-basso rimuove la frequenza pi elevata e il segnale rimanente, a frequenza
amplificato da uno stadio amplificatore e riportato al mixer.
Uno studio a regime semplice, mentre il transitorio piuttosto complicato. Per ottenere una frequenza stabile a
sulla retroazione, il guadagno dell'amplificatore deve essere pi grande dell'unit. Lo sfasamento deve essere
inoltre un multiplo intero di 2.
Divisore di frequenza 2

Divisore di frequenza injection-locked


Un ILFD (injection locked frequency divider) funziona similmente a un injection-locked oscillator. La frequenza del
segnale di ingresso multipla della frequenza di free running di un VCO, cio della frequenza alla quale oscilla in
assenza di ingresso. Tale segnale di ingresso prodotto dallo stesso oscillatore, come componente ad alta frequenza
di oscillazione. Questi divisori di frequenza sono stati usati intensamente nello sviluppo della televisione.

Divisori digitali
Per dividere un segnale digitale di un
multiplo intero viene usato un contatore
Johnson o ad anello. Esso un tipo di
registro a scorrimento che temporizzato
dal segnale di ingresso. L'uscita
complementata dell'ultimo registro
riportata all'ingresso del primo registro. Il
segnale di uscita ottenuto dalla Esempio di un divisore di frequenza intero modulo 8 implementato con flip-flop T.
combinazione delle uscite dei vari registri.
Per esempio, un divisore per 3 pu essere costruito con un contatore Johnson a 3 registri. I tre valori validi per ogni
registro sono000, 100, 110, 111, 011 e 001. Questo pattern si ripete ogni volta che il segnale di ingresso temporizza
il contatore. I valori000 e 111 vengono ottenuti a distanza di tre colpi di clock e controllano il cambiamento di stato
del segnale di uscita.

Per divisioni per potenze di 2, si pu usare un semplice contatore binario, temporizzato dal segnale di ingresso. Il bit
meno significativo (lsb) oscilla alla stessa frequenza dell'ingresso, il bit adiacente a met della frequenza, il terzo a
un quarto e cos via.
possibile ottenere dei divisori interi anche con particolari connessioni di flip-flop. La configurazione pi semplice
una serie dove ciascun bistabile un divisore per due. Per una serie di tre di questi, il sistema complessivo divider
per 8. Aggiungendo ulteriori gate logici alla catena, si possono ottenere altri rapporti di divisione. Le tecnologie
integrate permettono di ottenere soluzioni di questo tipo in un unico chip.

Divisori frazionari
Un divisore di frequenza frazionario pu essere ottenuto usando due divisori interi, uno che divide per n e uno per
n+1. Con un controllore, possibile scegliere di utilizzare un divisore oppure l'altro. Variando la percentuale di
tempo in cui complessivamente il sistema divide per n o n+1, si pu scegliere con una certa granularit il valore per
cui effettivamente in media la frequenza viene divisa.

Modulatori sigma-delta

Per approfondire, vedi Modulazione Sigma-Delta.

Se la sequenza di divisioni per n o n+1 periodica, all'uscita del divisore compaiono anche delle frequenze spurie
oltre a quelle desiderate. Nei modulatori sigma-delta la sequenza di n e n+1 casuale, per in media permette di
ottenere comunque il valore di divisione voluto. In questa maniera il segnale spurio si trova ad alta frequenza e pu
essere facilmente filtrato.