Sei sulla pagina 1di 6

PLL

Nellanalisi generale di uno schema a blocchi di un ricevitore (cfr. Introduzione) si era visto come loscillazione locale,
generata allinterno del ricevitore avesse unimportanza fondamentale ai fini della traslazione del segnale ad una frequenza
intermedia
. Si era visto inoltre che un eventuale rumore di fase in un oscillatore potesse influire negativamente sulla
catena, in quanto lamplificatore a frequenza intermedia non amplifica pi il segnale alla frequenza che vorremmo venisse
amplificata, cio
, ma un altro segnale a frequenza
, dove il termine
rappresenta la variazione di
intorno al suo valore nominale
.
In sistemi FDMA se
molto elevato c il rischio di sbagliare addirittura canale, e ci comporta vincoli molto
stringenti sulla stabilit della frequenza delloscillatore locale.
Si pu dimostrare che se lo spettro delluscita di un oscillatore locale ideale un impulso su
, in un oscillatore reale
lo spettro di tipo a campana intorno alla frequenza nominale.
OSCILLATORE REALE

OSCILLATORE IDEALE

Il PLL un circuito reazionato in cui luscita forzata ad essere istantaneamente in fase con lingresso. Uno schema a
blocchi essenziale il seguente:
INPUT

Phase
detector

VCO

OUTPUT

dove

il phase-detector possiede in ingresso due sinusoidi, ne valuta la differenza tra le fasi istantanee e presenta alluscita
una tensione di errore
proporzionale alla differenza ricavata. Se la differenza nulla il segnale di errore
nullo.
Il VCO (Voltage Controlled Oscillator) un blocco che presenta in uscita una sinusoide con frequenza
modificabile in base al segnale in ingresso.

Vedremo tra poco come il PLL sia essenziale per la realizzazione di un oscillatore locale stabile in frequenza. Una prima
problematica che si pone nella progettazione di un PLL la realizzazione del phase-detector. In effetti non immediato il
calcolo dello sfasamento di due segnali periodici. Gi pi semplice calcolare se i segnali sono di tipo logico:

un modo per calcolare lo sfasamento attraverso il prodotto dei segnali di ingresso. Infatti, indicati con il segnale
di input e con
il segnale di reazione, si ha:

93

PLL

PLL del 1 ordine

Attraverso unoperazione di filtraggio con un passa-basso (LPF) si elimina il termine a frequenza

e quello che resta

lerrore di fase. Si noti, a proposito di filtraggio, che per riuscire ad eliminare il termine indesiderato bisogna realizzare un
filtro che lasci passare frequenze

, per cui questa operazione pu essere effettuata tanto pi precisamente quanto pi le

variazioni di
nel tempo sono lente rispetto a quelle di una sinusoide a frequenza . Una volta ricavato , si pu
dimensionare il sistema in modo che alluscita del VCO ci sia una rete sfasatrice di
. In effetti, coerentemente con
quanto detto prima, se il segnale di errore
nullo, allora il PLL non modifica la frequenza di oscillazione del
VCO. Ma segnale di errore nullo equivale a dire che
, ovvero che le sinusoidi di ingresso sono tra loro in quadratura.
Opportune reti sfasatrici serviranno ad ottenere in uscita le fasi desiderate.
Un problema in questa realizzazione consiste nei limiti sulle linearit del PLL. In effetti, per piccoli valori di intorno a

Il valore del coseno pu essere approssimato allangolo

, il che equivale a linearizzare la curva intorno a

Questa linearizzazione accettabile per piccole variazioni di . Anche se problemi di non linearit si possono presentare,
supponiamo, per il momento, che il phase-detector riesca perfettamente a valutare lo sfasamento istantaneo dei segnali in
ingresso:

PLL del 1 ordine


Consideriamo il circuito (a blocchi) costituente il PLL e studiamone le caratteristiche dal punto di vista della controreazione.
Prendiamo come segnale di ingresso la fase
del segnale di ingresso e come uscita la fase
del segnale di uscita.
In questo modo il phase-detector pu essere identificato come un comparatore che effettua la differenza tra
e
.
In cascata al comparatore includiamo un blocco
che realizza, per il momento, un semplice guadagno per il segnale
, e fornisce in uscita il vero e proprio segnale di errore .
Un blocco con cui realizzare loscillatore controllato in tensione pu essere un integratore. In effetti si vuole che la
pulsazione del segnale in uscita sia, a meno di un valore nominale
, proporzionale al segnale di errore
. Ci
significa che deve essere:

Poich lo schema che stiamo realizzando lavora sulle fasi, il VCO dovr avere in ingresso
cui:

e fornire in uscita

, per

e ancora, siccome siamo interessati esclusivamente alle variazioni delle fasi nel tempo, e non ai valori nominali, lo schema a
blocchi del PLL (nel dominio del tempo) sar:
+
-

94

PLL

PLL del 1 ordine

dove
in generale la risposta impulsiva del blocco a valle del comparatore,
il guadagno dellintegratore. Passando nel dominio di Laplace:

il guadagno dello stesso blocco, e

+
-

dove:

lintegratore stato sostituito da un blocco con funzione di trasferimento


, per le propriet della trasformata di
Laplace;
la trasformazione stata effettuata nellipotesi di linearit del phase-detector.

Iniziamo ora lo studio di un PLL del primo ordine, per il quale


. Lo schema precedente mostra che dal punto di
vista delle fasi il PLL un sistema a retroazione unitaria con guadagno di anello pari a:

Le funzioni di trasferimento pi importanti sono

Si noti che la funzione di rete


un filtro passa-basso del primo ordine, e ci giustifica il nome di questo PLL. Inoltre
osserviamo che
presenta una frequenza di taglio e quindi una banda di funzionamento. Chi decide la banda il
guadagno danello.

Il fatto che questo sistema abbia un solo polo nellorigine caratterizza lerrore di uscita alle variazioni del segnale in ingresso.
Infatti dalla teoria dei sistemi:

Ci significa che se il segnale in ingresso, che ha frequenza


regime, riesce ad inseguire la fase dellingresso:

nominale costante, ha un salto di fase, il segnale di uscita, a

ci si pu vedere tramite il teorema del limite centrale: se


ingresso e a regime

, cio il segnale agganciato allora per variazioni di

Se invece il segnale in ingresso presenta un salto di frequenza, per cui per


, allora il sistema non riesce a agganciarsi completamente a
errore costante:

, ovvero per
, per cui presenter in uscita un
95

PLL

PLL del 1 ordine

il calcolo dellerrore costante, per salti di frequenza, si pu effettuare ancora tramite il teorema del limite centrale:

in cui lerrore tanto pi piccolo quanto pi grande il guadagno e dove:

In quanto
un gradino di ampiezza
ed ha trasformata di Laplace pari a
. In definitiva il PLL del primo
ordine risponde a variazioni a gradino di frequenza con un errore pari a
.
Da qui si vede come il prodotto
gioca un ruolo fondamentale per quanto riguarda il progetto del PLL, in quanto
vincolato dal massimo errore ammissibile.

Rumore nel PLL del 1 ordine


Per i nostri scopi il PLL avr come segnale in ingresso un riferimento sinusoidale a una ben precisa frequenza. Il riferimento,
che pu provenire da un quarzo, ha unelevata stabilit in frequenza. Tuttavia, la frequenza delloscillazione sar
caratterizzata da una varianza, tanto pi piccola quanto pi stabile il quarzo.
Tale varianza rappresenta la descrizione di un processo aleatorio che ai fini del nostro sistema rappresenta un vero e proprio
disturbo, che indicheremo con
. Tale disturbo sovrapposto allingresso, ed avr quindi una funzione di rete uguale a
quella dellingresso:

Del disturbo

, essendo aleatorio, potr disegnarne la distribuzione spettrale in uscita

Unaltra sorgente di rumore loscillatore. In effetti un VCO introduce rumore di fase e tale rumore rappresenta un punto
cruciale nella progettazione dei PLL. Questo rumore, che indicheremo con
, pu essere inserito nello schema del
PLL come in figura:

+
-

A causa della linearit del sistema, possiamo calcolare la funzione di rete relativa al solo rumore di uscita
spegnendo i generatori
e
. Si ottiene:

96

PLL

PLL del 1 ordine

da cui

Il rumore in uscita viene corretto da


fino alla frequenza di taglio
, cio entro la banda, dopo no! Per
diminuire il rumore conviene fare la banda maggiore possibile. Si nota, dalla valutazione di
allinterno delle funzioni di
rete relative al rumore trovate, che per contrastare gli effetti di
e
sulluscita bisogna ricorrere a
dimensionamenti opposti di
. Ci limita fortemente il progettista.

PLL come demodulatore FM


Supponiamo di mettere in ingresso al PLL un segnale modulato in frequenza. Se indichiamo con

tale segnale, si avr:

dove
lindice di modulazione di frequenza. Nello schema a blocchi con cui abbiamo identificato il PLL in ingresso sar
presente la fase istantanea:

ed il segnale utile che contiene linformazione sar:

In trasformata di Laplace, il segnale di errore sar

possibile passare nel dominio della frequenza ottenendo

Nelle ipotesi in cui


, cio
completare la demodulazione di frequenza

, e dunque

, possibile isolare il segnale utile, ovvero

Stabilit di un PLL del 1 ordine


La stabilit di un PLL del 1 ordine pu essere studiata a partire dalla funzione di rete del guadagno danello:

97

PLL

PLL del 1 ordine

e dal tracciamento dei diagrammi di Bode e di Nyquist:

poich non ci sono rotazioni del diagramma di Nyquist intorno al punto critico

il sistema sicuramente stabile.

98

Potrebbero piacerti anche