Orali Elettronica Digitale anno 2013

1. Struttura della pi semplice porta TTL, come fatta e come funziona? Determinazione della
corrente entrante nella base del BJT centrale. Calcolo di RB? Come stabiliamo le correnti che
circolano? Cosa il totem pole?
2. Struttura di una porta DTL.
3. Come fatto un convertitore a doppia rampa? Dove e quando si utilizza? Che difetti e pregi ha
rispetto gli altri ADC? Come fatto il contatore presente nel convertitore?
4. Perch esistono i convertitori? Dove e quando si usano?
5. Circuito antirimbalzo: come funziona?
6. Struttura di una porta TTL con uscita totem pole.
7. Che vantaggi ha unuscita totem pole? Perch si passa da 1 a 2 transistor in uscita? Da cosa
dipende il ritardo dei fronti di salita e discesa in fase di commutazione? Cosa rappresenta il
condensatore C messo in uscita?
8. A quale giunzione si fa riferimento quando si parla di storage?
9. MOS a carico attivo: a cosa servono e quando si usano? Quando il MOS di sopra si comporta
da resistenza? Configurazione pseudo-NMOS e caratteristica di uscita.
10. Trigger di Schmitt.
11. Circuito di campionamento e problematiche da affrontare. Iniezione di carica nei circuiti di
S&H: come nascono e cosa ci possiamo fare. Cosa vedremmo alloscilloscopio. Come fatto lo
switch analogico?
12. A cosa si riferisce la simmetria nello switch analogico? Perch vogliamo che la resistenza sia
costante? Che problemi comporta la capacit grande?
13. Tecnologia CMOS a doppia vasca. Problema del latch-up.
14. Circuiti in logica di corrente (I2L): schema e funzionamento della porta NOT. necessaria la
corrente comune a tutti gli iniettori? Quali caratteristiche hanno reso questa logica di successo?
Perch ha alta immunit al rumore? Come rendo questa logica compatibile con la TTL? Perch
una logica veloce?
15. Struttura di un MOS di potenza. Cosa risolve la struttura verticale? Come si fa ad avere un
MOS per correnti elevate?
16. Perch la porta di trasmissione si fa con i MOS e non con i BJT?
17. In che cosa consiste la tecnica del sovracomando? Tracciare landamento della VCE in funzione
del tempo sia in assenza che in presenza del gruppo acceleratore.
18. Tecnologia planare per fare un pnp adattata dalla npn.
19. Struttura di un npn partendo dalla fetta di silicio.
20. Fotomoltiplicatore.
21. Circuito ADC SAR.
22. MOS di potenza.
23. Porta NAND in tecnologia CMOS. Perch pi veloce la NOT della NAND.
24. Convertitore Sigma-Delta. Dove e quando si usa?
25. Logica ECL: dove di usa? Come si interfaccia con le altre logiche?
26. Come fatto un CMOS a doppia vasca?
27. Perch una porta bipolare pi veloce di una porta MOS?
28. MOS con carico attivo: cos?
29. Circuito di S&H: a cosa serve e quali sono le limitazioni dovute alliniezione di carica?
30. Definizione di margine di rumore. Il miglior margine di rumore ottenibile con BJT o CMOS?
31. Tra le famiglie logiche quale presenta il migliore e peggiore margine di rumore?
32. Rappresentazione di un circuito che realizzi la PWM.
33. Cosa si intende per condizionamento del segnale e come e quando si effettua?
34. Processo tecnologico per realizzare un MOS.
35. Schema interno e funzionamento del circuito 555.

Altro materiale utile su: http://alessiogenovese.altervista.org/blog/