Documenti di Didattica
Documenti di Professioni
Documenti di Cultura
BASI
Sistema misura ricava informazioni processo fisico.
Sensore: converte quantit fisica in elettrica. Uscita sensore, segnale analogico, varia
in maniera continua seguendo levoluzione della variabile fisica.
Amplificatore: produce segnale di ampiezza maggiore del segnale di ingresso.
Filtro: rimuove le componenti indesiderate del segnale.
ADC: converte segnale analogico in digitale. (forma binaria)
CIRCUITO LINEARE: il comportamento di correnti e tensioni descritto da equazioni
differenziali lineari.
PRINC. SOVRAPPOSIZIONE DEGLI EFFETTI: il segnale in uscita uguale alla somma dei
segnali in uscita che si ottengono applicando due ingressi diversi.
Segnale sinusoidale: se in ingresso c un segnale sinusoidale, in uscita c un segnale
sinusoidale con la stessa frequenza. (il circuito pu modificare ampiezza e fase).
FOURIER: un segnale ripetitivo pu essere espresso come la somma di un numero
infinito di segnali sinusoidali.
Risposta in frequenza: il modo in cui il circuito altera ampiezza e fase di un segnale
sinusoidale applicato al suo ingresso in funzione della frequenza.
V OUT
=Modulodel quadagno
V
OUT =Fase del guadagno
PARTITORE DI IMPEDENZE
la
della
VD2.
REGIONE DI TRIODO: si applica tensione + tra D e S di piccolo valore, per far scorrere
una corrente Id attraverso il canale. La corrente dipende da Vgs Vth, oltre alla
tensione applicata al D.
REGIONE DI SATURAZIONE: si pu aumentare Vds tenendo costante Vgs: Vgs Vds
risulta massima al S e diminuisce fino al valore minimo al D. il canale non pi
uniforme ma ha spessore variabile, avvicinandosi al D si restringe fino ad annullarsi. In
questa condizione il canale in pinch-off e corrente di D satura.
Vd Vg = Vth il canale completamente pinch-off
Vd Vg > Vth la lunghezza inizia a decrescere
La corrente che va da Source a Drain relativa alla densit di carica nel canale e dalla
velocit.
Vds > Vgs Vth la corrente del Drain in saturazione, diventa costante.
Vds = Vgs Vth canale pinches-off, un aumento del Vds fa andare il punto di pinchoff verso il drain.
Quando la differenza di potenziale tra gate e drain maggiore di Vth, REGIONE DI
TRIODO. Al contrario REGIONE DI SATURAZIONE.
Capacit MOSFET: dipende dalla tensione di polarizzazione applicata alla giunzione
stessa.
FORMULE MOSFET
AMPLIFICATORI OPERAZIONALI
E un amplificatore differenziale a guadagno molto elevato.
SOMMATORE INVERTENTE
DERIVATORE REALE: bisogna inserire un resistore in serie alla capacit C che limiti la
risposta alle alte frequenze. Per w infinito il guadagno limitato.
COMPARATORE: un dispositivo da uninformazione su quale fra due tensioni di
ingresso la pi elevata. Un amplificatore ad anello aperto pu essere usato come
comparatore di tensione.
Se V+ > V- allora Vout = + Vmax
Se V+ < V- allora Vout = -Vmin
Viene ottimizzato per avere tempi di risposta brevi.
Se si usano i diodi si possono avere dei problemi dovuti al fatto che la tensione ai capi
del diodo diversa da zero (0,7). Si pu realizzare un circuito che si comporta come un
diodo tramite un amplificatore operazionale in reazione negativa.
CIRCUITI CON INTERRUTTORI
INVERTITORI IDEALI
FAN-OUT: numero di porte di carico collegato all'uscita del gate di guida, i gate con un
largo fan-out sono lente.
FAN-IN: numero di ingressi del gate. I gate con un largo fan-in sono pi grandi e lenti.
LIVELLI ASTRAZIONE NEL PROGETTO DI SISTEMI DIGITALI:
1) Specifiche di progetto
2) Descrizione funzionale (descrivono procedure)
3) Descrizione comportamentale (architettura del chip in termini di funzioni)
4) Descrizione logica (schema logico del sistema)
5) Descrizione circuitale (schema con transistori, componenti, ecc.)
6) Descrizione fisica (disegno dei tracciati per le maschere)
INVERTITORE CMOS
NMOS conduce se Vgsn > Vt,n > 0
Vdd > Vt,n NMOS acceso
PMOS conduce se Vgsp < Vt,p < 0
Vgsp = 0 PMOS spento
Vo = Vdsn
Vdsp = Vo Vdd
Vi = Vdd Vo = 0
Wp
W
=2,5 n
Lp
Ln
PORTE LOGICHE CMOS
PORTA NOR
Il comportamento delle porte logiche varia in base alla combinazione dei livelli logici in
ingresso. I dispositivi vanno dimensionati trasformando la porta in un inverter
equivalente e considerando il caso peggiore dal punto di vista dei tempi di
propagazione.
t P=
CL
K
PORTA NOR
- Tphl determinato dallazione dei 2 PMOS connessi in serie entrambi devono
essere accesi
- Tphl determinato dallazione dei 2 NMOS in parallello il caso peggiore
quello in cui solo un NMOS acceso.
Per avere Tphl = Tphl deve essere Kn = Kp,eq
wP
w
=2,5 N
N LP
LN
PORTA NAND
- Tphl determinato dallazione dei 2 PMOS in parallelo il caso peggiore
quello in cui solo un PMOS acceso
- Tphl determinato dallazione dei 2 NMOS in serie entrambi devono essere
accesi
wP
w
=2,5 N
LP
NL N
AREA DELLE PORTE CMOS: per minimizzare larea della porta logica, i dispositivi
devono avere Lp = Ln = Lmin.
NAND a N ingressi (PMOS = area minore per N>2)
A parit di prestazioni, il NAND occupa unarea minore rispetto al NOR nella logica
CMOS la porta fondamentale il NAND.
t P=
CL
K
CRITERI DIMENSIONAMENTO
Linverter equivalente viene dimensionato ponendosi nel caso peggiore dal punto di
vista dei tempi di propagazione, uno solo dei rami in parallelo acceso.
TEMPO DI PROPAGAZIONE
FLIP-FLOP J-K
DIVISORE PER 8
Il circuito di prima funziona anche per il conteggio di impulsi di clock: il codice formato
dai 3bit Q2Q1Q0 corrisponde infatti alla rappresentazione binaria standard dei numeri
da 0 a 7. Allottavo impulso di clock, i tre bit tornano a 000.
CONTATORI SINCRONI
Il ritardo di propagazione nei contatori asincroni non un problema in alcune
applicazioni, dove ad esempio c un display. Pu essere problematico nel caso sia
critico il timing dei segnali in un sistema digitale. Problema risolto nei contatori
sincroni.
SISTEMI DIGITALI PER MISURE DI FREQUENZA E TEMPO
MISURA FREQUENZA DI UN SEGNALE SINUSOIDALE: il segnale sinusoidale viene
convertito in un segnale digitale da un comparatore C. il segnale digitale viene
applicato ad una porta AND, che viene abilitata da un segnale di durata 1s. alluscita
dellAND compaiono gli impulsi del segnale digitale compresi in questo intervallo di
tempo. Il numero di tali impulsi viene fornito alluscita del contatore e corrisponde alla
frequenza in Hz.
Non si riesce a misurare bassi valori di frequenza con elevata precisione con il circuito
di prima.
Quindi avremo un decoder per le righe e uno per le colonne, in modo da avere
lindirizzamento sulla matrice.
MEMORIE ROM
STATIC SRAM
DYNAMIC DRAM
- Richiesto aggiornamento periodico
- Piccole celle, pi bit e chip
- Lento, usata per le memorie principali
- Uscita singola
- Richiede sensori amplificatori per il corretto funzionamento
- Non compatibile con la tecnologia CMOS
CELLE ELEMENTARI
SENSE AMPLIFIER
t P=
CV
I av
C = grande
I = piccola
V = pi piccola possibile
SENSE AMPLIFIER DIFFERENZIALE: direttamente applicabile alle SRAM
SENSE AMPLIFIER
Valgono tutti i calcoli che si fanno per i MOSFET normali.
AMPLIFICATORE DIFFERENZIALE
Q=C M V D +C L V R =V R (C M +C L )
1
V FS
2
Q =
2N
Dove Vfs la massima tensione applicabile in ingresso e N il numero di bit del
convertitore.
Aumentando il numero di bit del convertitore si riduce lerrore di quantizzazione.
Il campionatore (Sample-and-Hold) ha lo scopo di campionare il segnale da convertire
e mantenerlo costante per un tempo pari al tempo di conversione.
Un SH un interruttore seguito da una capacit.
NYQUIST la frequenza Fc a cui un segnale viene campionato deve essere maggiore
del doppio della massima componente in frequenza fMax contenuta nel segnale.
f C > 2 f MAX
ALIASING le componenti in frequenza che non rispettano il criterio di Nyquist
vengono interpretate erroneamente come termini a frequenza pi bassa di quella che
hanno in realt.
TIPI DI CONVERTITORI A/D
Normalmente si fa ricorso a moduli di conversione A/D di tipo commerciale.
Parametri di valutazione:
- Risoluzione: minima variazione apprezzabile della grandezza in ingresso al
convertitore.
- Tempo di conversione: tempo necessario per completare il ciclo di conversione
realizzando sia la quantizzazione del segnale di ingresso sia la codifica del
segnale quantizzato.
FLASH ADC (CONVERTITORE A/D PARALLELO)
Il segnale in ingresso viene inviato a n comparatori che hanno laltro terminale
collegato a n tensioni di riferimento.
Esempio: ADC a 3bit
- 1 comp commuta per Vin = Q/2
- 2 comp commuta per Vin = Q + Q/2
- 3 comp commuta per Vin = 6Q + Q/2
Utilizzando come unica tensione di riferimento VFS. Il convertitore completato da un
codificatore con priorit.
CARATTERISTICHE FLASH ADC
- Codificatore con priorit: genera unuscita digitale corrispondente al pi grande
comparatore attivato dalla tensione in ingresso.
VANTAGGI: il Flash ADC il pi rapido. Il tempo di conversione uguale alla somma
dei tempi di risposta di comparatore ed encoder.
SVANTAGGI: richiede un elevato numero di comparatori (2^n 1 comparatori per
risoluzione n)
PROPRIETA FLASH ADC
- Molto impiegati nelle applicazioni digitali anche quando il rate di conversione
relativamente lento perch la loro velocit garantisce che il segnale non campi
durante la conversione.
- Convertitori lenti richiedono limpiego di un circuito analogico di SH per
congelare la forma donda in ingresso mentre la conversione in atto.
- Flash ADC commerciali disponibili da 16 a 1024 livelli
7) Etch
a. Si toglie anche lo strato di SiO2
8) Strip photoresist
a. Si toglie quello che rimane del polimero fotosensibile
9) Si forma ln-well con diffusione o implementazione di ioni
10)
Si toglie lo strato di ossido in superficie
11)
Si mette uno strato molto sottile di ossido e uno strato di polisilicio
12)
Si toglie una parte di polisilicio (rimangono solo le parti a contatto con nwell)
13)
Si usa dellossido per mostrare dove bisogna mettere gli n+ droganti
14)
Si creano le regioni dopanti di n+
15)
Si toglie lo strato di ossido
Dal risultato di prima si mette uno strato di metallo sopra lintero wafer
Il metallo viene rimosso selettivamente in alcuni punti
Si copre il wafer con uno strato di SiN3
Si copre ancora tutto con uno strato di metallo
Si rimuove il metallo selettivamente in alcuni punti