Sei sulla pagina 1di 5

[CALCOLO DEI TEMPI DI COMMUTAZIONE] STEFANO FACCHINETTI

1
Per il calcolo dei tempi di commutazione di una porta logica ci rifacciamo al caso
dellinverter. Infatti anche quando si studiano porte di maggiore complessit per ottenere una
stima dei tempi di commutazione ci si riconduce al caso base dellinverter grazie alla riduzione
delle reti di pull-up e di pull-down ai rispettivi MOS equivalenti (Fig. 1).

Figura 1 A sinistra rappresentato un invertitore CMOS, in cui sottolineato come le reti di pull-up e di pull-down
siano implementate semplicemente da un pMOS e un nMOS, rispettivamente. A destra invece rappresentata una
generica porta logica CMOS. In entrambi i casi presente una capacit di carico sulluscita che schematizza la
presenza di ulteriori porte logiche connesse al nodo.
Per tempo di propagazione di una porta logica si intende la media tra i tempi di
propagazione alto-basso e basso-alto della tensione di uscita, ossia la media tra i tempi che
impiega luscita per portarsi dallo 0% al 50% dellescursione rispettivamente nei casi di scarica e
carica della capacit di uscita (Fig. 2).

Figura 2 Rappresentazione grafica dei tempi di propagazione.
Ad esempio, se luscita parte bassa e alla fine arriva al valore di 5V, il tempo di
propagazione basso-alto lintervallo di tempo impiegato per passare da 0V (0% della totale
escursione di 5V) a 2.5V (50% della totale escursione di 5V). Il motivo per cui questo parametro
risulta interessante che la soglia di commutazione delle porte logiche solitamente posta al 50%
della tensione di alimentazione, che in CMOS corrisponde alla totale escursione possibile per i nodi
di ingresso e uscita. Questo non vero nel caso si usi una logica pseudo-CMOS, dove una delle due
reti di pull-up o di pull-down sostituita da una resistenza: in questo caso la totale escursione dei
nodi uscita non corrisponde allintero range di alimentazione, e di questo bisogna tenere conto nel
calcolo dei tempi di commutazione. Esistono anche altri parametri utilizzati per descrivere le
[CALCOLO DEI TEMPI DI COMMUTAZIONE] STEFANO FACCHINETTI


2
performance di una porta logica. Ad esempio, il tempo di salita (o di discesa) rappresenta
lintervallo di tempo impiegato dal nodo di uscita per portarsi dal 10% al 90% dellescursione di
tensione nel caso di carica (o di scarica) della capacit di uscita. Se consideriamo ancora
unescursione totale di 5V, questo corrisponde al passaggio delluscita da 0,5V (il 10% di 5V) fino a
4,5V (il 90% di 5V), o viceversa nel caso della scarica. In alcuni casi il tempo di salita fa riferimento
al passaggio dal 20% all80% dellescursione di tensione. Di solito viene specificato lintervallo a cui
si fa riferimento per evitare fraintendimenti.
Indipendentemente dal parametro che si vuole ricavare, esistono vari metodi per calcolare
a mano i tempi caratteristici di una porta logica. Si tratta in tutti i casi di approssimazioni pi o
meno precise, utili per avere velocemente una stima di questi parametri. Infatti, dato che la
tensione di uscita della porta logica sta commutando, le tensioni ai capi dei MOS non sono fisse,
ma cambiano anche loro man mano che luscita si muove. Questo impedisce di poter risolvere in
maniera semplice, carta e penna, le equazioni che regolano la carica o la scarica delluscita. La
soluzione punto per punto lasciata ai computer. Qui viene presentato un metodo per il calcolo di
tempi di propagazione che tiene conto delle zone di funzionamento in cui si trova il MOS che
effettua la carica (se accesa la rete di pull-up, schematizzabile in ultimo con un pMOS
equivalente) o la scarica (se accesa la rete di pull-down, o il relativo nMOS equivalente). Il
risultato che si ottiene una buona approssimazione del tempo caratteristico della porta che si sta
cercando, senza richiedere conti troppo complicati. Per capire il motivo delle formule che saranno
ricavate seguiamo landamento del punto di lavoro della porta logica al passare del tempo, man
mano che la tensione di uscita si sposta da un valore allaltro.
Supponiamo allora di avere un inverter alimentato a VDD=5V, con tensione di ingresso che
si trova al livello logico basso; luscita, a cui collegata una capacit di carico C, si trova quindi al
livello logico alto ( acceso il pMOS in zona triodo e con corrente nulla, mentre spento lnMOS).
Ci troviamo allora sulla curva con Vgs=0V e nel punto corrispondente a Vds=VDD (Fig. 3).

Figura 3 In azzurro evidenziata la caratteristica con Vgs=0V. L'nMOS si trova nel punto di lavoro A, con Vds pari a
5V. La corrente che percorre il dispositivo nulla.
[CALCOLO DEI TEMPI DI COMMUTAZIONE] STEFANO FACCHINETTI


3
Al tempo t=0 lingresso commuta e passa istantaneamente a VDD: questo fa s che il pMOS
si spenga, mentre si accende lnMOS (e questo succede subito, perch il fronte del segnale di
ingresso ideale). Adesso ci troviamo sulla caratteristica con Vgs=VDD=5V. Luscita deve allora
portarsi al valore logico basso, ma questo non pu succedere istantaneamente perch presente
una capacit di carico (bisogna sempre ricordare che la tensione ai capi di una capacit non pu
cambiare istantaneamente, a meno che non sia disponibile una corrente infinita; nei circuiti
elettronici le capacit introducono sempre un ritardo perch gli elementi resistivi presenti nel
circuito limitano la corrente che circola). Allora, a t=0
+
la tensione di uscita si trova ancora bloccata
al valore di VDD; in queste condizioni lnMOS saturo, dato che sia il gate che il drain si trovano a
VDD, e quindi Vgd=0<Vt e Vds=VDD (il che fornisce il punto di lavoro iniziale del circuito,
evidenziato in Fig. 3). In queste condizioni il transistor equivalente ad un generatore di corrente
ideale, pilotato unicamente dal valore della tensione Vgs. La corrente di saturazione portata dal
transistor non pu che arrivare dalla capacit di carico (il pMOS spento), che quindi comincia a
scaricarsi diminuendo la tensione di uscita e quindi anche la Vds dellnMOS; sul grafico quindi ci
stiamo allora muovendo dal punto B al punto C.

Figura 4 In seguito alla commutazione della tensione di ingresso ci portiamo sulla caratteristica con Vgs=5V, nel
punto di lavoro B. L'nMOS saturo, e la scarica della capacit nel tempo fa muovere il punto di lavoro verso C,
sempre lungo la caratteristica con Vgs=5V dato che lingresso non cambia.
La corrente di scarica in questa fase non cambia al passare del tempo e vale:


Ad un certo punto, per, la tensione delluscita scende abbastanza da portare lnMOS fuori
dalla zona di saturazione, facendolo entrare nella regione ohmica, dove rappresentabile come
una resistenza (il cui valore, si noti bene, dipende sia dalla Vgs che dalla Vds e non quindi
costante al passare del tempo!). Il passaggio avviene quando la tensione di uscita scesa
esattamente della tensione di soglia dellnMOS, dato che in queste condizioni si ha Vgd=VDD-
(VDD-Vt)=Vt (valore di confine tra le due zone di funzionamento del transistor, ci troviamo nel
punto di lavoro C in Fig. 4). Calcoliamo allora il tempo necessario per portarsi in queste condizioni.
[CALCOLO DEI TEMPI DI COMMUTAZIONE] STEFANO FACCHINETTI


4
Dato che la scarica della capacit avviene a corrente costante, pari al valore della corrente di
saturazione del MOS, si ottiene:


La variazione della tensione sulla capacit proprio alla soglia del MOS (partiamo a
considerare il tempo di commutazione da VDD, corrispondente come detto allo 0% dellescursione
totale; sarebbe diverso se volessimo calcolare ad es. il tempo di discesa). Il tempo appena
calcolato rappresenta il primo contributo al calcolo del tempo di commutazione che stiamo
cercando. La tensione di uscita in questo intervallo scende in maniera lineare.
A partire da Vds=VDD-Vt lnMOS si trova, come detto, in zona ohmica. Per fare i calcoli
approssimiamo il transistor con un singolo valore di resistenza (sebbene come detto questo
continui a cambiare man mano che la tensione di uscita continua a scendere). Scegliamo di
considerare la retta congiungente lorigine degli assi (corrente nulla e Vds=0V) con il punto sulla
caratteristica in cui si ha il passaggio tra le due fasi di funzionamento (corrente pari a quel la di
saturazione e Vds=VDD-Vt), si veda la Fig. 5.

Figura 5 In figura rappresentata la resistenza equivalente che viene considerata come rappresentativa del tratto di
caratteristica in zona ohmica.
Pertanto, come resistenza equivalente si ottiene:


La tensione di uscita in queste condizioni evolve in maniera esponenziale, con costante di
tempo caratteristica pari a:


Il valore finale a cui tende la tensione di uscita 0V (il livello logico basso) a partire dal
valore iniziale di VDD-Vt; noi siamo interessati al tempo impiegato per arrivare a VDD/2.
[CALCOLO DEI TEMPI DI COMMUTAZIONE] STEFANO FACCHINETTI


5
Invertendo lequazione che descrive landamento esponenziale della tensione di uscita rispetto al
tempo si ottiene:


Questo tempo rappresenta il secondo contributo alla determinazione del tempo di
propagazione alto-basso della porta logica, che sommato a quello trovato in precedenza fornisce il
risultato cercato:


Gli stessi ragionamenti si applicano nel caso di carica della capacit di uscita, ossia nel caso
in cui sia acceso il pMOS. Nel caso in cui si voglia ricavare il tempo di salita o di discesa, si pu
utilizzare lo stesso metodo semplicemente tenendo conto dei diversi punti di partenza e di arrivo.
Ovviamente la tensione Vds a cui si ha il passaggio tra le due fasi di funzionamento del transistor
non cambia, cambia solo la finestra che si va a considerare. Bisogna tenere presente che questo
metodo applicabile in generale, ma occorre sempre e comunque valutare la situazione del
particolare circuito in esame. Pu capitare ad esempio che la scarica cominci con lnMOS in zona
ohmica fin dallinizio, e non quindi necessario calcolare il contributo temporale con il transistor
in saturazione.
Trovati entrambi i tempi di propagazione alto-basso e basso-alto allora possibile risalire al
tempo di propagazione della porta logica in esame:


Si ricordi che se la porta logica simmetrica, ossia se la capacit di corrente della rete di pull-up e
di quella di pull-down uguale, i due tempi di propagazione alto-basso e basso-alto sono uguali. La
massima frequenza di commutazione per la porta logica risulta essere:


Pertanto, ridurre i tempi di propagazione allinterno dei circuiti digitali permette di
aumentare la massima frequenza di elaborazione dei dati. In altre parole, il tempo di propagazione
fa riferimento a quanto velocemente i dati possono viaggiare allinterno della rete digitale.