6.

Registri
Zadatak 1. Na Sl.1 je prikazan pomjeraki registar sa etiri JK flip-flopa. Poetno stanje flipflopova je QA=QC=QD=1 i QB=0. Ako se na ulaz prvog flip-flopa dovede binarna povorka 101101 koja je sinhrona sa taktom, nacrtati vremenske dijagrame na izlazima svih flip-flopova. Okidanje flip-flopova vri se prednjom ivicom takt-impulsa.
QA D 1 1 2 3 2 J CLK K Q 5 Q 4 1 2 3 J CLK K Q 5 Q 4 QB 1 2 3 J CLK K Q 5 Q 4 QC 1 2 3 J CLK K Q 5 Q 4 QD

CLK

Sl.1. ema pomjerakog registra Rjeenje: Talasni oblici na izlazima flip-flopova u odnosu na takt-signal dati su na Sl.2.

CLK D QA QB QC QD Sl.2. Talasni oblici na izlazima flip-flopova Zadatak 2. Projektovati etvorobitni pomjeraki (shift-register) registar sa paralelnim ulazima i serijskim izlazom. Na raspolaganju su JK flip-flopovi i standardna logika kola. Nacrtati stanja na izlazima ovog registra ako je zadan ulazni podatak 1010, takt i kontrolni ulaz SHIFT / LOAD . D0 D1 D2 D3

SHIFT / LOAD
CLK REGISTAR Q3

CLK

SHIFT / LOAD
Sl.4. Signali takta i kontrolnog signala

Sl.3. Logiki simbol registra

Rjeenje: Najprije, pri projektovanju bilo kojeg tipa registra, potrebno je je pretvoriti date flip-flopove (u naem sluaju to su JK flip-flopovi) u flip-flopove D tipa. Zatim je potrebno obezbjediti upravljaku logiku koja e, u zavisnosti od vrijednosti upravljakog signala, obavljati potrebnu funkciju registra (registar moe direktno da upisuje vrijednosti ulaza ili da vri pomjeranje sadraja registra). To se obezbje uje pomou I i ILI logikih kola kako je prikazano na Sl.5.
D1 1 2 D2 D3

SHIFT/LOAD

2 2 1 3

D0 2 1 2 3 3 3 1 3 3

0
1 3 1 1 2 3 2 J CLK K Q 5 2 Q 4 1 2 3 J

1
1 3 Q 4 1 2 Q 5 2 3 J

2
Q 4 1 3 1 2 Q 5 2 3 J

3
Q 4 Q3

CLK K

CLK K

CLK K Q 5

CLK

Sl.5. ema realizovanog registra Na Sl.6 prikazani su vremenski oblici izlaza flip-flopova za zadani oblik takta i upravljakog signala. CLK

SHIFT / LOAD
Q0 Q1 Q2 Q3 Sl.6. Vremenski oblici na izlazima registra

Zadatak 3. Objasniti nain rada registra na Sl.7. Odrediti stanja na izlazima registra nakon svakog takt-impulsa za dati kontrolni ulaz RIGHT / LEFT . Usvojiti da je poetno stanje Q0=Q1=Q3=1 i Q2=0. Serijski ulaz ima vrijednost UL=0.
1 2

R/L UL 2 1 2 1 2 1 2 1 2 1 2 1 2 1 2 2 1 3 1 2 3 1

1
2 1

2
2 1

3
2 1

1 2

3 4

1 2

3 4

1 2

3 4

3 4

CLK Q

CLK Q

CLK Q

CLK Q

CLK

Sl.7. Pomjeraki registar za pomjeranje sadraja desno-lijevo Rjeenje: Registar prikazan na slici je pomjeraki registar. Kada je kontrolni ulaz RIGHT / LEFT = 1 omoguena su logika I kola 1, 2, 3 i 4 i vri se pomjeranje sadraja registra udesno na svaku pozitivnu (prednju) ivicu takt-signala. U prvi flip-flop (flip-flop 0) upisuje se ulazni serijski podatak UL preko I kola sa oznakom 1. Kada je kontrolni signal RIGHT / LEFT = 0 omoguena su logika I kola 5, 6, 7 i 8 i vri se pomjeranje sadraja registra ulijevo na svaku pozitivnu ivicu takta. U posljednji flip-flop (flip-flop 3) upisuje se ulazni serijski podatak UL preko I kola sa oznakom 8. Ovakav tip registra naziva se bidirekcioni ili dvosmjerni pomjeraki registar. Vremenski dijagrami izlaza registra dati su na sljedeoj slici: CLK
R/L

UL Q0
Q1 Q2 Q3

Sl.8. Vremenski oblici na izlazima registra za zadate ulazne signale

Zadatak 4. Na Sl.9 je dat logiki simbol obostranog pomjerakog registra. U sklopu pomjerakog registra nalazi se i dekoder 2/4 koji, zavisno od kontrolnih signala S1 i S0, odre uje etiri razliita naina rada registra. S1S0 = 00 registar zadrava prethodno stanje; S1S0 = 01 registar radi kao pomjeraki registar udesno; S1S0 = 10 registar radi kao pomjeraki registar ulijevo; S1S0 = 11 pod dejstvom takta u registar se paralelno upisuje informacija ABCD. Nacrtati logiku emu ovakvog pomjerakog registra korienjem D flip-flopova, dekodera 2/4, te I i ILI logikih kola.
Lin lijevi serijski ulaz Rin desni serijski ulaz

Sl.9. Logiki simbol pomjerakog registra

Rjeenje:

Sl.10. ema opisanog pomjerakog registra Na Sl.10 prikazana je logika ema opisanog pomjerakog registra, tj. nain na koji se on moe realizovati. Koju e funkciju obavljati dati registar definiu kontrolni signali S1 i S0 na ulazu dekodera. U zavisnosti od stanja ovih kontrolnih signala generisae se logika jedinica na odgovarajuim izlazima dekodera. Kada je S1S0 = 01 bie omoguena logika I kola 1, 2, 3 i 4. Registar radi kao pomjeraki registar udesno. Naime, u prvi flip-flop DA upisuje se stanje na ulazu Lin, izlaz QA upisuje se u flipflop DB i td.

Kada je S1S0 = 11 bie omoguena logika I kola 5, 6, 7 i 8 i u flip-flopove registra upisuje se paralelni podatak ABCD. Kada je S1S0 = 00 bie omoguena logika I kola 9, 10, 11 i 12. Registar uva prethodno memorisane podatke, tj. izlazi flip-flopova su povezani sa njihovim ulazima i uva se prethodno stanje. Kada je S1S0 = 10 bie omoguena logika I kola 13, 14, 15 i 16. Registar radi kao pomjeraki registar ulijevo. U posljednji flip-flop DD upisuje se stanje na ulazu Rin, izlaz QD upisuje se u flipflop DC i tako redom. Ovakav registar moe da se realizuje i upotrebom multipleksera. Na Sl.11 prikazana je realizacija registra ije je funkcija opisana u Tabeli 1, a logiki simbol prikazan na Sl.12. Realizacija je izvrena upotrebom multipleksera 4/1.

Sl.11. Pomjeraki registar realizovan upotrebom multipleksera 4/1

Sl.12. Logiki simbol

Tabela 1. Funkcija koju obavlja registar Trenutno stanje Operacija S1 S0 0 0 Nema promjene 0 1 Punjenje ulaza 1 0 Pomjeranje ulijevo 1 1 Pomjeranje udesno

Q0 Q0 I0 Q1 IL

Naredno stanje Q1 Q2 Q3 Q1 Q2 Q3 I1 I2 I3 Q2 Q3 IR Q0 Q1 Q2