OBIETTIVO:
Discutere e Simulare un Generatore di onde quadre con NE555.
TIMER NE555
I Timer 555 sono dispositivi integrati per realizzare diversi circuiti quali ad esempio: multivibratori
monostabile e astabile, generatori di forme d’onda, trigger di Schmitt, divisori di frequenza. Nella figura
sottostante è riportato lo schema a blocchi del circuito integrato del 555 e la rispettiva pedinatura. Il 555 è
composto: da un partitore resistivo, costituito da tre resistenze uguali R=5kΩ; da due comparatori (i due
operazionali); da un latch RS; da uno stadio d’uscita; da un transistor utilizzato come interruttore per la
scarica di un condensatore inserito all’esterno. Il partitore resistivo fa in modo che la tensione U1,
applicata all’ingresso invertente del Comparatore 1 sia 2UCC/3 e la tensione U2 applicata all’ingresso non
invertente del Comparatore 2, sia Ucc/3.
Nel 555, quando la tensione all’ingresso di Trigger (pin2) diviene minore di UCC/3, l’uscita di Comp. 2
passa a livello alto; il latch è nello stato di set con S=1, Q=1 e Q¬ =0; l’uscita Out del 555 (pin3) è
pertanto a livello alto, il transistor Q1 è interdetto e si comporta come un interruttore aperto. Tale
situazione permette anche quando all’ingresso di Triggerr ritorna al disopra di UCC/3, purchè l’ingresso di
Threshold (pin6) rimanga a una tensione inferiore a 2UCC/3.
Il comparatore Comp.1 ha la funzione di permettere il reset del latch. Infatti, quando la tensione di
Threshold (soglia) supera 2UCC/3 , l’uscita Comp.1 passa a livello alto; il latch è nello stato di reset, con
R=1, Q= 0 e Q¬=1; l’uscita Out del 555 passa a livello basso; il transistor Q1 va in saturazione, si
comporta come un interruttore chiuso e, se all’uscita discharge (scarica, pin 7) è collegato un condensatore
carico, esso si scarica. Tale situazione permane quando la tensione di Threshold scende al di sotto di
2UCC/3 , data la presenza del latch. Il 555 ha due altri pin d’ingresso: il Control Voltage (pin5) e il Reset
(pin4). Il Control Voltage permette di variare dall’esterno la tensione del terminale invertente di Comp.1
L’ingresso Reset, portato a livello basso, determina il reset del latch , indipendentemente dal livello degli
altri ingressi, e l’azzeramento dell’Uscita Out.Lo stadio d’uscita consente di avere una corrente
relativamente elevata all’uscita; ciò permette di alimentare il carico in molte applicazioni, senza ricorrere
ad un amplificatore di corrente.
La tensione di alimentazione è: UCC=4.5V (min) / 16V (max).
CIRCUITO DA ANALIZZARE
Componenti:
- Resistenze R1 e R2 da 1kΩ
- Resistenza variabile Rp = 100kΩ
- Condensatori C1= 10 nF e C2= 10 nF
- 2 Diodi 1N4148
- Vcc 5V – GND
- NE555
- Strumento di misurazione: Oscilloscopio
CALCOLI:
I diodi separano il percorso della corrente di carica di C (attraverso R1, D1, Rp) da quello della
corrente di scarica (attraverso Rp, R2, D2), ottenendo due semiperiodi differenti.
Chiamando TH il semiperiodo di carica (Uscita Vo alta) e TL quello di scarica (uscita bassa) si ha
Conclusione:
La simulazione è risulatata perfettamente congruente con i dati calcolati e rispecchia molto bene la teoria
precedentemente immessa. Tramite la Piattaforma di silulazione NI Multisim possiamo osservare in tempo
reale il duty cycle variabile.