Fondamenti di Elettronica Digitale

Capitolo 12
Tipologie di
Circuiti Integrati Digitali
Dario Petri - Dipartimento di Ingegneria industriale
dario.petri@unitn.it
 Indice

1. Terminologia ed Evoluzione della Tecnologia

2. IC Digitali SSI (Piccola Scala di Integrazione)
Porte logiche
Buffer tri-state. Transceiver tri-state
Porte logiche con ingressi con isteresi
3. IC Digitali: Una Classificazione
IC standard. ASIC. IC full-custom. IC semi-custom
Prestazioni delle diverse soluzioni
4. Tipologie di IC Semi-custom
Field programmable logic device (FPLD): ROM, PLA, PAL, SPLD. CPLD, FPGA

Nota: sezioni/slides con (*) sono facoltative

 Fondamenti di Elettronica Digitale

1. Terminologia ed
Evoluzione Tecnologica
 IC Digitali: Terminologia
reti logiche sono realizzate mediante Terminologia:
Circuiti Integrati (IC) digitali,
wafer: fetta di semiconduttore che
di norma realizzati in silicio
costituisce il substrato su cui è realizzato l’IC
die: porzione di semiconduttore
su cui è realizzato l’IC
chip (o IC): die in cui il costruttore integra
resistenze, diodi, transistor e connessioni
package: contenitore del chip
(di norma plastico o ceramico)
tipi di package:
DIP (Dual In-Line Package):
tipico di integrati SSI, MSI;
pin (piedini): terminali di usato anche per alcuni LSI;
connessione elettrica scheda-chip no pin tipico: 14 – 64
sono sempre presenti: ULSI usano diversi package:
un pin alimentazione (VCC), es. fig.: PGA del Pentium
un pin massa (GND) no pin tipico: centinaia

PCB (Printed Circuit Board):

ogni componente è caratterizzato da una
scheda su cui è montato il chip
sigla identificativa e da uno schema logico
 Evoluzione della Tecnologia Digitale
anno 1968 1970 1972 1975 1990
livello di small medium large very large ultra large dopo la ULSI,
integrazione SSI MSI LSI VLSI ULSI livello integrazione IC espresso
500 - 20.000 - con technology node# [nm]
gate/chip 2 - 100 >1.000.000
20.000 1.000.000

con l’evoluzione della tecnologia degli IC: complessità e prestazioni delle

- consumi, ingombri, costi ridotti reti logiche realizzabili aumentate
- velocità di commutazione aumentata
- livello di integrazione (no gate/chip) aumentato

RTL, DTL, TTL, ECL, PMOS, NMOS, CMOS, ...

componenti raggruppati in famiglie logiche ogni famiglia ha diverse:
con diversi tipi di transistor usati (BJT, MOS) prestazioni elettriche e temporali,
modalità impiego

legge Dennard (1974): 𝑣𝑣 e 𝑖𝑖 ∝ dimensioni transistor ⇒

consumo [mW/gate]: potenza ∝ area transistor (densità potenza costante)
dispersione calore è problema non vale per IC ad alta integrazione perché le energia dissipata aumenta con
cruciale per IC ad alta integrazione correnti di dispersione non sono trascurabili
velocità di commutazione dei gate
 Fondamenti di Elettronica Digitale

2. IC Digitali SSI
(Piccola Scala di Integrazione)
 IC SSI: Porte Logiche Integrate

IC SSI con un tipo di porta (NOT, AND, OR, NAND, NOR, XOR, XNOR, …)
pinout
1 14 VCC 1 14 VCC 1 14 VCC
2 13 2 13 2 13 2 0:
0:SN7400
7400
11
3 12 3 12 3 12 3 2 3 2:
2:SN7402
7402
4 11 4 11 4 11
2 0
8
5 10 5 10 5 10 5 10
4 9 2
6 9 6 9 6 9 6 2
GND 7 8 GND 7 8 GND 7 8

7408
SN 7408 7402
SN 7402 7400
SN 7400 74XX
quad 2-input • TTL serie 7400
AND gates NOR gates NAND gates • XX sigla della funzione logica

esistono anche IC con

più tipi di porte
e connessioni interne
es.: 74LS54
Low power Schottky
 IC SSI: Buffer a 3 stati di OUT
OUT dei gate può assumere 3 stati elettrici: buffer tri-state (TS)
- IN abilitazione attivo: H o L
dispositivo si comporta come buffer o come invertitore
- IN abilitazione non attivo: Hi-Z
dispositivo non connesso con pin OUT (OUT fluttuante) ⇒ e x
valore logico indeterminato x y e
y

buffer TS permettono di collegare più chip a convenzione nel diagramma temporale:

𝑣𝑣𝑂𝑂𝑂𝑂𝑂𝑂 rappresentato con valore intermedio tra L e H
una linea comune (party line), quando il componente è in Hi-Z
che deve essere pilotata da un chip alla volta

74LS125
quad 3-state buffer
con enable attivo basso

74LS126
versione con enable attivo alto
 IC SSI: Transceiver a 3 stati di OUT

2 tipi di buffer TS:

- unidirezionali: detti buffer o line-driver DIR

- bidirezionali: detti transceiver (transmitter-receiver)

A B
IN/OUT OUT/IN
coppia buffer TS connessi in verso opposto
verso trasferimento segnali stabilito con IN di comando DIR
DIR = 1: A → B DIR = 0: B → A

transceiver usati per

collegamento tra bus bidirezionali
 IC SSI: Gates con IN con Isteresi
IC con IN con isteresi (trigger Schmitt) per
migliorare l’immunità al rumore
soglie commutazione diverse se IN ↑↓: 𝑉𝑉𝐻𝐻𝐻𝐻 ≠ 𝑉𝑉𝐿𝐿𝐿𝐿

buffer TS con isteresi NOT con isteresi

isteresi è utile per le
connessioni lunghe
es.: bus I/O e cavi di
interfaccia in sistemi a µP

isteresi 𝐻𝐻 = 𝑉𝑉𝐻𝐻𝐻𝐻 − 𝑉𝑉𝐿𝐿𝐻𝐻

74LS245 octal tri-state transceiver

 Fondamenti di Elettronica Digitale

3. IC Digitali:
Una Classificazione
 IC Digitali: Una Classificazione
IC STANDARD realizzano una: singoli gate, flip-flop, contatori,
• funzione logica definita di uso generale, o decoder, multiplexer, memorie, …
• architettura definita, programmabile via software
microprocessori

ASIC (Application Specific Integrate Circuits)

IC per uno specifico ambito applicativo

FULL-CUSTOM
• realizzano una funzione logica definita
su specifica dell’utilizzatore
• utilizzati per ambiti applicativi con
grandi volumi di produzione
progettazione:
− tempi lunghi, costi elevati
− max flessibilità
− max velocità elaborazione
− min area del chip
SEMI-CUSTOM
• contengono blocchi logici predefiniti
• permettono di realizzare una data funzione logica,
ottenuta interconnettendo opportunamente i blocchi
• utilizzati in ambiti applicativi con
medi volumi di produzione
progettazione:
- facilitata da CAD
- costo distribuito su più ambiti applicativi
- tempo ridotto rispetto full-custom
IC Digitali: Full Custom vs Semi-Custom
Confronto di caratteristiche
Full custom Semi custom
molto veloce veloce
Dimensione molto piccolo piccolo
Tempo sviluppo molto lungo lungo
Investimento iniziale molto alto medio
Volume di produzione alto medio

costo totale per

costo progetto singolo IC
(fisso)

costo totale 𝑃𝑃 full-custom

di un chip 𝐶𝐶𝑇𝑇𝑇𝑇𝑇𝑇 ≅ + 𝐶𝐶𝑝𝑝,𝑢𝑢𝑢𝑢𝑢𝑢𝑢𝑢𝑢𝑢𝑢𝑢𝑢𝑢𝑢𝑢

𝑉𝑉
volume di
produzione
costo di produzione di un semi-custom
singolo chip, somma di:
costo di fabbricazione 𝐶𝐶𝑓𝑓 costo del testing 𝐶𝐶𝑡𝑡
costo del package 𝐶𝐶𝑝𝑝 volume
produzione
 Fondamenti di Elettronica Digitale

4. IC Digitali Semi-custom:
Tipologie
 IC Digitali Semi-Custom: Tipologie
flessibilità
FAMIGLIE DI IC SEMI-CUSTOM: progetto

full-custom
(Mask-Programmable) GATE ARRAY
standard cells
• matrice regolare di gate e flip-flop priva di connessioni
MPGA
• funzione logica realizzabile con (poche) connessioni
ottenute con maschere definite da utilizzatore FPGA FPLD
facilità PLD
implementazione

STANDARD CELLS
• funzione logica realizzata connettendo
costo sviluppo full-custom
funzioni elementari (standard cell) pre-progettate
• richiesta minima conoscenza di dettagli a livello di transistor ⇒
standard
progetto risulta più semplice cells
MPGA

FPLD
FIELD-PROGRAMMABLE LOGIC DEVICES (FPLD)

giorni settimane mesi tempo sviluppo

 Field Programmable Logic Devices
programmazione connessioni (configurazione):
matrice di circuiti elementari (logic block) predefiniti • eseguita dal programmatore di applicazione
che, interconnessi, realizzano funzioni logiche • ottenuta con raggi UV o segnali elettrici
• può avvenire mentre una parte del componente
elabora (“partial” dynamic reconfiguration)
molto diffusi perché:
• tempi di progettazione e sviluppo ridotti
• facili modifiche durante la prototipazione prestazioni:
• flessibili logic capacity:
• costi di progettazione ridotti logic density:
complessità componente espressa in n° di porte logiche/area
⇓ n° di porte NAND a due IN equivalenti
usati anche per piccoli volumi di produzione response rate:
max frequenza clock per cui è
garantito corretto funzionamento
dipende dal
principali sottofamiglie: circuito sintetizzato
ROM, PLA, PAL, SPLD, CPLD, FPGA
architettura e configurabilità descritte nel seguito
 Read Only Memories (ROM)
ROM con N ingressi (indirizzi) ed M uscite (dati):
può contenere 2N celle (word) di M bit
realizza (le tabelle di verità di)
M funzioni combinatorie qualsiasi di N variabili:
ciascuna uscita fornisce il bit memorizzato nella
cella selezionata dagli N bit dell’indirizzo

diverse tecnologie:
PROM (Programmable ROM):
programmabili una sola volta
EPROM (ultraviolet Erasable ROM):
programmabili più volte usando raggi ultravioletti
EEPROM (Electrically Erasable ROM):
usati in fase di programmabili più volte usando segnali elettrici
prototipazione

svantaggi ROM:
- più lente rispetto ad altri PLD
- consumo di potenza elevato
- spesso più costose
- possibili impulsi (glitch) in OUT se transizioni multiple in IN
 Programmable Logic Array (PLA)
PLA with three inputs,
matrice programmabile di AND e four product terms and two outputs
matrice programmabile di OR
• ingressi AND collegabili con tutti gli input, diretti/negati
• ingressi OR collegabili con uscite tutti AND, diretti/negati
adatti per realizzare reti combinatorie

X fuse intact
inputs + fuse blown

array of array of
product
AND gates terms OR gates

connessioni programmabili,
outputs realizzate con
fusibili o transistor

programmable
NOT
 Programmable Array Logic (PAL)
matrice programmabile di AND e
matrice fissa di OR
rispetto PLA: meno versatili, più veloci,
fabbricazione più semplice e meno costosa

adatti per realizzare reti combinatorie

outputs
inputs

array of fixed array of

product
AND gates terms OR gates

outputs

fixed
interconnects
GAL (Generic Array Logic):
programmable
come PAL ma connessioni cancellabili e riprogrammabili inputs interconnect
Programmable Logic Devices: Simple PLD
SPLD: PAL o PLA con aggiunta di flip-flop
in periferia del chip per implementare logica sequenziale
come somme di prodotti

inputs and flip-flop feedbacks

• bassi consumi
• basso costo

• tempo di risposta noto, non dipendente

outputs
da funzione logica implementata (∼ns)
• velocità pin-to-pin ∼100 MHz
Programmable Logic Devices: Complex PLD

CPLD: insieme di SPLD (alcune decine) collegati

da connessioni programmabili

programmable
interconnect • bassa utilizzazione gate, causa rigidità architettura
matrix • utile per realizzare somma-di-prodotti, con pochi FF

• tempo di risposta noto, non dipendente

da funzione logica implementata (∼ns)
• velocità pin-to-pin ∼100 MHz

SPLD-like
input/output blocks
pins
 Field Programmable Gate Array (FPGA)
architettura simile a CPLD, ma:
• blocchi logici più complessi Xilinx XC4000 Configurable Logic Block (CLB)
• connessioni più complesse inputs
gate, MUX, RAM, ...
non solo somme di prodotti e FF outputs

programmabili (solo una volta):

• connessioni basate su anti-fuse
• CLB basati su MUX
riprogrammabili:
• connessioni realizzate con
RAM statiche, EEPROM o flash;
• CLB basati su RAM statiche (look-up table)
clock
contiene dati pre-memorizzati
anziché ottenuti per elaborazione
capacità di riconfigurazione dinamica (o run-time) parziale:
alcune porzioni sono riprogrammabili mentre altre elaborano
configurazione FPGA è specificata mediante
un Hardware Description Language (HDL)
 Field Programmable Gate Array (FPGA)

FPGA sono adatti per realizzare

input/output block
reti sincrone complesse
switch
matrix
tempo di risposta dipende dalla funzione logica sintetizzata
(una stima mediante simulazione è complessa)

mixed signal FPGA sono dei system-on-chip:

integrano ADC, DAC e circuiti analogici di condizionamento
logic
block

CLB possono essere connessi con processori embedded

(hard processor cores) e relative porte I/O

CLB di alcuni FPGA permettono di

implementare processori
(soft processor cores)
 Prestazioni degli FPGA
FPGA vs CPLD:
• architettura dei CLB molto più flessibile
• molte più interconnessioni, gate e funzioni embedded
• progettazione più complessa adders, multipliers, memory, …

FPGA vs full-custom:
gap di flessibilità, velocità, consumo è attualmente molto ridotto ⇒
FPGA sempre più usati in ambiti applicativi tipici dei full-custom

FPGA vs processori:
uso ottimale dei gate ⇒
• elevata velocità di elaborazione grazie all’elevato parallelismo
• riduzione consumo
grazie alla disponibilità di moltiplicatori HW
FPGA sono usati in ambiti applicativi tipici dei Digital Signal Processor (DSP)