Elettronica Applicata

APPUNTI DI
ELETTRONICA APPLICATA I
Alessandro Bonaudo e Ricchiardi Fausto

Ottobre 1995-Febbraio 1996
SOMMARIO GENERALE
CAPITOLO 1: Introduzione
1.1 Definizioni di segnale analogico e segnale discreto
1.2 Panoramica sui circuiti analogici pi diffusi
1.3 Panoramica sui circuiti digitali
1.4 Problematiche di progetto
1.5 Considerazioni termiche
CAPITOLO 2: Segnali e circuiti logici - famiglia TTL
2.1 Definizione di segnale logico
2.2 Temporizzazione
2.3 Famiglia TTL e sue derivate
2.4 Osservazioni finali sulla famiglia TTL
CAPITOLO 3: Segnali e circuiti logici - famiglia CMOS

3.1 Famiglia logica CMOS e due derivate
3.2 Esempi di circuiti sequenziali
CAPITOLO 4: Memorie
4.1 Classificazione edlle memorie elettroniche
4.2 Struttura generale di una memoria
4.3 Temporizzazioni
CAPITOLO 5: Introduzione agli amplificatori
5.1 Concetti di linearit e non linearit
5.2 Modello del transistore per piccolo segnale
5.3 Polarizzazione del transistore
5.4 Possibili configurazioni per il piccolo segnale (transitori bipolari)
5.5 Possibili configurazioni per il piccolo segnale (transitori CMOS)
5.6 Calcolo di gm e r
CAPITOLO 6: Risposta in frequenza degli amplificatori
6.1 Funzioni di trasferimento, modulo e fase
6.2 Un esempio importante: il partitore compensato
6.3 Curve di risposta degli amplificatori
6.4 Introduzione di poli e zeri
6.5 Effetto Miller
6.6 Esempio di disaccoppiamento in continua
6.7 Effetti della temperatura
6.8 Stadio differenziale

6.9 Derive e offset: prime considerazioni
CAPITOLO 7: Amplificatori operazionali
7.1 Lamplificatore operazionale
7.2 I 4 tipi di amplificatore
7.3 Derive e offset nellamplificatore operazionale
7.4 Esempi di applicazione dellamplificatore di tensione e di transresistenza
CAPITOLO 8: Concetti sulla reazione
8.1 Alcune definizioni
8.2 Amplificatori reazionati
8.3 Caso di studio: anello di reazione su amplificatore
8.4 Risposta in frequenza degli amplificatori reazionati
CAPITOLO 9: Stabilit delle reazioni
9.1 Criteri di stabilit
9.2 Compensazione in frequenza
9.3 Considerazioni sulloscillazione
CAPITOLO 10: Oscillatori e comparatori di soglia
10.1 Oscillatori
10.2 Comparatori di soglia
CAPITOLO 11: Generatori donda e alimentatori
11.1 Generatore di onde quadre e triangolari
11.2 Alimentatori
APPUNTI DI ELETTRONICA APPLICATA I
Cap. 1- Introduzione
CAPITOLO 1
INTRODUZIONE
1.1. Definizioni di segnale analogico e segnale discreto (o digitale)

Durante il corso verranno trattati soprattutto segnali elettrici che sono quei segnali presenti su un filo tra 2 connettori, dove
andiamo a manipolare correnti, tensioni e potenze (le tre grandezze fondamentali per lelettronica); i segnali elettrici possono
essere generati da diversi tipi di sorgente, per esempio da trasduttori (microfono, termocoppia, ...):
Se
Se
Su
Segnale di Entrata
(non elettrico)
Fig 1.1
La pi semplice e banale elaborazione di un segnale elettrico lAMPLIFICATORE (che vedremo in dettaglio durante il
corso).
I segnali possono essere esaminati secondo 2 punti di vista: il punto di vista analogico e il punto di vista digitale. Dello
stesso segnale (che una grandezza comunque e sempre continua) possono interessarci solo certi valori ben definiti,
oppure tutti i valori che esso assume nel tempo.
Prendiamo in considerazione il seguente segnale:
t
Fig 1.2
Questo segnale pu essere considerato un

segnale analogico in quanto pu assumere
infiniti valori (cio TUTTI i valori tra il suo
massimo e il suo minimo). Se invece prendo in
considerazione soltanto alcuni valori o alcune
fasce di valori (ad es. i valori compresi nelle 2
fasce tratteggiate) questo segnale pu essere
considerato un segnale discreto, perch assume
solo 2 valori per me significativi. Quindi ogni
fenomeno pu essere trattato sia dal punto di
vista analogico che dal punto di vista digitale;
per esempio possiamo dire che in aula la luce
accesa oppure spenta (analisi digitale) ma
possiamo anche dire che in aula presente una
determinata quantit di luce e di ombra (analisi
analogica).
1.1.1. Conversione analogico - digitale

Per passare da una descrizione analogica di un segnale ad una digitale necessario avere infiniti segnali digitali;
questa affermazione ci porta a pensare che il passaggio da analogico a digitale sia impossibile. In realt tutte le grandezze
fisiche sono note a meno di un errore ; di conseguenza non serviranno pi infiniti segnali digitali per descrivere un segnale
analogico, ma sar sufficiente un numero di segnali tale per cui lerrore di discretizzazione che si commette minore
dellerrore di approssimazione:
BONAUDO Alessandro - RICCHIARDI Fausto
N = numero di segnali digitali

d = errore di discretizzazione
= errore di misurazione
1
= d <
N
2
Per esempio, se voglio un errore non superiore all 1%, mi bastano 7 segnali digitali per rappresentare il segnale analogico:
N=7 27 = 128 d = 1 / 128 < = 1/100
Se invece voglo un errore non superiore allun per mille, mi bastano 10 segnali digitali:
N=10 210 = 1024 d = 1 / 1024 < = 1/1000
Nella pratica si utilizzano 12 oppure 16 bit che sono pi che sufficienti per discretizzare qualunque segnale analogico.
I circuiti che manipolanosegnali elettrici devono mantenere la qualit del segnale in uscita pari a quella del segnale in
ingresso. Se allingresso ho un errore dell 1%, alluscita devo ancora avere la stessa precisione. Per i segnali analogici, la
fedelt dipende dalla qualit del circuito; nel caso di segnali digitali non c pi questo problema, perch i valori che il
segnale pu assumere sono noti e definiti, quindi possono essere facilmente riprodotti in uscita. Daltro canto occorrono pi
circuiti digitali per fare lo stesso lavoro di un solo circuito analogico. Inoltre, un circuito analogico , in teoria, istantaneo,
mentre per il circuito digitale occorre del tempo per fare le 2 conversioni di segnale (analogicodigitale,
digitaleanalogico), e in pratica fenomeni con frequenza pi grande del kiloHz sono difficilmente trattabili in digitale.
Riassumendo:
DIGITALE
+ Semplice da realizzare
- Costoso
+ integrazione pi facile
- Veloce
ANALOGICO
- Semplice
+ Costoso
- Integrazione meno facile
+ Veloce
1.2. Panoramica sui circuiti analogici pi diffusi

1.2.1. Amplificatori
Scopo: lamplificatore quel circuito che modifica lampiezza del segnale secondo una certa legge o caratteristica.
Sono dei circuiti nei quali entra un segnale Se in ingresso e dai quali esce un segnale Su, con la stessa forma di Se (fedele)
ma amplificato.
Un amplificatore non fedele produce un segnale distorto.
Se ci troviamo di fronte un amplificatore lineare, la legge che

lega il segnale di uscita Su con quello di entrata Se sar la
seguente:
circuito
Se
Su
Su = K * Se
con K costante
Fig 1.3
Ad esempio, se in ingresso abbiamo una sinusoide:
Se = A * sen t
Su = KA * sen t
Se su un grafico poniamo in ascissa lampiezza di Se e in ordinata lampiezza di Su, siccome K costante otteniamo una retta,
teoricamente di lunghezza infinita, il cui coefficiente angolare appunto K (fig 1.4).
Su
Se
Fig 1.4
In realt la retta non infinita, perch il circuito limitato sia verso il basso che verso lalto (fig 1.5).
Su
Dinamica di Su
Come indicato in figura, lintervallo tra

le due linee tratteggiate orizzontali
chiamato dinamica del segnale
duscita, lintervallo tra le due linee
tratteggiate verticali chiamato
dinamica del segnale dingresso.
Se
Dinamica di Se
Fig 1.5
Questo significa che un amplificatore reale ha una zona di linearit limitata e definita, allinterno della quale il segnale
amplificato secondo la legge lineare con coefficiente K.
Ovviamente non tutti gli amplificatori hanno una caratteristica lineare. Esistono amplificatori con caratteristica quadrata,
logaritmica (ad es. per compattare un segnale), non lineare (utili per linearizzare un sistema in cui un componente, per es. un
sensore, non lineare).
Finora abbiamo sottinteso che il valore di K fosse indipendente sia dalla pulsazione che dallampiezza A, ma questo non
vero nella realt. Possiamo ottenere che il valore di K sia indipendente da per un campo ristretto di frequenze (quindi ci
troviamo di fronte ad un amplificatore selettivo o Tuned) oppure per un campio molto ampio di frequenze (e quindi abbiamo
gli amplificatori non selettivi o Untuned ).
Il valore di K, che dipende dalla frequenza, lo si pu esprimere come una funzione: K(); questa detta funzione di
trasferimento, e ne studieremo la forma e le caratteristiche. Inoltre, il legame tra K e viene studiato mediante la curva di
risposta in frequenza, che esprime appunto il comportamento di K al variare di .
Visto che gli amplificatori hanno in ingresso un segnale a cui associata una determinata potenza e che in uscita hanno un
segnale a cui associata una potenza maggiore di quella del segnale di ingresso, deve esistere nel circuito una sorgente di
potenza (non posso entrare con 1 W e uscire con 10W!)(fig 1.6).
Val
Fig 1.6
La sorgente di potenza di solito un alimentatore (componente di

cui studieremo le caratteristiche). Le tensioni di alimentazione
sono quelle che introducono quelle limitazioni inferiore e
superiore nella dinamica dei segnali amplificati (vedi Fig.1.5).
Inoltre lalimentatore ha il compito di polarizzare (to bias) i
dispositivi che costituiscono lamplificatore in modo da farli
funzionare correttamente (cio in linearit).
1.2.2. Filtri
Scopo: possiedono una determinata e precisa risposta in frequenza.

Si suddividono in:
filtri passivi: sono circuiti realizzati solo con elementi passivi (resistori, condensatori, trasformatori, induttori, ....), quindi
non hanno bisogno dellalimentazione.
filtri attivi: hanno al loro interno anche elementi attivi (amplificatori) e questo implica la presenza dellalimentazione.
Con i componenti attivi posso ottenere le stesse leggi di funzionamento dei componenti passivi, ma con il vantaggio di non
utilizzare induttanze e trasformatori, che sono difficili da realizzare e molto imprecisi.
Nei filtri si vuole realizzare un ben preciso legame tra funzione di trasferimento e frequenza, cio si vuole un determinato
valore di amplificazione a una determinata frequenza; ci implica un comportamento in frequenza del filtro estremamente
preciso; mentre negli amplificatori ci non necessario, infatti sufficiente che la frequenza non dia fastidio.
1.2.3. Circuiti non lineari

Tra tutti i possibili circuiti non lineari, consideriamo quelli che presentano 2 stati di funzionamento (fig 1.7).
Su
stato 2
stato 1
Se
Fig. 1.7
Esempio tipico il comparatore di soglia, che vedremo nei dettagli pi avanti.
1.2.4. Generatori di forme donda

I circuiti con una caratteristica non lineare come quella vista ora, sono i mattoni base per la realizzazione dei generatori di
segnale o di forme donda. I generatori pi diffusi sono quelli che creano onde quadre, sinusoidali, triangolari, a dente di
sega.
1.2.5. Alimentatori (Power Supply)

Scopo: Trasformano una sorgente di energia primaria in una fonte di energia adatta ad alimentare i vari circuiti elettronici.
Caratteristiche:
hanno un buon rendimento (consumano poca potenza rispetto a quella prelevata dalla sorgente).
mantengono sufficientemente costante il segnale in uscita, indipendentemente da:
a - le variazioni del carico
b - le variazioni della sorgente primaria
c - le variazioni della temperatura
Quelli che si comportano cos sono chiamati alimentatori stabilizzati.
1.3. Panoramica sui circuiti digitali

I circuiti digitali sono quei circuiti che trattano e manipolano segnali digitali. Si possono suddividere in base alla tecnologia
con cui sono stati costruiti in:
- BIPOLARI (pi adatto a circuiti analogici)
- MOS
- CMOS
- BCMOS
e in base alla funzione che svolgono in:
- combinatori (luscita segue lingresso istante per istante)
- sequenziali (le variazioni dellingresso e delluscita sono scandite con una certa frequenza)
I circuiti pi diffusi sono:
- Microprocessori
- Microcontrollori
- Memorie
1.3.1. Sistemi misti (analogici - digitali)

Sono sistemi in cui coesistono circuiti analogici e circuiti digitali. Tali circuiti sono separati in tutto tranne nellalimentazione.
I sistemi pi diffusi sono:
- Sistemi di conversione Analogica digitale (ADC)
- Sensori
- Synchro, LVDT, RVDT
I circuiti analogici richiedono unalimentazione diversa da quella digitale (fig 1.8).
+ 15 v
- 15 v
Problemi:
analog
AGND
+5V
digit
DGND
i circuiti analogi, dovendo essere precisi, devono avere

alimentazioni stabili (variazioni di 1 mV)
lassorbimento di potenza nei circuiti analogici pi o meno
costante, mentre in quelli digitali, specialmente nei
sequenziali, avviene in modo impulsivo (in quanto
richiedono corrente in modo impulsivo)
Fig 1.8
Infatti:
V = L (di/dt)
dove
di dellordine degli Ampere

dt dellordine dei nanosecondi
quindi V subisce variazioni dellordine dei Volt

Sulle piste dei circuiti digitali esistono disturbi molto elevati: una pista pu essere vista come una piccola induttanza.
Per risolvere questi problemi il primo accorgimento consiste nello separare i percorsi di massa. In altre parole dobbiamo
evitare la situazione descritta in fig 1.9.
+ 15 V
+5V
Analogico
Digitale
Digitale
Fig 1.9
Nello schema di fig 1.9 la corrente del 5 V si accoppia con quella del 15 V verso massa.
NOTA: il riferimento di massa deve essere lo stesso per i due circuiti, altrimenti non possono assolutamente comunicare.
Quidni la situazione corretta la seguente, dove le masse convertono in un solo punto:
+ 15 V
AGND
Punto di unione delle masse
DGND
+5V
Fig 1.10
Se i punti di contatto fossero 2 otterrei una maglia (anello di massa), e questa situazione provoca disturbi e occorre evitarla
(anche se in certi casi non possibile agire altrimenti).
1.4. Problematiche di progetto

I componenti sia attivi che passivi possono essere in 2 forme:
- discreta:
ogni componente del circuito un singolo componente elettronico: una resistenza, un condensatore,
un induttore, ecc. collegati tra loro tramite fili e piste; la progettazione di circuiti discreti ancora
utlizzata in due settori: la potenza e liperfrequenza.
Per dare unidea, siamo in zona di potenza quando lavoriamo con correnti di decine e centinaia di
Ampere. Ci troviamo in questa situazione soprattutto nelle zone di interfaccia verso gli attuatori. Nelle
applicazioni per iperfrequenze la lunghezza donda del segnale comparabile alle dimensioni dei
componenti elettronici (il modello a parametri concentrati non vale pi e occorre utilizzare il modello a
parametri distribuiti).
- integrata: su un unico supporto di silicio (ad alte frequenze si utilizza lArseniuro di Gallio: GaAs) sono integrati
moltissimi componenti. Sono presenti solo resistori e piccoli condensatori, pi facili da realizzare e da
integrare. Ovviamente se devo inserire induttanze o trasformatori torno ai circuiti discreti.
Sugli integrati possibile impaccare tantissimi transistor, ma esistono difficolt ad inserire resistenze con valori molto diversi
tra loro, in quanto la tecnologia usata per fare una resistenza di 1K diversa da quella usata per una resistenza di 1M,
perci occorre inserire resistenze tutte dello stesso ordine di grandezza.
Inoltre ci sono grossi problemi nella realizzazione di resistenze di valore preciso e predeterminato; quindi meglio lavorare
sui rapporti tra resistenze perch molto semplice, lavorando sui parametri geometri della resistenze, fare una resistenza di
valore multiplo di unaltra:
R=
l
A
dove la resistivit del materiale, l la lunghezza e A larea. Lavorando su l e A (parametri geometrici) ottengo resistenza
tra loro proporzionali con elevatissima precisione.
Per fare il nostro progetto possiamo utilizzare:
- circuiti standard:
componenti come contatori, amplificatori, ...., che portano ad un basso costo di

realizzazione ma comportano un elevato numero di collegamenti, saldature, componenti
da collegare.
- circuiti integrati dedicati: sono poco flessibili (full custom).

- circuiti semidedicati:
sono circuiti abbastanza generici programmabili dallutente (PAL, macrocelle, ALTERA,

XILINX).
1.5. Considerazioni termiche

Cosideriamo il circuito di fig 1.11.
Se sono in corrente continua, la potenza che entra nel circuito sar: P = V I. Per
effetto Joule questa potenza viene convertita in calore, quindi la temperatura del
dispositivo cresce, e le variazioni di temperatura provocano gravi disturbi a
qualunque tipo di circuito.
Il problema particolarmente sentito nei semiconduttori (silicio); gli effetti della
temperatura possono essere di 2 tipi:
Vcc
Fig 1.11
cambiamento delle caratteristiche di funzionamento del dispositivo (derive

termiche o drift)
effetto distruttivo: se la temperatura supera certi valori il dispositivo si
danneggia in modo irreparabile
La temperatura limite di funzionamento Tj (temperatura di giunzione) varia a seconda del materiale:

- Silicio:
200C per circuiti semplici

175C per circuiti pi complessi
150C per CPU, memorie, ...
- Arseniuro di Gallio:
150C per tutti i componenti
- Germanio: 125C
per tutti i componenti (non si usa pi)
Se la temperatura del componente supera il valore Tj , il componente si danneggia irreparabilmente.

Esistono alcuni range di temperatura standard, cio intervalli di temperatura ambientali in cui i dispositivi rispettano le
specifiche; i principali sono:
0C - 70C
RANGE COMMERCIALE:
-55C - 125C
RANGE MILITARE:
range industriale: a met tra i due precedenti (ad es. -20C - +100C)
I primi due sono standard, lultimo no.
Ambiente
pin
Giunzione
Giunzione J
Tj
Contenitore (CASE)
Analizziamo ora nei particolari la temperatura che

circonda i vari componenti; prendiamo in
considerazione un componente generico raffigurato
qui a sinistra.
Per capire il legame tra la potenza dissipata e la
differenza di temperatura mettiamoci in condizioni
ideali (fig 1.12).
Ambiente A
TA
Parete di separazione omogenea
Sorgente di Potenza P
Fig 1.12
La sorgente di potenza P modella il circuito che si trova dentro il case. La parete omogenea modella la parete del case che
separa i due ambienti.
Ipotizziamo che la distanza tra P, considerata puntiforme, e la parete sia tale che dal punto di vista della sorgente P la parete
sembri infinita; sotto questa ipotesi il legame tra la temperatura di giunzione Tj e la temperatura ambiente TA lineare:
Tj TA = K jA P
dove
K jA la resistenza termica (in alcuni casi si ha la conduttanza termica
jA
1
).
K jA
K jA dipende dalla forma del case e dal metariale di cui costituito; la potenza dissipata dipende dal
circuito posto allinterno del case; in generale, pi piccola K jA e migliore la dissipazione.
La resistenza termica
Vediamone lequivalente elettrico (fig.1.13).
Tj
P
Modello elettrico:
Potenza Corrente
Temperatura Tensione
Resistenza termica Resistenza elettrica
K jA
TA
Nota: la temperatura TA rappresentata da un generatore di tensione

perch una variabile indipendente, cio siamo noi (o le condizioni
esterne) a stabilirne il valore; la temperatura TJ invece ci data dalle
specifiche e non modificabile.
Fig 1.13
Alcune considerazioni:
Tj un dato fisso fornito dal costruttore (ad es. 150C)

TA pu essere un vincolo (la temperatura ambiente mi imposta) oppure una variabile (in base alle altre variabili calcolo
la temperatura ambiente massima)

P dipende dal circuito:frequenza, dimensioni, ecc...
K jA la resistenza termica in aria libera (free air); il suo valore cambia in presenza di dissipatori (ventole, refrigeranti...).
Il valore KJA calcolato da noi tramite la formula deve risultare uguale o superiore al valore KJA fornito dal costruttore,
altrimenti occorre un dissipatore.
Siccome i valori TJ e P sono fissi, forniti dal costruttore, noi possiamo fare solo due cose:
1. Utilizzare il valore K jA del dispositivo per calcolare la massima temperatura ambientale TA alla quale il dispositivo stesso
in grado di funzionare (questa deve risultare comunque maggiore di 25 C)
2. Utilizzare la temperatura ambientale alla quale il dispositivo dovr lavorare per calcolare il valore di
avere. In questo secondo caso, se ottengo un valore di
K jA che dovrebbe
K jA inferiore al valore di K jA del dispositivo, allora
necessario introdurre un dissipatore, perch in aria libera il dispositivo non in grado di funzionare.
Per modellare la presenza del dissipatore, si divide il valore di
K jA in due componenti: K jC e K CA (fig 1.14).
quindi
K jA = K jC
K CA
K jC
K CA
dove KCA rappresenta il dissipatore; scegliendo

opportuni valori di KCA possiamo modificare il valore
di KJA.
K jA
Fig 1.14
I fornitori ci danno indicazioni su
K jA
La potenza dissipabile @ 25C di
e su
K jC
in questa forma:
TA con Tj = 150C di 50C/W [quindi K
La potenza dissipabile @ 25C di temperatura del case con

Se calcolo un valore di
K jA
maggiore del
K jA
maggiore del
K jA
minore del
K jA
jA
= 50 C/W]
Tj = 150C di 10C/W [quindi K jC =10 C/W]
fornito allora non occorre un dissipatore.
K jC fornito e minore del K jA fornito allora occorre un dissipatore.

K jC fornito non c modo di far funzionare il dispositivo, con nessun dissipatore;
devo cambiare i parametri di progetto:

- cambio
TA
- cambio la potenza (al posto di andare a 50 Mhz vado a 25 Mhz)

- cambio il Case
1.5.1 Esempio
Vediamo ora un esercizio utile per la comprensione ed il calcolo della resistenza termica.
Prendiamo in considerazioni 2 contenitori tipici per dispositivi di potenza:
TO3
K jA
K jC
45C/W
5,5C/W
TO220
65C/W
5C/W
[Altri esempi:
DIL (plastico)
DIL (ceramico)
100C/W
50C/W
30C/W40C/W
5C/ W - 10C/W]
Supponiamo di avere
Tj = 150C e che Pd (potenza dissipata) sia 2 Watt.
1 - A che temperatura posso andare in aria libera?

Dobbiamo cercare
TO3:
TA senza la presenza di dissipatori.
150C -
TO220: 150C -
TA = 45C/W
*2W
TA = 65C/W * 2 W
TA = 60C
TA = 20C
Nel primo caso il dispositivo funziona bene in aria libera perch normalmente la temperatura ambiente non arriva a
60 C. Nel secondo caso, invece, la TA ottenuta pi bassa della temperatura ambiente fissata per convenzione a
25 C, quindi il TO220 non va bene per lapplicazione in aria libera, ma necessita di un dissipatore.
2 - Se la specifica mi impone
TA = 90C, calcolare il valore della resistenza termica che deve avere il dissipatore.
Dalle specifiche ambientali (90C) e da quelle circuitale (2 W di potenza) otteniamo:

150C - 90C =
[Siccome il
K jA
K jA
*2
ottenuto minore del
A questo punto ricordando che

TO3:
K jA
K jA
K jA
K jC
30C/W = 5C/W + K d
TO220: 30C/W = 5,5C/W + K d
= 30C/W
di entrambi i case, occorre per entrambi un dissipatore]

+
K d abbiamo:
K d = 25C/W
K d = 24,5C/W
Kd non pu superare il valore 25C/W nel primo caso e il valore 24,5C/W nel secondo caso, ma pu avere un valore
inferiore, e ci significa utilizzare un dissipatore pi potente.
Per concludere, ricordiamo che la valutazione di quanta potenza utilizza una scheda o un componente di fondamentale
importanza. Infatti:
1. esistono problemi di temperatura: la potenza in qualche modo DEVE essere dissipata
2. lalimentatore deve essere in grado di fornire la potenza necessaria (ho cos dei vincoli sulle dimensioni del Power
Supply)
10
CAPITOLO 1
SOMMARIO
1.1. Definizioni di segnale analogico e segnale discreto (o digitale)..................................................................................................... 1
1.1.1. Conversione analogico - digitale.................................................................................................................................................. 1
1.2. Panoramica sui circuiti analogici pi diffusi....................................................................................................................................... 2
1.2.1. Amplificatori.................................................................................................................................................................................... 2
1.2.2. Filtri.................................................................................................................................................................................................. 3
1.2.3. Circuiti non lineari.......................................................................................................................................................................... 4
1.2.4. Generatori di forme donda............................................................................................................................................................ 4
1.2.5. Alimentatori (Power Supply)........................................................................................................................................................ 4
1.3. Panoramica sui circuiti digitali.............................................................................................................................................................. 5
1.3.1. Sistemi misti (analogici - digitali).................................................................................................................................................. 5
1.4. Problematiche di progetto..................................................................................................................................................................... 6
1.5. Considerazioni termiche........................................................................................................................................................................ 7
1.5.1 Esempio ............................................................................................................................................................................................. 9
11
Cap. 2 - Segnali e circuiti logici - Famiglia TTL
CAPITOLO 2
SEGNALI E CIRCUITI LOGICI - Famiglia TTL
2.1. Definizione di segnale logico

Riferendoci a circuiti logici che lavorano fondamentalmente in 2 stati, cerchiamo di capire in che modo si definisce l1 logico
e lo 0 logico, ossia il vero ed il falso.
La grandezza che normalmente si utilizza per individuare uno stato logico, dal punto di vista esterno del componente, un
livello (o una fascia di livelli) di tensione.
Quasi tutti i sistemi logici hanno una sola alimentazione che normalmente positiva (fig 2.1).
+ Val
[DGND = Digital Ground]
DGND
Fig 2.1
Lunica eccezione la famiglia logica ECL che ha unalimentazione a -5,3 V; questo logica per utilizzata per circuiti
analogici. Pi precisamente, la logica ECL non saturata, mentre la logica che vedremo noi saturata.
2.1.1. Assegnazioni logiche, logica positiva e negativa

Se si associa all1 logico la tensione di alimentazione (Val) e allo 0 logico la tensione di riferimento (DGND), allora si parla di
LOGICA POSITIVA; in caso contrario si parla di LOGICA NEGATIVA. Noi, salvo avviso contrario, lavoreremo sempre in
logica positiva. Nota: per evitare ambiguit, sui data sheet non compaiono 1 logico e 0 logico, ma H (High) e L (Low), in
riferimento al livello di tensione.
Val
} fascia dell1 logico

LOGICA POSITIVA
DGND
} fascia dello 0 logico

Fig 2.2
Val
} fascia dello 0 logico

LOGICA NEGATIVA
} fascia dell1 logico

DGND
Fig 2.3
ATTENZIONE: non bisogna confondere i termini logica positiva e logica negativa con i termini segnale attivo basso e
segnale attivo alto; infatti quando un segnale attivo basso significa che la funzione che questo svolge viene eseguita se
sulla linea esiste uno 0 logico:
In fig. 2.4 raffigurato un esempio di segnale attivo basso.
Tipicamente i segnali pi importanti sono attivi bassi (Interrupt request,
Bus request, Reset, ..).
RESET
Fig 2.4
I valori tipici della tensione di alimentazione Val sono i seguenti:

5V:
nella stragrande maggioranza dei casi (TTL e CMOS)
15 V: tipico dei CMOS della serie 4000 (unici omologati spazio)
3,3 V : tensione nuova (1992); logica CMOS a basso livello ditensione (Low Voltage CMOS) per ridurre la
potenza.
2.1.2. Definizione delle fasce e dei margini delluno e dello zero logico
Oltre ai valori di alimentazione importante definire le fasce dell1 e dello 0 logico, in ingresso e in uscita, al fine di
permettere la compatibilit (per la tensione) tra i componenti che devono comunicare. In pratica il valore logico in uscita da
un componente deve essere riconosciuto dal componente che si trova a valle.
Per esempio consideriamo un INVERTER (elemento in grado di fare la funzione NOT), rappresentato in fig 2.5.
A
Fig 2.5
Ora mettiamo in cascata 2 inverter alimentandoli con una tensione Ve ed andiamo a misurare la tensione in uscita dal primo
inverter, cio Vu (fig 2.6).
Vu
VOH
Ve
Vu
V0 L
VIL
VIH
Ve
Fig 2.6
VOH =
VOL =
VIL =
VIH =
Valore della tensione di uscita quando in ingresso c uno 0 logico

Valore della tensione di uscita quando in ingresso c un 1 logico
Valore massimo della tensione di entrata per cui linverter riconosce uno 0 logico
Valore minimo della tensione di entrata per cui linverter riconosce riconosce un 1 logico
In questo modo si individuano due fasce di riconoscimento:

0 < Vi <
VIL
affinch linverter riconosca uno 0 logico, la tensione in ingresso deve essere minore
di VIL
Vi > VIH
affinch linverter riconosca un 1 logico, la tensione in ingresso deve essere

maggiore di VIH
Inoltre, affinch i due inverter possano comunicare, occorre rispettare le seguenti condizioni:
VOH > VIH

VOL < VIL
la tensione in uscita dal primo inverter corrispondente all1 logico deve essere maggiore della sogli
di riconoscimento dell1 logico da parte del secondo inverter
la tensione in uscita dal primo inverter corrispondente allo 0 logico deve essere minore della soglia
di riconoscimento dello 0 logico da parte del secondo inverter
Non tutti i componenti avranno gli stessi identici valori di
VOH , VIH , VIL e VOL , quindi le condizioni sopra scritte vanno
migliorate in questo modo:
VOH MIN > VIH MAX

VIL MIN > VOL MAX
Vu
VOH
min
Si definiscono:
VOH - VIH : margine dell1

VIL - VOL : margine dello 0
V0 L
max
Ve
VIL
margine dello 0
VIH
min
fascia di rumo re
VOL MAX
VIL
Fig 2.7
margine dell1
VIH MAX
MIN
max
VOH
MIN
Fig 2.8
Per esempio, per la famiglia TTL, abbiamo questi valori:

margine dello 0
margine dell1
VOL
VIL
VOH
VIH
400 mV
400 mV
0,4 V
Le condizioni che abbiamo visto per la compatibilit delle tensioni NON

SONO SUFFICIENTI. Per esempio, le famiglie TTL e CMOS sono
compatibili dal punto di vista della tensione, ma questo non significa che si
possano utilizzare insieme in un circuito senza badare alle correnti in gioco;
cos facendo il circuito non funzionerebbe. Occorre infatti considerare
anche le correnti che i componenti sono in grado di assorbire e di erogare.
0,8 V
2,4 V
2V
IOH
IOL
Consideriamo di nuovo due inverter in

cascata (fig 2.5), e vediamo le definizioni e
le condizioni da rispettare relative alle
correnti.
Seguendo la convenzione dei bipoli,
consideriamo positive le correnti entranti
negli inverter, IOL e IIH , e negative le
correnti uscenti, IOH e IIL .
IIH
IIL
Fig 2.9
ATTENZIONE: a prima vista si potrebbe subito dire che , IOH = IIH e , IOL = IIL , ma non cos, perch la definizioni di queste
correnti sono diverse.
IOH : la corrente che il componente in grado di erogare rispettando il margine dell1 logico.
IOL : la corrente che il componente in grado di assorbire rispettando il margine dello 0 logico.
IIH : la corrente che il componente richiede quando ha in ingresso un 1 logico.
IIL : la corrente che il componente fornisce quando ha in ingresso uno 0 logico.
Devono essere rispettate le seguenti condizioni:
| IOH | > | IIH |
in questo modo il componente a monte in grado di pilotare il componente a valle
| IOL | > | IIL |
E possibile calcolare quanti componenti a valle in grado di pilotare il componente a monte:
IOH IOL
,
IIH I IL
FAN OUT = min
NOTA BENE: calcolare il fan out in questo modo ha senso solo in un sistema con componenti della stessa famiglia (e che
quindi hanno gli stessi valori di corrente). Altrimenti occorre vedere caso per caso quali componenti collego tra loro e di che
quantit di corrente hanno bisogno.
2.2. Temporizzazioni
Le caratteristiche di tensione e corrente viste ora sono caratteristiche STATICHE. Altre caratteristiche importanti sono
quelle DINAMICHE, cio relative al tempo, e sono fondamentali per il corretto funzionamento di un circuito.
2.2.1. Tempo di salita / tempo di discesa (Rising time, Fall time)
Se un segnale varia tra due livelli di tensione (o di corrente) e se

chiamiamo la differenza tra i 2 livelli, allora si definisce tempo di salita il
tempo che il segnale impiega per passare da un valore pari a 0.1 a un
valore pari a 0.9, indipendentemente dal modo in cui il segnale sale (fig
2.10). Analogamente il tempo di discesa il tempo che il segnale impiega
per passare da un valore pari a 0.9 a un valore pari a 0.1.
Fig 2.10
Consideriamo per esempio il circuito di fig. 2.11b.
V1
V1
V2
Fig 2.11a
Fig 2.11b
Lalimentatore V1 eroga una tensione con landamento temporale raffigurato nel grafico di fig 2.11a. Noi vogliamo calcolare
landamento della tensione V2 e il suo tempo di salita. Nel grafico in fig. 2.12 rappresentato landamento di V1 e di V2.
Scriviamo lequazione che ci da V2 in funzione del tempo:
V1
RC
V 2 = A 1 e
A
0.9A
t1
t 1
0.1A = A 1 e RC e RC = 0.9
V2
0.1A
t 2
t 2
RC
0.9 A = A 1 e e RC = 01
.
t2
t1
Fig 2.12
Dividendo la seconda equazione per la terza, e chiamando t r = t 2 - t1 :

tr
e R C = 9 t r = RC log 9
Se chiamo
f =
1
0.35
ottengo tr
.
2RC
f
Conoscendo R e C possiamo calcolare il tempo di salita e da questo la massima frequenza che il sistema pu sopportare. Per
avere un piccolo tempo di salita occorrono resistenze piccole e basse capacit. Ma resistenze piccole significa avere correnti
elevate, e dunque potenze elevate. Per avere invece capacit piccole occorre migliorare la tecnologia di costruzione.
2.2.2. Tempo di propagazione (Propagation time o Delay time)

La definizione data prima del tutto generale, mentre questa e quelle che seguono si applicano ai segnali LOGICI.
Se
Consideriamo un componente logico, per esempio un inverter,

con un segnale di entrata Se e un segnale di uscita Su. Le
variazioni di Su seguono le variazioni di Se con un certo
ritardo. Questo ritardo il tempo di propagazione: t p o t d .
Su
Con riferimento alla figura 2.13:
0.5V
Se
Su
0.5V
tpHL
Se non specificato, si intende
tpHL: tempo di ritardo della transizione HL

dal punto di vista dellUSCITA.
tpLH: tempo di ritardo della transizione LH
dal punto di vista dellUSCITA.
Fig .2.13
tp =
tpHL + tpLH
.
2
I tempi di di propagazione t pHL e t pLH sono normalmente diversi perch allinterno del componente sono due diversi circuiti a
essere coinvolti (fig 2.14).
swH aperto, swL chiuso : U= 0

swH chiuso, swL aperto : U= 1
Questo circuito rappresenta una semplificazione didattica di uno stadio finale
di un circuito logico reale. Nella transizione 01 viene coivolto un circuito
logico differente da quello coinvolto nella transizione 10, e questo spiega i
tempi di commutazione differenti.
Val
swH
U
swL
Fig 2.14
Oltre al semplice tempo di propagazione t p , esistono altri due valori significativi per le famiglie logiche:
Power gate: potenza media consumata per gate

tp P : tempo di propagazione per Power gate
Entrambi i valori devono essere il pi possibile piccoli.
2.2.3. Tempo di setup, tempo di hold

Supponiamo di avere un circuito con due ingressi, S1 e S2 . Il segnale S2 un clock e il suo andamento raffigurato in fig.
2.15a.
S2
Supponiamo inoltre che il circuito venga attivato ad ogni fronte di salita

del clock S2. Landamento del segnale S1 quello mostrato in figura 2.15b.
Possiamo individuare due tempi importanti legati al segnale S1 e alla
temporizzazione tramite S2.
Il primo si chiama tempo di setup, tSU , ed il tempo in cui il segnale deve
rimanere stabile prima del fronte di salita che attiva il circuito.
Il secondo si chiama tempo di hold, t H, e ha due definizioni. Nel caso in cui
ci si riferisca ai flip flop, il tempo minimo in cui il segnale deve rimanere
stabile dopo il fronte di salita; nel caso in cui ci si riferisca alle memorie,
questo temp o imposto dalle specifiche, ed il tempo in cui il dato viene
mantenuto stabile dalla memoria (rivedremo meglio queste definizioni).
t
Fig 2.15a
S1
tSU
tH
t
Fig 2.15b
2.3. Famiglia TTL e sue derivate

2.3.1. Introduzione
La prima famiglia logica che vediamo la TTL (Transistor Transistor Logic), famosa e diffusissima, il cui componente base
la porta NAND. Come vedremo, nella famiglia CMOS il componente base una porta NOR.
I componenti TTL hanno un nome con questo formato:
7
5
4
4
x
x
x
x
x
x
N
N
N
N
N
N
...
...
Il primo nome denota la serie commerciale, il secondo la serie militare. Al posto delle x ci sono due o tre lettere che
caratterizzano il tipo di famiglia, mentre al posto delle N c un numero progressivo che indica il modello.
nessuna
lettera
L
H
S
LS
AS
ALS
F
il modello base che ormai non esiste pi

Low Power
High speed
Schottky
Low Power Schottky
Advanced Schottky
Advanced Low Power Schottky
Fast
L e H: queste famiglie sono uguali al modello base eccetto che nel valore delle resistenze (10 volte pi grandi nel caso della
L, 10 volte pi piccole nel caso della H)
S, LS: si differenziano come prima per il valore delle resistenze, ma in pi compare il diodo Schottky
AS, ALS, F: sono circuiti totalmente riprogettati
2.3.2. I modelli 5400 e 7400

Analizziamo le caratteristiche dei seguenti modelli: 5400 e 7400.
Note varie dalla lettura dei data sheet:
Il diodo Schottky rappresentato con questo simbolo:
Absolute maximum ratings: 7V la massima tensione di alimentazione al di sopra della quale il costruttore non garantisce
lintegrit del circuito.
Vu
VOH =2.4
min
V0 L =0.4
Vi
Dalla fig. 2.16: nota che IOH e IOL hanno

valori molto diversi:
IOH = -0.4 mA (negativa perch
uscente)
IOL = 16 mA (positiva perch entrante)
Questa asimmetria tipica delle logiche
TTL. Una TTL pu pilotare bene altri
componenti con lo 0 logico in uscita,
perch il tal caso assorbe una corrente
molto pi grande.
max
VIL =0.8
VIH =2
Fig 2.16
Nota la presenza di una colonna intitolata test conditions. I risultati dei test dipendono fortemente dalle condizioni in cui
sono stati eseguiti. Quando si fa un progetto occorre mettersi sempre nelle condizioni peggiori possibili.
Il valore di VOH dipende dalla tensione di alimentazione e deve rispettare un valore minimo. Le condizioni di test sono le
peggiori: alimentazione minima e corrente erogata massima.
|IOH | / |IIH |= 0.4 / 0.04 mA = 10
|IOL| / | IIL | = 16 / 1.6 = 10
FANOUT=10
(Se i due valori fossero differenti, si considererebbe il minimo valore tra i due)
II la corrente in ingresso quando la tensione di ingresso la massima possibile, cio 5.5 V.
ICCH la corrente che entra nel piedino dellalimentazione (e che alimenta le 4 porte del dispositivo) quando la tensione in
ingresso VI = 0.
Il valore di Power/gate per questa famiglia circa 10 mW/gate
Caratteristiche dinamiche: il valore che si pu considerare come riferimento di 10 ns.
Di conseguenza il valore del prodotto PtP pari a circa 100 pJ.
2.3.3. I modelli 54LS00 , 74LS00

Nota che la corrente IOL vale 4 mA per la 54LS00 e 8 mA per la 74LS00. Questo significa che, una 54LS00 in grado di
pilotare solo 2 porte 5400 (una 75LS00 pu pilotare 5 porte 7400). Per una 54LS00 in grado di pilotare 10 porte 54LS00
(una 74LS00 pu pilotare 20 porte 74LS00).
Il valore di VOH un po pi alto, vale 2.7 V invece di 2.4, e questo migliora il margine di errore, che passa da 400 mV a 700
mV.
ICCH pi basso rispetto a prima, e questo significa che consuma meno corrente
I tempi di commutazione sono paragonabili con quelli della famiglia 5400-7400
Il Power/gate vale 2 mW e questo valore conferma il minor consumo della famiglia LS
Il prodotto PtP vale 20 pJ
2.3.4. I modelli 54S00, 74S00

IOH = -1 mA, IOL = 20 mA : le correnti sono superiori rispetto al modello LS
IIH = 0.05 mA, IIL = -2 mA : anche qui le correnti hanno valori pi grandi
|IOH | / | IIH | = 1 / 0.05 mA = 20
|IOL | / | IIL | = 20 / 2 mA = 10
ICCH il consumo di corrente superiore rispetto alle due famiglie gi viste
Il valore del Power/gate = 20 mW, cio consuma parecchio di pi
Per i tempi di commutazione sono pi corti (intorno ai 3 ns)
FANOUT = 10
2.3.5. I modelli 54ALS00, 74ALS00

Il valore della VOH legato al valore dellalimentazione dalla relazione VOH = VCC - 2; siccome il minimo raccomandato VCC
= 4.5 V, il minimo valore di VOH risulta essere pari a 2.5 V.
Il FANOUT per l1 logico pari a 20, per lo 0 logico pari a 40-80; quindi il FANOUT 20.
Il consumo di corrente piuttosto basso (ICCH = 0.5 mA)
Il Power/gate di 1,2 mW/gate
I tempi sono dellordine dei 5 - 7 ns
2.3.6. I modelli 54AS00, 74AS00

Nota la corrente IOL = 20 mA, pi grande della ALS ma come la S. La corrente IOH = -2 mA molto grande.
Power/gate = 8 mW/gate
2.3.7. I modelli 5403, 54LS03, 54S03: open collector outputs

Lo stadio finale (cio luscita) di un dispositivo
logico si chiama TOTEM POLE quando simmetrica,
cio quando si pu modellare con due interruttori
(fig. 2.17a). Se invece manca il primo interruttore, e
quindi si ha loutput libero, si ottiene un uscita di tipo
OPEN-COLLECTOR (fig.2.17b).
Val
swH
U
U
swL
swL
Fig 2.17a
Fig 2.17b
8
Le famiglie viste finora presentavano le uscite totem pole (vedi diagrammi sui data sheet); invece le famiglie 5403, 54LS03 e
54S03 presentano un uscita open-collector. Sui diagrammi luscita rappresentata come in figura 2.18.
OUTPUT
Nella terminologia bipolare louput detto collettore (quindi abbiamo gli open
collector), nella terminilogia CMOS chiamato drain (quindi abbiamo gli open
drain).
Fig 2.18
Quando SW L= ON, cio chiuso, sulloutput c una tensione pari al ground,

quindi U=0; quando SW L = OFF, cio aperto, sulloutput c una tensione
indefinita, fluttuante (Fig. 2.19).
Si usa allora collegare luscita allalimentazione tramite una resistenza di
PULL-UP, in modo che U assuma un valore definito e costante (Fig. 2.20).
U
swL
Fig 2.19
VCC
Il puntino sopra alla porta una notazione NON STANDARD
che useremo per indicare luscita open-collector (fig . 2.21).
Fig 2.20
Vediamo due applicazioni importanti delluscita open-collector. La prima consiste nel pilotare tramite una porta TTL opencollector un carico che necessita di una tensione maggiore di 5 Volt, ad esempio una bobina di un relais:
VCC=15 V
Fig 2.21
La seconda applicazione consiste nel realizzare il wired-OR. Questo una tecnica per connettere vari componenti a una linea
comune in modo tale che se almeno un componente commuta a 0, la linea va a 0; dal punto di vista logico si comporta come
un OR:
VCC
Fig 2.22a
Fig 2.22b
Un componente logico come quello in fig. 2.22a irrealizzabile, specialmente se il numero di fili ingresso elevato. Con la
struttura raffigurata in fig. 2.22b si realizza invece lOR cablato: sufficiente che una qualunque delle porte commuti a 0
affinch la linea assuma potenziale 0, e rimane tale anche se altre porte commutano a 0. Questo comportamento sarebbe
impossibile con luscita totem pole, perch con una porta a 0 e contemporaneamente una porta a 1 si avrebbe corto circuito.
2.3.8. I modelli 54LS240-41-44, 54S240-41-44: octal buffers and line drivers

Buffer: un dispositivo che separa e unisce due mondi con caratteristiche diverse. Per svolgere questo compito i buffer
hanno bisogno di avere un comportamento a tre stati, tri-state, e devono essere in grado di erogare/assorbire una quantit
di corrente superiore al normale.Questo significa che consumano molta corrente e scaldano molto.
Line drivers: sono dispositivi che svolgono il compito di buffer (quindi possono andare in tri-state) e devono essere in
grado di pilotare grandi carichi capacitivi, e quindi sono capaci di erogare/assorbire quantit di corrente superiori alla norma.
Il terzo stato uno stato di alta impedenza alluscita comandabile tramite un segnale logico (fig 2.23).
Val
Quando il componente va in tristate si apre il terzo switch,
che isola il componente dal suo carico (questo sempre n
modello puramente didattico).
swH
U
swL
Fig 2.23
Il comportamento a isteresi in ingresso molto importante (lo vedremo meglio) e serve in questo caso per rendere
insensibile il dispositivo ai disturbi sulla linea. In generale, un dispositivo che si comporta come un buffer deve avere in
ingresso un comportamento a isteresi.
Nota che le correnti in uscita hanno valori pi simmetrici: IOH = -12 e IOL = 12 (nella 54). In particolare stato aumentato il
valore di IOH .
IOZH e IOZL sono correnti di perdita che esistono nello stato di alta impedenza. Idealmente in questo stato la porta si
dovrebbe comportare come un circuito aperto, ma in pratica c sempre una corrente di perdita.
Nota che il FANOUT alto: 12 / 0.02 mA = 600 , 12 / 0.2 = 60 FANOUT = 60
I buffer consumano in generale molta corrente appunto perch sono in grado di erogarne molta. ICC = 17-32 mA (nota:
assorbimento dellintero componente, non di ogni singolo gate del componente).
Normalmente il tempo di attacco (t PZL o t PZH) maggiore del tempo di stacco (t PLZ o t PHZ). In questo modo ci si assicura
che in nessun istante due porte siano collegate contemporaneamente alla linea. Invece avere la linea staccata, fluttuante,
un problema che si pu risolvere (lo vediamo tra poco).
Nota che i tempi si commutazione sono piuttosti elevati
Una linea a cui sono collegati vari componenti con uscita tri-state deve essere sempre terminata.
Quando entrambe le porte sono in alta impedenza, la tensione
alla quale si trova la linea ignota e fluttuante, perch raccoglie
moltissimi disturbi (fig 2.24). Per ovviare a questo problema
posso mettere una resistenza di pull-up verso lalimentazione,
oppure, ancora meglio, fare un partitore (fig 2.25).
Fig 2.24
Fig 2.25
Le resistenze che formano il partitore hanno valori bassi,

per esempio 180 ohm per la resistenza di pull-up e 330
ohm per la resistenza di pull-down.
Comunque, il valore di tensione della linea deve essere
sempre noto e la linea deve avere un basso valore di
impedenza. Infatti una linea con alta impedenza raccoglie
facilmente una marea di disturbi e li trasmette ai vari
componenti ad essa collegata.
10
2.4. Osservazioni finali sulla famiglia TTL

1) Una TTL composta normalmente da 3 stadi:
ingress
o
intermedio
uscita
I primi due stadi sono sempre alimentati, quindi la logica TTL consuma corrente indipendentemente dal suo stato. Lo stadio
di uscita rappresentabile con due interruttori (vedi fig. 2.17a) che si aprono e si chiudono determinando l1 o lo 0 logico.
Durante la commutazione c un istante in cui entrambi gli interruttori sono chiusi; durante questo brevissimo tempo la TTL
assorbe corrente: si tratta si un assorbimento impulsivo (fig 2.26).
corrente
tensione
Questo comportamento provoca disturbi che devono

essere filtrati mediante un condensatore di by-pass posto
nelle immediate vicinanze del circuito.
Fig 2.26
2) Vediamo meglio la caratteristica ingresso-uscita di una porta TTL:
Nel punto indicato dalla freccia (fig 2.27a) avviene un fenomeno
di reazione positiva (in entrambi i sensi). Questo significa che
una volta iniziata la transizione, questa procede rapidamente
alla conclusione senza possibilit di tornare indietro. La
reazione positiva facilita la transizione portando il sistema fuori
dalla linearit. Questo il motivo della notevole velocit di
questa famiglia logica.
1V
Fig 2.27a
Invece per la famiglia CMOS la caratteristica presenta una
zona di linearit (fig. 2.27b). Questo significa che la tensione
di uscita pu mantenere qualunque valore tra l1 e lo 0 logico.
Non avviene nessuna reazione positiva.
Fig 2.27b
11
CAPITOLO 2
SOMMARIO
2.1. Definizione di segnale logico ............................................................................................................................................................... 1
2.1.1. Assegnazioni logiche, logica positiva e negativa ..................................................................................................................... 1
2.1.2. Definizione delle fasce e dei margini delluno e dello zero logico ........................................................................................... 2
2.2. Temporizzazioni...................................................................................................................................................................................... 4
2.2.1. Tempo di salita / tempo di discesa (Rising time, Fall time)....................................................................................................... 4
2.2.2. Tempo di propagazione (Propagation time o Delay time)......................................................................................................... 5
2.2.3. Tempo di setup, tempo di hold ..................................................................................................................................................... 6
2.3. Famiglia TTL e sue derivate ................................................................................................................................................................. 6
2.3.1. Introduzione .................................................................................................................................................................................... 6
2.3.2. I modelli 5400 e 7400....................................................................................................................................................................... 7
2.3.3. I modelli 54LS00 , 74LS00............................................................................................................................................................... 8
2.3.4. I modelli 54S00, 74S00 .................................................................................................................................................................... 8
2.3.5. I modelli 54ALS00, 74ALS00......................................................................................................................................................... 8
2.3.6. I modelli 54AS00, 74AS00.............................................................................................................................................................. 8
2.3.7. I modelli 5403, 54LS03, 54S03: open collector outputs.............................................................................................................. 8
2.3.8. I modelli 54LS240-41-44, 54S240-41-44: octal buffers and line drivers .................................................................................. 10
2.4. Osservazioni finali sulla famiglia TTL............................................................................................................................................... 11
12
Cap. 3 - Segnali e circuiti logici - Famiglia CMOS
CAPITOLO 3
SEGNALI E CIRCUITI LOGICI - Famiglia CMOS

3.1. Famiglia logica CMOS e sue derivate
3.1.1. Considerazioni generali sulla famiglia CMOS
I circuiti CMOS (Complemetary MOS) sono composti da circuiti pMOS e nMOS (vedi esercitazioni). Sono stati pensati per
consumare poca corrente in condizione statica e per avere flessibilit nel valore della tensione di alimentazione.
Per semplicit didattica, possiamo pensare a un circuito CMOS come al solo stadio finale di una TTL (fig 3.1).
Non accade MAI che entrambi gli interruttori siano chiusi, e questo
significa che non c assorbimento statico di corrente (vedremo che il
carico si comporta come un condensatore). Durante la commutazione
invece si ha un assorbimento di corrente,e si pu dimostrare che la
potenza utilizzata da un CMOS cresce proporzionalmente con la
frequenza di commutazione.
Val
Fig 3.1
P
TTL
f
4-6Mhz
Fig 3.2
CMOS
Come si vede da grafico di fig. 3.2, la potenza dissipata da una porta

CMOS diventa paragonabile con la potenza dissipata tipicamente da
una porta TTL quando la frequenza raggiunge i 4-6 Mhz; oltre al
questa frequenza la CMOS consuma pi potenza della TTL.
Al contrario, un CMOS che non commuta non consuma
praticamente nulla. In un sistema, mediamente, molti circuiti sono
fermi, cio non commutano, quindi, in definitiva, un sistema
composto da CMOS consuma meno di un sistema equivalente
composto da TTL.
Un dispositivo CMOS (ma vale anche per MOS e FET) allingresso si

presenta come un condensatore (fig 3.3). Questo significa che un
CMOS, per pilotarne un altro, deve essere in grado di pilotare un
condensatore, quindi deve caricarlo e scaricarlo. Al fine del calcolo
della potenza consumata da un CMOS, posso utilizzare il seguente
modello semplificato rappresentato in fig. 3.4.
Fig 3.3
Val
sw1
carica
sw2
Poniamo che la commutazione avvenga con una frequenza f=1/T

(T=periodo). Quando sw1 chiuso e sw2 aperto, avviene il
caricamento del condensatore: il suo potenziale aumenta fino al
valore Val. Quando viceversa sw1 aperto e sw2 chiuso, avviene la
scarica del condensatore: la corrente fluisce verso massa e il
potenziale del condensatore va a zero.
scarica
Fig 3.4
Se Q la carica che si accumula sul condensatore in un tempo pari al periodo T di commutazione, la corrente MEDIA :
Im =
Q
T
cio
Im =
CV
T
dove V, la tensione sul condensatore quando ha la massima carica, praticamente uguale alla tensione di alimentazione (le
resistenze del componente sono piccole quindi nel tempo T il condensatore si carica praticamente fino alla sua capacit).
Nota bene: la potenza va calcolata moltiplicando una tensione CONTINUA con una corrente CONTINUA; non posso
moltiplicare tra loro grandezze non omogenee. In questo caso considero la corrente media calcolata prima, perch il valore della
corrente durante la commutazione non costante:
P = Val Im = Val 2 C f
Da qui vediamo come la relazione tra potenza assorbita e frequenza sia LINEARE.
Per quanto riguarda il calcolo del FANOUT, non basta considerare semplicemente il rapporto tra corrente in uscita e in ingresso,
ma occorre considerare anche il carico capacitivo. Staticamente i CMOS hanno un FANOUT infinito, nel senso che, non
consumando corrente, posso collegare un CMOS ad un numero qualunque di CMOS senza problemi. Ma quando commutano le
cose cambiano: siccome il CMOS in ingresso si presenta come una capacit da caricare e scaricare, un dispositivo CMOS che
deve pilotarne un altro deve essere in grado di pilotare delle capacit, e quindi deve essere in grado di erogare sufficiente
corrente e dunque potenza, che abbiamo visto essere proporzionale alla frequenza.
Nei datasheet, come vedremo, viene fornito un valore di capacit equivalente che modellizza il comportamento dellintero
componente (in altre parole lintero componente, ai fini del calcolo della potenza, viene visto come un condensatore). Tale
valore quello da inserire nella formula appena vista per calcolare la potenza assorbita da un CMOS.
3.1.2. CMOS della serie 4000

La serie 4000 stata la prima famiglia CMOS ed nata in origine per applicazioni di tipo spaziale (ancora adesso lunica
qualificata spazio). Infatti stata concepita per avere un basso consumo e grande flessibilit sui valori della tensione di
alimentazione (in modo da poter essere alimentata da fonti instabili, come le batterie).
Note varie dalla lettura dei datasheet:
Nota la grande flessibilit sulla tensione di alimentazione (da -0.5V a 18 V)

La potenza dissipata massima (cio quando la frequenza massima) di 400 mW
Il valore di Tj pari a 150 C (non c sul datasheet)
Il valore minimo di funzionamento per la tensione di alimentazione 3 V. Tra i 2 e i 3 Volt non funziona ma mantiene
linformazione
Guardando le caratteristiche elettriche quando allalimentazione abbiamo 5 V, vediamo come i valori di tensione non siano
compatibili TTL: VIH = 3,5; questo significa che una TTL non in grado di pilotare un CMOS, perch la TTL potrebbe
scrivere un 1 logico e il CMOS non riuscirebbe a interpretarlo correttamente. Al contrario un CMOS4000 potrebbe pilotare
una TTL per quanto riguarda le tensioni, ma ci sarebbe il problema delle correnti: allo 0 logico la TTL assorbe 16 mA e il
CMOS pu erogarne 0,8-1 mA.
Nota la maggior simmetria tra i valori di IOL e IOH (ma anche il il loro valore pi basso rispetto alle TTL).
La caratteristica ingresso-uscita di un CMOS ha una forma diversa rispetto alla caratteristica TTL.
A differenza della TTL, la transizione nei CMOS lineare (fig 3.5). Inoltre la
transizione avviene sempre ad una tensione pari alla met di quella di
alimentazione, mentre nelle TTL avviene circa al valore di 1 V. Nel caso
dellalimentazione a 5 V, la transizione avviene a 2,5 V e le soglie dello 0 e 1 logico
sono 1,5 e 3,5 V.
Val/2
Fig 3.5
Nota come il valore di VOH sia molto vicino al valore di VAL e il valore di VOL sia vicino a 0
Il valore CIN la capacit dingresso, cio il valore della capacit che modelizza lintero componente. Pilotare questo
CMOS4000 significa pilotare una capacit pari a 7,5 pF.
Nota come il valore di CIN rimanga costante allaumentare della tensione di alimentazione (5, 10, 15V). Infatti questo valore
dipende solamente dalle caratteristiche geometriche del circuito. In compenso aumentano le correnti in uscita, e questo
comporta una maggiore capacit di caricare/scaricare le capacit dei CMOS a valle, e quindi una maggiore velocit di
commutazione. In conclusione, per aumentare la frequenza occorre aumentare la tensione di alimentazione.
Questo discorso si evidenzia nei grafici che riportano i tempi di propagazione in confronto alla tensione di alimentazione. Si
vede come questi tempi diminuiscano al crescere di VDD. Comunque si possono notare dei tempi abbastanza superiori a
quelli della TTL.
Inoltre si pu notare la relazione esistente tra i tempi di propagazione e la capacit di carico, cio la capacit pilotata.
La figura 7.5 mostra la caratteristica ingresso uscita, e si pu notare come la transizione avvenga sempre alla tensione Val/2
La figura 7.6 importante perch mostra la dissipazione di potenza in relazione alla frequenza. Qui si vede come alla
frequenza di qualche Mhz la potenza dissipata sia pari a 10 mW, paragonabile alla TTL.
Nella globalit, una CMOS4000 ha un valore di Ptp peggiore della TTL.
3.1.3. CMOS della serie HC, HCT

Per costruire logiche pi veloci ma sempre a basso consumo sono state progettate le famiglie HC e HCT; in queste famiglie
troviamo reimplementati i componenti della serie 4000 e i componenti TTL della serie 74.
La famiglia HC compatibile CMOS, la serie HCT compatibile, a livello di tensione, con la TTL.
Per ottenere questa compatibilit queste famiglie hanno dovuto rinunciare alla flessibilit sul valore della tensione di ingresso,
che ora fissata a 5 V (o,meglio, pu variare tra 2 e 6 V).
Note varie dalla lettura dei data sheet (54HC00 e 74HC00):
Nel paragrafo Operating Conditions compare la dicitura: Input Rise or Fall Time; questo il tempo massimo consigliato in cui
deve avvenire la transizione della porta. Durante la transizione, infatti, il dispositivo in linearit, quindi consuma corrente.
Logicamente, al crescere della tensione di ingresso (da 2V a 6 V), il consumo di corrente aumenta e infatti sono indicati dei
tempi di transizione decrescenti.
La tensione VIH pari a 3.5 V, quindi non compatibile cos com con una uscita TTL. Se, tramite una resistenza di pull up,
si alza la tensione di uscita della TTL, allora si pu ottenere la compatibilit con questa CMOS
Sia quando luscita all1 logico che allo 0 logico la corrente in uscita (IOUT) abbastanza elevata, sufficiente per pilotare altri
dispositivi
La simmetria delluscita porta ad avere gli stessi tempi di propagazione da 0 a 1 e da 1 a 0. Inoltre questo tempo (8 ns)
paragonabile a quello delle TTL.
La capacit CPD una capacit equivalente che modellizza lintero dispositivo e tiene conto delle reali capacit interne.
Quindi possiamo calcolare la potenza dissipata dal componente singolo con la formula:
P = f Val 2 CP D
Se lo stesso componente deve pilotarne altri dello stesso tipo, dissipa un ulteriore quantit di potenza, calcolabile con la
stessa formula, ma ponendo la quantit CIN , che la capacit vista dal pilotante:
P = F Val 2 Cin
Quindi, sommando i vari consumi di potenza, e tenendo conto della potenza (trascurabile) assorbita dal CMOS durante lo stato
di riposo, abbiamo:
n
VccIcc + fA Val CPD + fBi Val 2 CINi

2
i= 1
I dispositivi HCT, essendo leggermente pi complessi, sono un po pi lenti e presentano un valore CPD un po pi alto.
Caratteristiche principali degli Advanced CMOS:
miglioramento correnti in uscita
bassi consumi e bassa capacit dingresso

tempi molto vicini alla logica TTL
versione AC e ACT
La tecnologia BICMOS utilizza sia circuiti bipolari che circuiti CMOS. Per esempio i buffer della Texas Instruments sono realizzati
in tecnologia BICMOS.
Buffer tristate: questi particolari buffer cercano di ovviare al problema della terminazione della linea (vedi pi indietro). Quando
tutti i dispositivi collegati al bus sono in tristate, la linea assume un potenziale non noto. Per evitare il problema, questi buffer
hanno al loro interno la terminazione per il bus, e non occorre pi terminare la linea esternamente (fig 3.6).
BUS
Buffer
Buffer
Fig 3.6
Infine, alcuni modelli hanno un meccanismo interno per cui, allaccensione, vanno nello stato di alta impedenza.
3.2. Esempi di circuiti sequenziali

3.2.1. Flip flop di tipo elementare
E possibile realizzare un flip flop con 2 porte NAND (fig 3.7).
M
U1
1)
3)
3)
4)
M
0
0
1
1
N
0
1
0
1
U1
1
1
0
memoria
U2
1
0
1
U2
N
Fig 3.7
Nella configurazione M=1, N=1, il flip-flop mantiene le uscite precedenti, in particolare:
se passo dalla configurazione 2 alla 4, U1=1 e U2=0;
se passo dalla configurazione 3 alla 4, U1=0 e U2=1;
ma se passo dalla configurazione 1 alla 4, il risultato impredicibile, perch dipende dalla diversa velocit delle due porte NAND.
Quindi la configurazione 1 quella vietata.
Un applicazione dei flip flop nei circuiti anti-rimbalzo, dove occorre ignorare i rimbalzi di tensione dovuti a interruttori,
switch, deviatori,ecc.
Invece delle porte NAND possibile impiegare anche 2 porte NOR (fig 3.8).
M
U1
1)
2)
3)
4)
U2
M
0
0
1
1
N
0
1
0
1
U1
memoria
1
0
0
U2
0
1
0
N
Fig 3.8
In questo caso la configurazione vietata la 4.

Flip flop SR (implementato con porte NOR)
S
0
1
0
R
0
0
1
Q
mem
1
0
Q
Fig 3.9
3.2.2. Flip flop sincronizzati con il segnale di clock

Non tutti i circuiti hanno lo stesso tempo di propagazione, quindi praticamente impossibile sincronizzare tra loro i vari circuiti.
Se invece tutti i circuiti che compongono il sistema obbediscono a un segnale di temporizzazione comune, possibile riuscire a
coordinare il loro comportamento. Si fa in modo che nel momento in cui scatta il segnale di temporizzazione tutti i possibili ritardi
dei vari circuiti siano sicuramente esauriti. Il clock un segnale a due valori con una frequenza nota che attiva i circuiti in
corrispondenza dei suoi fronti. Il pi semplice circuito attivato dal clock appunto il flip flop.
simbolo del
fronte di salita
simbolo del
fronte di discesa
simbolo di un circuito
attivato da fronti di salita
simbolo di un circuito
attivato da fronti di discesa
In fig. 3.10 vediamo uno schema (puramente didattico) che illustra la struttura master-slave:
U1
UC
U3
3
U2
2
B
U4
D
UD
clock
Fig 3.10
Se CLOCK=0:
nelle porte NAND C e D entra uno 0, quindi UC=1 e UD=1; di conseguenza il flipflop costituito dalle porte 3 e 4 si trova in
configurazione di memoria; nelle porte A e B entra un 1, quindi U1= M e U2= N (vedi tabella di verit del flip flop).
Il primo stadio contiene un informazione che dipende dalle variazioni dellingresso, mentre il secondo stadio bloccato sul
valore memorizzato e dunque insensibile alle variazioni di M e N.
Se CLOCK=1:
nelle porte A e B entra uno 0, quindi U1=1 e U2=1; di conseguenza il flipflop costituito dalle porte 1 e 2 si trova in configurazione
di memoria; nelle porte C e D entra un 1, quindi U3= U1 e U4= U2. Il primo stadio bloccato sul valore presente su M e N al
momento della transizione del clock, mentre il secondo stadio assume il valore che era presente nel primo stadio.
Questo significa che, da un punto di vista esterno, luscita segue lingresso ad ogni fronte di salita del clock (fig 3.11).
clock
ingresso
uscita
Fig 3.11
Il segnale di ingresso deve essere stabile per un certo intervallo prima del fronte di salita (tempo di setup) e per un certo
intervallo di tempo dopo il fronte di salita (temop di hold). In questo modo si evitano problemi dovuti ai ritardi intrinseci dei flip
flop. Infatti, se lingresso M e N cambiasse proprio in corrispondenza del fronte di salita, lo stato finale del flipflop risulterebbe
indeterminato.
Un segnale che attiva i circuiti in corrispondenza dei suoi livelli (e non dei fronti), si chiama ENABLE o STROBE. Il pi semplice
circuito attivato dallenable il latch. Quando il latch abilitato, si comporta come una porta trasparente, nel senso che
luscita segue lingresso in modo continuo; nel momento in cui il latch viene disabilitato, congela il valore presente al suo
ingresso. Lo schema di principio rappresentato in fig. 3.12.
interruttore
Il segnale di enable controlla linterruttore; quando

linterruttore chiuso la tensione sul condensatore segue
la tensione di ingresso; quando viene aperto, il
condensatore mantiene lultima tensione.
enable
Fig 3.12
3.2.3 Tipi di flipflop

3.2.3.1 Tipo Set/Reset
preset
S
I segnali di PRESET e CLEAR sono asincroni e servono per

fornire un valore iniziale (1 o 0) al FF.
CK
notQ
R
clear
3.2.3.2 Tipo JK
preset
J
CK
notQ
K
BONAUDO
Alessandro - RICCHIARDI Fausto
clear
MASTER
SLAVE
CK
K
notQ
Con questa configurazione, quando J=1 e K=1, luscita commuta, da Q a not Q.
3.2.3.3. Tipo D
preset
Nota: questo uno schema didattico che va

bene per far capire il principio di
funzionamento; nella realt il flipflop D non
viene realizzato in questo modo.
Q
CK
notQ
D
clear
3.2.4 Contatori
Un esempio in cui vengono utilizzati il flipflop D il contatore. Questo componente hanno lo scopo di contare, ad esempio, i
fronti di salita del clock. Allo stesso modo possibile realizzare divisori di frequenza (fig 3.13).
clock
Q
Q
not Q
Fig 3.13
Con questa configurazione realizzo un divisore di frequenza per 2.
Mettendo in cascata i flip flop posso realizzare un divisore di frequenza per 16 (fig. 3.14).
D
not Q
not A
0
1
0
1
0
1
0
not Q
not Q
not B
0
0
1
1
0
0
1
not C
0
0
0
0
1
1
1
D
not Q
D
Fig 3.14
not D
0
0
0
0
0
0
0
contatore
0
1
2
3
4
5
6
7
1
0
...
1
1
0
...
1
1
0
...
1
0
1
...
1
7
8
...
15
Leggendo il contenuto delle celle da destra a sinistra si ottiene il valore crescente del contatore, da 0 a 15. Questo tipo di
contatore di chiama RIPPLE COUNTER, ed asincrono, infatti il clock no n comune a tutti. Occorre modificare questa
configurazione e complicarla un po per ottenere un contatore sincrono.
In commercio esistono contatori chiamati DECADI e contatori ESADECIMALI, realizzati con 4 flip flop collegati in modo
sincrono. Ognuno di questi componenti pu essere collegato in cascata con altri, in modo da realizzare contatori di modulo pi
elevato.
I contatori pi completi possono essere inizializzati con un valore, ne si pu impostare la direzione di conteggio (UP O down) e il
modulo.
Esiste anche il contatore FREE RUNNING della Motorola, che non si ferma mai; possibile impostare il suo modulo tramite uno
schema raffigurato in fig. 3.15.
CONTATORE
FREE RUNNING
COMPARATORE
Nel latch impostiamo il valore al quale il contatore

deve arrivare per ottenere il segnale di OUT.
OUT
LATCH
Fig 3.15
3.2.5. Shift register

In fig. 3.16 rappresentato lo schema di principio dello shift register.
Fig 3.16
Ad ogni colpo di clock linformazione presente su un flipflop viene trasferita al flip flop che segue; molto importante che i flip
flop abbiano una struttura master-slave, cio introducano un ritardo noto e determinato, altrimenti, non appena introduciamo
uninformazione nel primo flipflop, tutti gli altri ricevono quellinformazione. I segnali di Preset e Clear servono per inizializzare il
registo con un valore.
Le applicazioni degli shift register sono diverse:
introduce un ritardo noto al propagarsi dellinformazione
pu essere utilizzato come moltiplicatore o divisore per potenze di 2
pu essere utilizzato come memoria veloce di piccole dimensioni (registro interno)
utilizzato per le conversioni parallelo-seriale e viceversa
3.2.5.1. Conversioni seriale-parallelo e parallelo-seriale
La conversione parallelo - seriale (fig 3.17) trova applicazione in quelle situazioni in cui occorre trasferire tramite collegamento
seriale (RS232, coll. Video, via satellite...) informazioni memorizzate alla sorgente in modo parallelo.
Affinch il trasferimento sia possibile, occorre che il clock della sorgente e della destinazione sia il medesimo, in ogni caso deve
essere possibile sincronizzare il trasmettitore con il ricevitore (fig 3.18).
Pi
Si
Parallel IN - Serial OUT

Serial IN - Parallel OUT
Parallel IN - Parallel OUT
Serial IN - Serial OUT
So
Po
(PiSo)
(SiPo)
(PiPo)
(SiSo)
Fig 3.17
PiSo
clock
SiPo
Spesso non possibile avere un segnale di clock

comune ai due dispositivi, in particolare quando la
distanza troppo grande. In questi casi si trasmette il
segnale di clock direttamente sulla linea seriale, insieme
ai dati.
Per realizzare questa trasmissione ci sono diversi modi.
Fig 3.18
10
CAPITOLO 3
SOMMARIO
3.1. Famiglia logica CMOS e sue derivate ........................................................................................................................................................1
3.1.1. Considerazioni generali sulla famiglia CMOS....................................................................................................................................1
3.1.2. CMOS della serie 4000 ..........................................................................................................................................................................2
3.1.3. CMOS della serie HC, HCT ..................................................................................................................................................................3
3.2. Esempi di circuiti sequenziali.......................................................................................................................................................................4
3.2.1. Flip flop di tipo elementare ...................................................................................................................................................................4
3.2.2. Flip flop sincronizzati con il segnale di clock....................................................................................................................................5
3.2.3 Tipi di flipflop..........................................................................................................................................................................................6
3.2.3.1 Tipo Set/Reset.................................................................................................................................................................................6
3.2.3.2 Tipo JK .............................................................................................................................................................................................6
3.2.3.3. Tipo D..............................................................................................................................................................................................7
3.2.4 Contatori ..................................................................................................................................................................................................7
3.2.5. Shift register...........................................................................................................................................................................................8
3.2.5.1. Conversioni seriale-parallelo e parallelo-seriale ........................................................................................................................8
11
Cap. 4 - Memorie
CAPITOLO 4
MEMORIE
4.1. Classificazione delle memorie elettroniche
Una memoria un insieme strutturato costituito da elementi in grado di conservare uninformazione; nel nostro caso si tratta di
informazioni memorizzate in forma elettrica.
Vediamo alcuni criteri si classificazione delle memorie.
A - In base al supporto
- Elettroniche:
- Magnetiche:
- Ottiche:
- Altro
flip flop, condensatori

dischi magnetici, nastri
compact disc, dischi ottici
B - In base alla volatilit (rispetto alla tensione di alimentazione)

- Volatili:
- Non volatili:
perdono il contenuto quando manca lalimentazione

mantengono il contenuto in assenza di alimentazione
C - In base allorganizzazione dei dati

- Ad accesso seriale (o sequenziale):
- Ad accesso casuale (o random):
tempo di accesso al dato dipendente dalla sua posizione

tempo di accesso al dato indipendente dalla sua posizione
Noi ci occuperemo di memorie elettroniche, random, volatili e non volatili.

Tempo di accesso: tempo necessario per reperire uninformazione; nel caso di accesso casuale tutte le informazioni vengono
reperite nello stesso tempo indipendentemente dalla posizione fisica in cui esse sono allocate, mentre nel caso di accesso seriale
il tempo di accesso dipende da dove linformazione allocata.
Memorie elettroniche ad accesso casuale:
- Volatili:
- RAM Statiche (SRAM); sono basate su flip-flop
- RAM Dinamiche (DRAM); sono basate sulla carica di un condensatore
- Non volatili:
- ROM sono anche dette ROM a maschera; linformazione contenuta non pu essere modificata
- PROM (Programmable ROM); sono a fusibili: il contenuto pu essere scritto una sola volta
- EPROM (Eresable Programmable ROM): sono cancellabili tramite luce ultravioletta
- E2PROM (Electrical Eresable Programmable ROM): sono cancellabili elettricamente
Le RAM nel linguaggio corrente sono le Read and Write Memories ossia memorie dove il tempo necessario per scrivere e per
leggere identico.
Per le ROM (Read Only Memories) non esiste una definizione assoluta ma possiamo dire che il tempo di lettura molto pi
piccolo del tempo di scrittura.
Cap. 4 - Memorie
4.2 Struttura generale di una memoria

Vcc
Nella matrice di fig 4.1 i fili NON si toccano fra di loro; essi
possono essere messi in contatto tramite un componente,
la cui natura dipende dal tipo di memoria (nel disegno il
componente raffigurato tramite un rettangolino). In ogni
caso, tale componente pu comportarsi come un corto
circuito o come un circuito aperto. Nel primo caso la
colonna a cui collegato assume potenziale zero (0
logico), nel secondo caso assume, a parte la caduta di
tensione sulla resistenza, il potenziale dellalimentazione
(1 logico).
Per conoscere lo stato di un componente ben preciso,
quindi di una cella di memoria, occorre scegliere la riga e la
colonna, cio indicare un indirizzo.
Fig 4.1
ADX
DATA
CS
OE
R /W
Fig 4.2
In riferimento alla fig 4.2, i segnali di controllo principali sono il Chip Select (CS), che serve a selezionare il chip di memoria;
lOutput Enable (OE), che abilita i buffer di ingresso e uscita della memoria; il Read/Write (R/W), che controlla la direzione dei
dati.
Le memorie statiche sono organizzate normalmente per 8 bit, mentre le memorie dinamiche sono organizzate per 1 bit.
4.3. Temporizzazioni
tSU
Prima di iniziare qualunque operazione, le linee di indirizzo devono essere

stabili; devono quindi essere rispettati i tempi di setup (fig 4.3). Inoltre gli
indirizzi devono rimanere stabili per tutto il tempo del ciclo (di lettura o
scrittura); alcune memorie hanno dei latch che memorizzano lindirizzo per
mantenerlo stabile.
ADD
CS
Fig 4.3
Cap. 4 - Memorie
4.3.1. Esempio di ciclo di lettura

tsu
tH
ADD
Il ciclo chiuso dal primo segnale, tra CS e OE, che torna a 1.
Nel momento in cui uno di questi due segnali torna a 1
avviene la lettura del dato.
La linea R/W rimane alta per tutto il ciclo.
CS
La memoria deve presentare i dati stabili un certo tempo

prima del fronte che chiude il ciclo; dopo questo momento i
dati rimangono stabili ancora per un tempo di hold. Questo
tempo imposto dalla memoria e non c modo di modificarlo.
OE
DATA
R/W
tempo di accesso
Cap. 4 - Memorie
CAPITOLO 4
SOMMARIO
4.1. Classificazione delle memorie elettroniche ............................................................................................................................................... 1
4.2 Struttura generale di una memoria .............................................................................................................................................................. 2
4.3. Temporizzazioni............................................................................................................................................................................................ 2
4.3.1. Esempio di ciclo di lettura .................................................................................................................................................................... 3
Cap.5 - Introduzione agli amplificatori
CAPITOLO 5
INTRODUZIONE AGLI AMPLIFICATORI
5.1 Concetto di linerit e non linearit

Un circuito si dice lineare se la relazione tra le grandezzze di ingresso e quelle di uscita lineare.
Nella realt, nessun circuito davvero lineare: imponendo certe limitazioni possibile approssimare il comportamento
reale di un circuito ad un comportamento lineare. Vedremo quindi come si linearizza un sistema, approssimando con un
modello il comportamento reale.
Un circuito lineare pu essere schematizzato come in fig 5.1.
A sen( )
KA sen( + )
Fig 5.1
Il segnale di ingresso viene riportato in uscita, eventualmente amplificato e/o sfasato, senza che venga introdotta
distorsione.
Come primo esempio didattico vediamo un diodo che, essendo un bipolo, ci permette di disegnare facilmente il piano
tensione-corrente (fig 5.2a e 5.2b).
Id
Id
Vd
Vd
Fig 5.2a
con
I d = IS (e
VD
VT
1)
dove
VT =
Fig 5.2b
KT
25 26mV a temperatura ambiente (T=25C), IS=corrente inversa di
q
saturazione, =1 per il Silicio.

Come si pu vedere, la caratteristica del diodo non lineare. Possiamo per approssimare la funzione tramite lo sviluppo
in serie di Taylor, fermandoci al termine di primo grado; per fare ci necessario definire il punto in cui si calcola la serie.
Dal punto di vista circuitale ci significa stabilire un certo valore di corrente nel diodo o un certo valore di tensione sul
diodo (stabilita una grandezza, laltra fissata di conseguenza). Consideriamo il circuito di fig. 5.3a e tracciamo sul piano
tensione-corrente la curva del diodo e la retta di carico (fig. 5.3b).
Id
Vr
E/R
retta di carico
Id
R
Q
Vd
Vd
E
Fig 5.3b
Fig 5.3a
E = Vr + Vd = IdR + Vd Id =
E Vd
R R
equazione della retta di carico
Il punto Q in cui la caratteristica del diodo interseca la retta di carico si chiama punto di polarizzazione o punto di
funzionamento a riposo. A questo punto corrispondono un certo valore di tensione sul diodo e un certo valore di
corrente nel diodo (Vq, Iq).
Possiamo approssimare la curva nel punto Q con la tangente alla curva in Q (derivando la curva esponenziale Id(Vd) nel
punto Q si ottiene il coefficente angolare della retta tangente alla curva in Q). In un certo intorno del punto Q non ce
differenza tra la tangente e la caratteristica reale, pertanto in questo intorno, si pu approssimare la caratteristica del
diodo a una retta. Questa approssimazione sar buona se la tensione Vd non varia troppo.
In generale, se la variazione della tensione nellintorno di Q genera un errore che inferiore ai limiti stabiliti per quella
applicazione, la variazione un piccolo segnale, e la linearizzazione del componente comporta un errore accettabile. In
generale un segnale una qualunque variazione dal punto a riposo.
Il circuito equivalente in condizioni di piccolo segnale sar quello rappresentato in fig. 5.4a.
Id
E/R
caratterist. linearizzata
diodo
R
E
Vd
rd
Vrd
V1
retta di carico
V1
Fig 5.4a
E
Fig 5.4b
Il diodo si comporta come una resistenza in serie a una differenza di tensione:
I d = Vrd rd = (Vd V1 ) rd = Vd rd V1rd
Se supponiamo di avere una variazione del generatore (fig 5.5a), otterremo unoscillazione della retta di carico (fig. 5.5b).
Id
Id
E/R
retta di carico
rd
Vd
Id
V1
Vd
-E
+E
Vd
Fig 5.5b
Fig 5.5a
Abbiamo rappresentato un generatore variabile tramite due generatori: uno costante e laltro che rappresenta la
variazione rispetto alla costante. Non importante il valore assoluto di corrente e tensione sul diodo, ma piuttosto la
relazione tra la variazione di Vd e la variazione di E:
Vd
E
Nota che, dopo la linearizzazione del circuito, questo rapporto diventa lineare e quindi, se E tende a 0, si tratta di una
derivata prima.
Come si vede dal grafico sulla destra, la variazione di E porta ad una traslazione della retta di carico, di conseguenza si ha
uno spostamento del punto di funzionamento a riposo e della tangente in quel punto.
Derivando il circuito rispetto al tempo spariscono le componenti costanti E e V1 (fig 5.6).
Si definisce resistenza differenziale
Id
R
E
rd
rd =
dVd
( Q)
dId
Calcolare la derivata di Vd rispetto a Id nel punto Q significa

calcolare linverso del cofficiente angolare della tangente.
Quindi il valore della resistenza differenziale rd dipende dalla
posizione del punto Q:
Vd
Vd
VT
dI d
I e
( Q) = S
dVd
VT
( Q) =
I d (Q )
VT
1
rd
Fig 5.6
Avremo che:
Vd = E
rd
R + rd
E importante ricordare ancora che il modello per piccolo segnale di un dispositivo dipende dal punto di funzionamento a
riposo.
In generale, il modello di un bipolo sar sempre una resistenza il cui valore dipende dal punto di funzionamento.
5.2. Modello del transistore per piccolo segnale

I1
I2
V1
V2
.
I1
I2
Fig 5.7
In generale un doppio bipolo noto se sono note le relazioni tra le 4 grandezze rappresentate, quindi se si pu scrivere
un sistema del tipo:
V1 = R11 I 1 + R12 I 2
V2 = R21 I 1 + R22 I 2
V2 = H11 V1 + H 12 I 1
I 2 = H 21 V1 + H 22 I 1
oppure
Qualunque coppia di grandezze pu essere espressa in funzione dellaltra coppia.

Lo stesso discorso fatto sul diodo pu essere ripetuto sul doppio bipolo: fisso il valore a riposo fissando i valori di due
grandezze scelte, e di conseguenza delle altre due grandezze; i parametri Rij o Hij hanno dimensioni che dipendono dalle
grandezze scelte come indipendenti (possono avere la dimensione di una resistenza, di una conduttanza o essere
adimensionati); derivando la rete questi parametri diventano differenziali, come succedeva nel diodo alla resistenza rd:
V1 = r11 I1 + r12 I 2
V2 = r21 I1 + r22 I 2
Le applicazioni che vedremo in cui compaiono doppi bipoli sono essenzialmente amplificatori; lo scopo quello di
realizzare amplificatori unidirezionali, cio non si vuole che luscita influenzi lingresso.
Ora cerchiamo di trovare un modello per il transistore nelle condizioni di piccolo segnale.
Il transistore pu essere visto come un tripolo (fig 5.8).
C
IC
IB
VCE
Noi consideriamo anche la massa e abbiamo una

porta dingresso caratterizzata dalle grandezze IB e VBE
e una porta di uscita caratterizzata dalle grandezza IC e
VCE .
VBE
E
Fig 5.8
Il modello del transistore per il piccolo segnale il seguente (le lettere minuscole stanno a indicare che i segnali variano
nel tempo):
v1 = h11 i 1 + h12 v 2
i 2 = h21 i1 + h22 v 2
MODELLO del
TRANSISTORE per
PICCOLO SEGNALE
mentre lequivalente elettrico rappresentato in fig. 5.9.
i1
i2
h11
v1
v2h12
1/h22
v2
h21i1
Fig.5.9
Come gi detto, noi vogliamo che luscita non influenzi lingresso, ossia vogliamo che sia trascurabile il generatore
pilotato di tensione v2h12 : nel caso del transistore v 2h 12 dipende dall effetto Early.
Otteniano cos il modello a parametri ibridi (a parametri H), rappresentato in fig. 5.10.
i1
i2
h11
v1
1/h22
v2
h21i1
Fig.5.10
Un altro modello del transistore il modello , in fig 5.11.
i1
ry
v1
i2
ru
r
gmv
1/rd
v2
Fig.5.11
Il circuito equivalente del transistore a parametri ibridi risulta di facile impiego finch i parametri sono espressi da numeri
reali indipendenti dalla frequenza; a frequenze elevate questa assunzione non accettabile perch gli effetti reattivi
interni del BJT non possono essere ignorati.
Per il funzionamento a frequenze elevate si preferisce pertanto ricorrere ad un circuito equivalente del transistore per
piccoli segnali pi aderente alla struttura fisica, che presenti parametri indipendenti dalla frequenza in un campo molto
esteso. Il modello che si utilizza il modello appena visto. Inoltre il circuito pi adatto a studiare le capacit parassite
(condensatori tratteggiati). Se consideriamo ru un circuito aperto otteniamo un doppio bipolo unidirezionale in cui luscita
non influenza lingresso.
Il modello del transistore indipendente dal fatto che il transistore sia PNP o NPN (come topologia la corrente e la
tensione sono inverse). Il modello pu essere pilotato in tensione o in corrente, ma attenzione: il dispositivo fisico reale
controllato sempre in tensione.
Riprendendo lultimo sistema di equazioni visto, calcoliamo i coefficienti h ij :
h11 =
v1
i 1 v 2 =0
h12 =
v1
v2 i 1=0
h 21 =
i2
i 1 v2 =0
h 22 =
i2
v 2 i 1=0
Attenzione: quando scriviamo v2=0, significa che sul modello, alluscita, c un corto circuito, ma sul dispositivo si ha un
uscita costante: ricorda infatti che le grandezze presenti sul modello (H o ) sono derivate nel tempo, e la derivata di un
valore costante zero.
Calcoliamo h 11 basandoci sul modello , ricordandoci che alluscita c un corto circuito:
v1
rr u
= ry +
ry + r
(infatti ru molto grande, al limite infinita)
i1
r + ru
r
h12 =
(ru molto grande, quindi h 12 risulta molto piccolo, al limite trascurabile)
r + ru
gmv gm ri gm r ru
ru
h 21 =
=
=
i1 = gm r
gmr (infatti ru molto grande, al limite infinita)
i1
i1
i1 r + ru
r + ru
h 21 coincide con il coefficiente del transistore, e visto che ru molto grande, possiamo dire che =gmr .
h 22 rd
(considerando ru infinita, nella maglia sinistra non passa corrente)
5.3. Polarizzazione del transistore

Abbiamo visto 2 modelli per piccolo segnale, ma non abbiamo ancora studiato la polarizzazione.
La polarizzazione del transistore dipende dalla polarizzazione delle 2 giunzioni presenti al suo interno (giunzione collettore
- base, giunzione base - emettitore), le quali non sono altro che un diodo (polarizzato direttamente o inversamente).
E possibile polarizzare il transistore in zone diverse:
Zona di Interdizione
Il transistore non conduce; in pratica si comporta come un circuito aperto
Zona di Saturazione
Il transistore conduce; in pratica si comporta come un corto circuito.
Zona di Linearit
Il transistore pu essere usato come un amplificatore
In realt oltre a queste 3 zone esiste ancora unaltra zona detta di conduzione inversa . In questo caso si considera il
transistore scambiando collettore ed emettitore; ovviamente il comportamento non simmetrico in quanto il drogaggio
diverso. Questa applicazione usato soprattutto con FET e MOS in quanto sono simmetrici.
Come ottenere le tre zone di funzionamento:
Giunzioni
Interdizione
Saturazione
Linerit
Base - Collettore
polarizzazione inversa
polarizzazione diretta
Base - Emettitore
In generale, per polarizzare un transistore possibile utilizzare il circuito di fig. 5.12.

Per calcolare i valori di VB , VC , RB e RC occorre

scegliere un modello del transistitore da piazzare nel
circuito qui sopra.
Per il transistore bipolare valgono queste 2 relazioni:
RC
n
p
n
RB
VBE
es V T
Ie = I e
VB
oppure
VCC
Ic = IB
Ic = FIE
(o h fe ) detto fattore di guadagno, e legato alla

ricombinazione elettroni-lacune nella base.
E
Fig 5.12
I E = IC + IB
I C = F ( I C + IB ) = F ( IB + IB )
I B = F ( + 1) IB F =
1+
Il valore di F legato alla geometria del transistore e quindi pu essere controllato con buona accuratezza; nella pratica
un valore molto prossimi a 1.
F
1F
di conseguenza il valore di molto grande ma soprattutto molto incerto, perch piccole variazioni di
F inducono grandi variazioni di . Possiamo solo dire che molto grande ma non possiamo in pratica conoscerne il
valore. Nel modello del transistore per la polarizzazione la corrente IC modellata tramite un generatore di corrente
pilotato dalla corrente IB (fig 5.13a); invece la differenza di tensione VBE praticamente costante (0.6-0.7V), quindi
modellata con un generatore di tensione costante (fig 5.13b).
C
B
VBE
IB
IC E
Fig 5.13a
Fig 5.13b
Sostituiamo il modello del transistore (ricorda: valido per la polarizzazione e quando il transistore in linearit) nel circuito
visto prima, otteniamo il circuito di fig 5.14.
C
IC
IB
IB
RB
RC
IE
VBE
VBB
E
VCC
Fig 5.14
7
5.3.1. Esempio
RC
RA
VCC
VCC
A
C
E
RB
Consideriamo il circuito in fig. 5.15.

Prima di calcolare alcune grandezze, modifichiamo il
circuito calcolando lequivalente Thevenin della parte che
si trova a sinistra dei punti A e B.
Re q =
RE
Fig 5.15
IB
I E RE = ( I B + I C) RE = ( IB + IB) RE =
= (1 + ) IBRE
RC
VCE
VBE
IC
emett.
VCC
Veq
IE
RB
RA + RB
Siccome:
collet.
base
Ve q = VCC
Abbiamo calcolato la resistenza e la tensione equivalenti, e

possiamo ridisegnare il circuito (fig 5.16), sostituendo
anche il transistore con il modello per la polarizzazione.
Req
RARB
RA + RB
lequazione della maglia sinistra risulta:
Veq = I B Re q + VBE + (1 + ) IBRE
RE
Fig.5.16
Da questultima equazione otteniamo:
IB =
Veq VBE
Re q + (1 + ) RE
IC =
Ve q VBE
Re q + (1 + ) RE
Da queste fornule possiamo vedere che, grazie alla presenza di RE, siccome molto grande possiamo scrivere:
IC
V eq VBE
RE
Se invece RE non ci fosse, la corrente IC dipenderebbe dal valore di .

Scriviamo ora lequazione della maglia destra:
VCE Vcc IcRc ( IC + IB) RE

A seconda dei valori delle resistenze, VCE potrebbe anche risultare negativa: questo vorrebbe dire che il transistore non
lavora in linearit (vedi zone di funzionamento spiegate precedentemente), e di conseguenza il modello utilizzato per il
transisitore non pi valido.
Nei circuiti discreti la polarizzazione viene fatta fissando un valore di tensione, invece nei circuiti integrati avviene
imponendo il valore di corrente.
5.4. Possibili configurazioni per il piccolo segnale (transitori bipolari)

Abbiamo visto che il transistore, sotto le condizioni di piccolo segnale, pu essere studiato mediante un doppio bipolo.
A seconda delle grandezze che si considerano come uscita e ingresso, abbiamo 4 possibili configurazioni.
5.4.1. Stadio Common Emitter

iC
C
iB
RC
Rs
uscita
ingresso
iE
vs
E
Fig.5.17
ic
ib
Rs
In fig. 5.17 rappresentato lo stadfio common emitter.

Per studiare la relazione tra ingresso e uscita
utilizziamo il modello , ipotizzando infinita (circuito
aperto) la resistenza ru e la resistenza 1/rd.
Inserendo tale modello nel circuito di fig. 5.17
otteniamo il circuito di fig. 5.18.
Il nostro scopo quello di calcolare limpedenza di
ingresso e limpedenza di uscita, cio limpedenza
vista dal generatore Vs (esclusa la sua resistenza
interna Rs) e limpedenza vista dal carico Rc.
Calcoleremo inoltre il guadagno a vuoto, cio
ignorando la resistenza RS.
rb
v
gmv
Rc
r
vu
vs
E
Fig 5.18
Calcolo dellimpedenza di ingresso Rin, del rapporto v u/v s:
vs ibRs
= rb + r
ib
vsr
v = i br =
Rs + rb + r
gmvsrRc
vu = gmvRc =
Rs + rb + r
Rout = infinita
Limpedenza di ingresso pari alla serie di

resistenze rb e r.
Limpedenza di uscita infinita perch,
immaginando di applicare un generatore di
tensione al posto delluscita e annullando il
generatore indipendente, il generatre dipendente
vu
gmrRc
si annulla (v va a zero) la maglia destra si apre.
=
vs
Rs + rb + r Il rapporto tra uscita e ingresso, cio il guadagno,
negativo, e questo significa che il segnale in
uscita sfasato di 180; inoltre tale rapporto
dipende dai valori delle resistenze rb e r
(escludendo Rs perch parliamo di guadagno a
vuoto).
Quindi lo stadio common emitter permette di amplificare un segnale, ma lo amplifica invertito.
Rin =
5.4.2. Stadio Common Collector

Nel circuito di fig. 5.19 rappresentato lo stadio common collector; sostituendo il modello otteniamo il circuito di fig.
5.20.
iE
E
iB
iB + iC = iE
ib
rb
Rs
Rs
vu
gmv
r
v
ingresso
IC
RE
iC
vs
ie
vs
5.19
vu
re
Fig 5.20
Calcolo Rin (considerando la maglia sinistra, lunica significativa):
vs = ib( Rs + rb + r ) + (ib + gmv ) Re = ib( Rs + rb + r + Re + Re gmr )

Rin = (rb + r + Re + Re gmr )
nota che limpedenza di ingresso dipende dalla quantit (1+g m r)Re , e che gm r = del transistore che ha un valore
elevato; questo significa che limpedenza di ingresso ha un valore elevato confrontata a quella dello stadio Common
Emitter. Avendo unalta impedenza di ingresso, leffetto della resistenza Rs diventa trascurabile, e questo significa che il
comportamento dellamplificatore (la sua capacit di amplificazione) diventa indipendente dal generatore.
ie = i b + gm(ibr )
vu = Re i e = Re(i b + gmibr ) = Re( i b(1 + gmr ) ) = Re ib(1 + gmr )

Re ib(1 + gmr )
vu
=
vs ( Rs + rb + r + (1 + gmr ) Re) ib
In questo caso il guadagno positivo (segnale in uscita in fase), ma sempre minore di 1; al crescere di (1+g m r) il
guadagno si approssima a 1, per questo motivo questo stadio chiamato anche emitter follower.
Calcolo Rout immaginando di applicare un generatore di tensione al posto del carico e annullando il generatore
indipendente (fig 5.21):
ib
Rout =
rb
Rs
gmv
r
v
iE
ie
re
vu
V
I
v =
ib =
V
Rs + rb + r
ic =
g m r V
r
V
r + rb + rs
r + rb + Rs
V
Fig.5.21
10
Quindi:
I = ie ib ic
I =
V
V
r
+
+V
gm
re Rs + r b + r
Rs + rb + r
V V (1 + gmr )
1 + gmr
1
+
=V +
re Rs + rb + r
re Rs + rb + r
Rs + r b + r
Rout = re parallelo con
1 + gmr
I =
Limpedenza di ingresso aumenta della stessa quantit di cui diminuisce luscita : (1+g m r).
Quindi questo stadio ha una bassa impedenza di uscita, e ci significa che lamplificazione indipendente dal carico RL
(fig 5.22).
Rs
Rout
Avendo un valore alto di Rin e un valore basso di Rout si
rende lamplificazione indipendente dal generatore vs e
dal carico RL. Questo il comportamento tipico degli
amplificatori di tensione.
Rin
RL
vi
vu
Av i
vs
Fig 5.22
5. 4.3. Stadio Common Base

Nel circuito di fig. 5.23 rappresentato lo stadio common base; sostituendo il modello otteniamo il circuito di fig. 5.24.
iE
gmv
iC
iC
Rs
Rs
B
iB
RC
vu
Vs
rc
vu
iB
rb
vs
Fig 5.23
Fig 5.24
Calcolo Rin considerando la maglia sinistra (lunica significativa):
vs = iRs + i B ( r + rb) = iRS + (i + gmv )( r + rb) = iRS + ir + irb + gmv ( r + rb)

v = (i + gmv )r v =
infatti:
ir
(i + g r )
m
v + g m r v = ir v (1 + g m r ) = ir
11
vs = i ( Rs + r + rb ) + ( gmv )( r + rb) = i ( Rs + r + rb)
gmir
( r + rb)
(1 + gmr )
( r + rb)
vs
gmr
1
= ( Rs + r + rb ) gmr
= Rs + ( r + rb) 1
= Rs + ( r + rb)
i
1 + gmr
1 + gmr
(1 + gmr )
Rin =
( r + rb )
1 + gmr
Limpedenza di ingresso bassa e dipende sempre dalla solita quantit.

Calcoliamo il guadagno a vuoto v u/v s, scrivendo lequaz. alla maglia sinistra (ignorando la resistenza Rs):
vu = gmvRc
v = vs
r
r + rb
vu = gmvs
r
Rc
r + rb
vu
r
= gm
Rc
vs
r + rb
Limpedenza di uscita infinita per gli stessi motivi gi discussi per il Common Emitter. Avere impedenza bassa in
ingresso e alta in uscita tipico degli amplificatori di corrente (fig 5.25).
Rin
Rs
RL
Rout
vi
vu
Aii
Is
Fig 5.25
Si definiscono i 4 tipi di amplificatore (che vedremo in dettaglio) sulla base delle loro impedenze di ingresso e di uscita:
Ingresso
tensione
corrente
corrente
tensione
Uscita
tensione
corrente
tensione
corrente
Rin
0
0
Rout
0
Nome amplificatore
tensione
corrente
trans-resistenza
trans-conduttanza
5.5. Possibili configurazioni per il piccolo segnale (transitori CMOS)
Vgs
rd
Questo il modello per piccolo segnale del transitore CMOS (G=Gate,

D=Drain, S=Source). Non lo studiamo in dettaglio come abbiamo fatto per
il transistore bipolare; sufficiente dire che non esiste lo stadio
equivalente del Common Base e che limpedenza di ingresso sempre
infinita, mentre limpedenza di uscita dipende dalla configurazione (studio
analogo a quello appena fatto per i bipolari).
Considerando come ingresso la tensione Vgs, se come uscita considero la
tensione sul source ottengo lequivalente dellemitter follower, se
considero come uscita la tensione sul drain ottengo lequivalente del
common emitter.
12
5.6. Calcolo di g m e r
Ritornando al transistore bipolare e alla sua polarizzazione, abbiamo gi visto che le correnti e le tensioni nel transistore
sono legate da queste relazioni:
VBE
es V T
Ie = I e
Ic = IB
oppure
Ic = FIE = F IESe
V BE
VT
Abbiamo anche detto che vale la seguente uguaglianza:
gmr =
I valori gm e r dipendono singolarmente dal punto di funzionamento fissato, mentre ne dipende molto poco.
Quando abbiamo visto lesempio del diodo, abbiamo calcolato la resistenza differenziale derivando la tensione sul diodo
rispetto alla corrente nel diodo; ora calcoliamo gm come la derivata della corrente di collettore rispetto alla tensione VBE
(in altre parole calcoliamo il coefficiente angolare della tangente alla curva esponenziale IC (VBE) nel punto di
funzionamento):
VBE
gm =
r =
dIc
dVBE
VT
FI ESe
dIc = FIESe
VB E
VT
V BE
VT
1
VT
gm =
FIESe VT
Ic q
=
VT
VT
(Icq = corrente a riposo)
VT
Icq
In queste relazioni si pu vedere come gm e r dipendano dalla corrente Icq che si ha nel punto di funziomento a riposo
Q.
Esiste un altro parametro importante: la frequenza di transizione del transistore; si indica con il simbolo fT ed legato
alle capacit parassite del transistore (vedi modello ):
C + Cu =
gm
2fT
Il modello del transistore che abbiamo visto a parametri concentrati, e vale solo in un certo campo di (basse) frequenze.
In particolare, la teoria dice che il modello valido per frequenze inferiori a fT/3, anche se in pratica il modello offre buoni
risultati se la frequenza non supera fT/10. Il parametro fT non dipende dal punto di funzionamento, un valore costante
fornito dal costruttore.
13
CAPITOLO 5
SOMMARIO
5.1 Concetto di linerit e non linearit.................................................................................................................................................. 1
5.2. Modello del transistore per piccolo segnale................................................................................................................................ 4
5.3. Polarizzazione del transistore ......................................................................................................................................................... 6
5.3.1. Esempio ...................................................................................................................................................................................... 8
5.4. Possibili configurazioni per il piccolo segnale (transitori bipolari).......................................................................................... 9
5.4.1. Stadio Common Emitter............................................................................................................................................................ 9
5.4.2. Stadio Common Collector...................................................................................................................................................... 10
5. 4.3. Stadio Common Base............................................................................................................................................................ 11
5.5. Possibili configurazioni per il piccolo segnale (transitori CMOS)......................................................................................... 12
5.6. Calcolo di g m e r............................................................................................................................................................................. 13
14
Cap. 6 - Risposta in frequenza degli amplificatori
CAPITOLO 6
RISPOSTA IN FREQUENZA DEGLI AMPLIFICATORI

6.1. Funzioni di trasferimento, modulo e fase
Definiamo funzione di trasferimento
F(s) il legame esistente tra la
trasformata di Laplace del segnale di
uscita e la trasformata del segnale in
ingresso (fig 6.1).
F(s)
SU(s)
SE(s)
Fig 6.1
La funzione F(s) indipendente dal tipo di segnale applicato, ma dipende solo dalla costituzione del sistema, quindi
siamo in grado di individuare e caratterizzare il comportamento del sistema stesso studiando tale funzione.
Nota: si tratta di una funzione complessa di variabile complessa, in altre parole F(s) un numero complesso x+jy e la
variabile s un numero complesso + j.
Esempio 1
R
1/ sC
VE(s)
VU(s)
1
VU ( s)
1
sC =
F ( s) =
=
VE ( s ) R + 1
1 + sCR
sC
Fig 6.2
La funzione F(s), raffigurata in fig. 6.3,
presenta un polo nel semipiano negativo di
-1/RC
(polo)
Fig 6.3
Esempio 2
F ( s) =
1/ sC
VE(s)
VU ( s)
R
sCR
=
=
VE ( s ) R + 1
1 + sCR
sC
VU(s)
Fig 6.4
La funzione F(s), raffigurata in fig.6.5, presenta un polo e uno zero:
-1/RC
(polo)
s=0
(zero)
Fig 6.5
Normalmente abbiamo la seguente sequenza di operazioni:
Segnale di ingresso L F( s ) L1 Segnale di uscita

esempio: VE ( t ) VE ( s ) VE ( s ) F( s ) VU ( s ) VU ( t )
Noi, invece, ci limiteremo a estrarre da F(s) il comportamento della rete in regime sinusoidale; uso le informazioni
presenti in F(s) (posizione dei poli e degli zeri) per capire come si comporta la rete in regime sinusoidale, in modo da poter
tracciare la CURVA DI RISPOSTA.
In regime sinusoidale, la variabile s contiene solo la parte immaginaria: s= j, per cui studieremo la funzione complessa
F(j), in altre parole studieremo la sua fase e il suo modulo (che dipendono da ):
F ( j )
F ( j )
F ( j )
Se in ingresso ho uno stimolo sinusoidale, vista la linearit delle reti che consideriamo, anche in uscita avr la stessa
sinusoide, a meno di differenze sullampiezza e sulla fase:
fe(t)=Asin(t)
RETE
F(j)
fu(t)=|F(j)|Asin(t+)
(dove =fase di F(j))

Come possiamo osservare, non cambia la frequenza della sinusoide di ingresso, ma il modulo della funzione di
trasferimento va a modificare lampiezza della sinusoide mentre la fase della funzione di trasferimento va a modificare la
fase della sinusoide.
NOTA: =2f [w=rad/sec e f=1/sec=Hz].
Esempio:
f e ( t ) = A sen(2 1KHz )
f u ( t ) = F ( j 2 1KHz) A sen(2 1KHz + F ( j 2 1KHz ))
6.1.1 Andamento del modulo e della fase in funzione di (o di f)
Questi diagrammi si chiamano CURVE DI RISPOSTA e vengono disegnati su diagrammi di Bode; nei diagrammi di Bode,
allasse x applicata una scala logaritmica in base 10, sullasse y applicata una scala in decibel per quanto riguarda il
modulo (fig 6.6), una scala normale per quanto riguarda la fase (fig 6.7).
MODULO:
dB
|F(j)| o
Vu
Ve
scala logaritmica
0 dB
1
10
f [Hz] o [radHz]
100 1000
Fig 6.6
NOTA: in dB si esprimono solo rapporti e non grandezze singole. Definizione di decibel:
Definizione originale:
ndB = 10 log10
PU
PE
(Pu,Pe=Potenza in uscita, entrata)
Definizione per le tensioni:
ndB = 20 log 10
VU
VE
(Vu,Ve=tensione in uscita, entrata)
Esempi:
se
VU
=1
VE
allora
0 dB
se
VU
= 10
VE
allora
20 dB
se
VU
= 2
VE
allora
3 dB
se
VU
= 100
VE
allora
40 dB
se
VU
= 1
2
VE
allora
-3dB
Se il modulo del rapporto inferiore ad 1 avremo in dB un valore negativo, altrimenti, se il modulo del rapporto maggiore
di 1, avremo in dB un valore positivo. Nota che ad ogni aumento di 20 dB, il modulo si decuplica.
FASE:
rad
fase di F(j)
/2 o 90
/4 o 45
-/4 o 45
scala logaritmica
1
10
100 1000
f [Hz] o [radHz]
3
-/2 o 90
Fig 6.7
Una generica F(s) una funzione razionale fratta propria:
F ( s) =
PN
PD
dove il grado del polinomio al numeratore sicuramente inferiore, al pi uguale, al grado del polinomio al denominatore,
quindi il numero di zeri minore o uguale al numero dei poli. Inoltre, per una condizione di fisica realizzabilit, i poli si
devono trovare nel semipiano negativo di .
I polinomi possono essere rappresentati come prodotti di termini di 1 grado, per esempio:
x 2 + 2 x + 1 = ( x 1) ( x + 1)
quindi, in generale, avremo che F(s) si presenta in questa forma:
m
F ( s) = k
(s a )
i
i =0
n
(s
j= 0
con m n.
Le soluzioni ai ed i posssono essere reali o complesse; nel secondo caso, siccome i polinomi sono a coefficienti reali,
queste soluzioni sono complesse coniugate. Per cui potr avere solo poli e zeri del primo o del secondo ordine che si
presenteranno in queste forme:
primo ordine:
secondo ordine:
( s ai )
( s 2 bs + c)
Per ora limitiamoci ad osservare i termini del 1 ordine.
6.1.2 Tracciamento del modulo e della fase

Per quanto detto, la F(j), per quanto riguarda i poli, il prodotto di tanti termini del tipo
1
1
oppure
; queste
1+ s
s+a
due forme sono equivalenti perch posso passare da una allaltra facilmente:
1
1
1
1
1
1
=a
=
=
s+a 1 s+a a s
1 + s
+1
a
a
dove entra nel valore di k.

Fare il prodotto di tanti termini significa fare la somma dei loro logaritmi: graficamente, sul diagramma di Bode, significa
che posso sommare i vari grafici corrispondenti ai vari termini elementari per ottenere il grafico della funzione F(s).
Comportamento di un singolo polo
F ( s) =
1
1
F ( j ) =
1 + s
1 + j
F ( j ) =
1
1+
2
(abbiamo detto che s = j )
F ( j ) = arctg( )
Graficamente possiamo vedere landamento del modulo in fig 6.8.
dB
|F(j)|
scala logaritmica
1/
0 dB
[rad*Hz]
-3 dB
-[20log()+20log()]
Guardando la formula ottenuta per il

modulo di F(s), possiamo analizzare il
grafico dividendolo in due zone:
se << 1 allora |F(j)| tende ad 1,
cio a 0 dB
se >> 1 allora |F(j)| tende ad
1/; esprimendo questa quantit in
dB, otteniamo -[20log()+20log()]
dB.
Fig 6.8
Quindi quando >> 1 |F(j)| = -[20log()+20log()], relazione che pu essere vis ta come una retta del tipo:
y=-x+c che incontra lasse y=0 dB quando =1/.
La pendenza della retta a cui tende asintoticamente il modulo di 20dB/decade.
In definitiva lunico valore veramente interessante , perch cos sappiamo dove posizionare la curva; lo si legge
direttamente in F(s).
Passiamo ora tracciare la fase di F(j).
Se = 1 allora la fase sar:
fase di F(j)
/4 o 45
-arctg(1)=-45=-/4.
1/
0 dB
Si tratta di disegnare un arcotangente

stirata per via della scala logaritmica
adottata: a sinistra tender a zero, a
destra tender a -/2 (fig 6.9).
scala logaritmica
rad*Hz
-/4 o 45
-/2 o 90
Fig 6.9
Comportamento di un singolo zero

F ( s) = 1 + s
F ( j ) = 1 + 2 2
F ( j ) = arctg( )
In relazione al grafico in fig.6.10, possiamo

come prima individuare in due zone:
Se << 1 allora |F(j)| tende ad 1,
cio a 0 dB
Se >> 1 allora |F(j)| tende ad ,
5
che espresso in dB pari a
[20log()+20log()] dB.
|F(j)|
3 dB
scala logaritmica
0 dB
[rad*Hz]
1/
[20log()+20log()]
Fig 6.10
Quindi |F(j)| tende asintoticamente alla retta [20log()+20log()] dB che incontra lasse y=0 dB quando =1/.
La pendenza della retta 20dB/decade.
Anche in questo caso lunico valore intressante , perch cos sappiamo dove posizionare la curva; lo si trova
direttamente in F(s).
Vediamo ora landamento della fase in fig 6.11.
dB
/2 o 90
fase di F(j)
/4 o 45
scala logaritmica
0 dB
rad*Hz
1/
-/4 o 45
Fig 6.11
Come accennato prima, siccome F(s) il prodotto di molti termini, graficamente F(s) pu essere ottenuta sommando i
grafici ottenuti dai singoli termini. Limportante che ogni grafico elementare sia posizionato in modo opportuno.
Vediamo due casi particolari:
F( s ) = k
- zero nellorigine: F(s)=ks
F( s ) = 1 =
F( s ) =
- polo nellorigine: F(s)=k/s
1
k
F( s ) = 1 = k
Non possiamo posizionare un polo o un zero nello ZERO del diagramma di Bode, perch dovremmo disegnarlo a -; ma
ci significa che qualunque frequenza noi scegliamo, sar sempre molto pi grande della frequenza a cui si trova il polo o
lo zero. Graficamente, quindi, disegnamo solo la parte asintotica del grafico. In fig. 6.12a rappresentato landamento di
F(s)=ks, in fig 6.12b rappresentato landamento di F(s)=k/s.
dB
|F(j)|
dB
POLO
k
0 dB
0 dB
rad*Hz
|F(j)|
ZERO
1/k
rad*Hz
Fig 6.12a
Fig 6.12b
Vediamo ora lesempio di uno zero e di un polo:
F ( j ) =
sRC
1 + sRC
Con riferimento alla fig 6.13, il contributo dello zero nellorigine consiste nella retta B di pendenza 20dB/decade che taglia
lasse X in (1/RC); il contributo del polo in -1/RC consiste nella curva A. Il risultato di questi due contributi consiste
nella curva segnata in grassetto.
1/RC
A
-3 dB
Fig 6.13
6.2. Un esempio importante: il partitore compensato
C1
Lo schema del partitore compensato presentato

in fig. 6.14. Calcoliamo la funzione di
trasferimento.
R1
C2
Ve
R2
Vu
Fig 6.14
F ( s) =
Z2
Z1 + Z2
1
sCi
Ri
dove Zi =
=
1
1 + sCi Ri
Ri +
sC i
Ri
F( s ) =
R2
1 + sC 2 R 2
R2
R1
+
1 + sC 2 R 2 1 + sC 1 R 1
F( s ) =
R2
R 2 + R1
R 2 ( 1 + sR 1C1 )
R1 + sR 1R 2 C 2 + R 2 + sR 1 R 2 C1
1 + sC 1 R 1
1 + s ( C1 + C 2 )
= k
R 1R 2
R2 + R1
1 + s
1 + s
Possiamo ora analizzare la posizione relativa del polo rispetto allo zero; si presentano due casi:
|F(j)|
|F(j)|
caso 1
1/
polo
zero
1/
|F(j)|
|F(j)|
caso 2
1/
polo
zero
1/
Le curve disegnate sono puramente qualitative; occorre stabilire con maggior precisione la loro altezza e la loro ampiezza.
Possiamo vedere che in continua (frequenza zero) i condensatori scompaiono, viceversa a frequenza infinita scompare il
contributo delle resistenze:
quando 0
quando
R2
R2 + R1
R2
F ( j ) =
R2 + R1
F ( j ) =
C1 R1
( C1 + C2 )
R2 R1
R2 + R1
C1
C1 + C2
La posizione relativa dello zero rispetto al polo dipende da quale delle seguenti disuguaglianze vera:
R2
C2
<
zero a sinistra del polo
R2 + R1 C2 + C1
R2
C2
2>
zero a destra del polo
R2 + R1 C2 + C1
R2
C2
3=
; sotto questa condizione il polo e lo zero coincidono e il comportamento del partitore diventa
R2 + R1 C2 + C1
1-
indifferente alla frequenza.
6.3. Curve di risposta degli amplificatori

Analizziamo la curva di risposta di un amplificatore a larga banda (untuned) rappresentata in fig. 6.15.
|Vu/VS|dB
3 dB {
A0
fL
10
100
fH
Fig 6.15
Se, per semplicit, assumiamo che le 2 rette abbiano pendenza 20dB/decade, la f.d.t. sar:
F ( s) = A0
s
1
s + a 1 + s
fL=a
fH=1/
dove A 0, se espresso in dB, pari allaltezza della zona piatto del diagramma.
Dal grafico possiamo notare che tutte le frequenze centrali sono trattate allo stessso modo mentre allinizio ed alla fine il
guadagno tende a diminuire (diminuisce di un fattore 10 ogni volta che la frequenza aumenta/diminuisce di un fattore 10).
Individuiamo 2 frequenze: fL e fH dette frequenze di taglio, frequenze a cui il guadagno sceso di 3dB rispetto ad A 0 e
dove la fase in anticipo o ritardo di 45 rispetto alla banda passante. Nota: frequenza di taglio non vuol dire che tutte le
frequenze maggiori o minori vengono eliminate, ma solo attenuate.
Un amplificatore per essere non selettivo (untuned) deve avere la banda passante maggiore od uguale a 3 decadi; se la
banda passante pi stretta non posso parlare di amplificatore non selettivo. Se la banda passante strettissima ho un
amplificatore selettivo.
Se mi limito guardare la zona piatta posso dire che il guadagno indipendente dalla frequenza, cio lamplificatore in
questa zona di frequenza si comporta come una rete puramente resistiva, cio che non contiene condensatori (n
induttori) che tagliano le frequenze basse e alte. Per capire meglio possiamo dividere idealmente il diagramma e la
funzione F(s) in due parti, la parte alle basse frequenze (L) e la parte alle alte frequenze (H):
F ( s) = A0 L
F ( s) = A0
s
1
s + a 1 + s
alle basse frequenze avremo:
F( s ) = A 0
s
s+a
oppure, pi in generale:
(s
n
FL ( s) = A0
j =1
n
+ bj
+ ai )
(s
i =1
Questa funzione rappresenta il comportamento alle basse frequenze; quando s FL(s) tende ad A 0 (per questo motivo
numeratore e denominatore devono avere lo stesso grado).
alle alte frequenze avremo:
F( s ) = A 0
1
1 + s
oppure, pi in generale:
(1 + b s )
m
FH ( s) = A0
j =1
n
(1 + a s )
i i
i =1
Questa funzione rappresenta il comportamento alle alte frequenze; quando s0 FH(s) tende a A 0 (inoltre deve essere m<n
ossia il numero di zeri inferiore al numero di poli, afficnch, quando s, FH (s) tenda a 0, cio dB).
Da un punto di vista circuitale, alle basse frequenze leffetto dei condensatori provoca unattenuazione
dellamplificazione; questa attenuazione va diminuendo al crescere della frequenza, e ci significa che quei condensatori
tendono a comportarsi come corto circuiti, quindi tendono a scomparire dalla rete. A frequenze superiori a fL non
hanno pi influenza. Analogo discorso per le alte frequenze, dove i condensatori esercitano la loro influenza attenuando
lamplificazione; se si scende verso frequenze pi basse questi condensatori tendono a comportarsi come circuiti aperti,
quindi tendono a scomparire dalla rete (si potebbero rifare le stesse considerazioni per gli induttori).
Vediamo ora un amplificatore senza frequenza di taglio inferiore:
F ( s) = A0
1
1 + s
La curva di risposta rappresentata in fig. 2.16 quella degli amplificatori operazionali detti anchi amplificatori per
continua.
|Vu/VS|dB
3 dB {
A0
1
10
100
fH
10
Fig 6.16
A questo punto possibile analizzare il comportamento di un amplificatore che presenta in ingresso un segnale
periodico; in particolare vogliamo calcolare modulo e fase della funzione di trasferimento (nella realt gli amplificatori
servono anche per segnali non periodici, ma a noi basta vedere un esempio).
f (t) = f (t + T )
T = periodo
a0
+ ( ai cos(i t ) + bi sen(i t ))
2
i =1
i =1
T
2
a i = f ( t ) cos( it )dt
T 0
dove
2 T
bi = f ( t ) sen(it ) dt
T 0
2
ricordiamo = 2f =
T
Un qualunque segnale periodico pu essere sviluppato in

serie di Fourier secondo la formula riportata qui a sinistra.
f (t) =
Il primo termine della serie detto armonica fondamentale,

mentre i termini successivi sono detti semplicemente
armoniche.
Ricordiamo ancora 2 definizioni:

- se f(t)=f(-t) allora la funzione si dice pari (es. coseno)
- se f(t)=-f(-t) allora la funzione si dice dispari (es. seno)
Lo sviluppo di una funzione periodica pari conterr solo coseni mentre lo sviluppo una funzione periodica dispari
conterr solo seni.
Vediamo cosa succede se una funzione f(t) come quella appena descritta entra allinterno di uno scatolo con f.d.t.
classica (ossia banda passante e frequenze di taglio sia inferiore che superiore).
Chiaramente ci che esce non sar uguale a ci che entra, perch ci saranno armoniche (cio frequenze) che verranno
trattate (cio amplificate) in modo diverso dalle altre; questo significa che avremo sempre distorsione in frequenza (cio
non fedelt di trasferimento del segnale).
Supponiamo di avere in ingresso unonda quadra:
e supponiamo di mandarla in una rete con un solo polo
1
;
1+ s
quelle armoniche con frequenza elevata saranno attenuate,

mentre le armoniche a bassa frequenza saranno mantenute.
Se derivo londa quadra ottengo:
+
0
-
Se derivo lo sviluppo di Fourier (supponendo per semplicit di avere solo termini seno) ottengo:
d
bi sen(it ) i bi cos(i t )
dt
Analizzando la derivata possiamo osservare che:
11
- la pulsazione quindi fissa e non posso modificarla

- il coseno una quantit limitata tra -1 ed 1
- b i per definizione di integrale definito un numero finito
Derivando londa quadra ottengo valori infiniti, ma derivando la rispettiva serie di Fourier non riesco a ottenere quantit
infinite, a meno di non considerare i termini con i molto grande (i), cio le armoniche ad alta frequenza; ma sono
proprio queste le armoniche attenuate dal polo, quindi in uscita non riesco ad avere i fronti ripidi.
Quindi le armoniche ad alte frequenze costituiscono i fronti mentre le armoniche di bassa frequenza costituiscono i
livelli.Se taglio le basse frequenze significa che taglio i livelli. Se tengo solo le armoniche alte passsano solo i fronti.
In conclusione, per ottenere unonda quadra anche in uscita devo far passare almeno una decina di armoniche oltre alla
fondamentale.
Se presente la fL sicuramente non passa la componente continua, cio larmonica a frequenza zero.
Inoltre, nota che qualunque amplificatore reale ha sempre una frequenza di taglio superiore, cio aumentando la
frequenza, prima o poi, inizia ad attenuare il segnale (circuitalmente sempre presente un condensatore verso massa).
Per ottenere una ben determinata curva di risposta dobbiamo essere in grado di inserire poli e zeri ha nostro piacimento in
modo da modellare la curva di risposta.
6.4. Introduzione di poli e zeri

Introduzione di un polo del 1 ordine
Come rappresentato in figura 6.17,
introduciamo un polo aggiungendo un
condensatore in parallelo al segnale;
infatti:
Ro
1/sC
Ri
1
R
sC i
1
+ Ri
sC
Vi =
AV1
1
Ri
Ro + sC
1
+ Ri
sC
Vi
AV1
Fig 6.17
Vi
=
AV1
Ri
( Ro + Ri ) (1 + s
[= k
Ri Ro C
)
Ri + Ro
1
]
1 + s
Introduzione di uno zero nellorigine
Ru
1/sC
Ri
Vi
AV1
12
Fig 6.18
Vi
=
AV1
Ri
Ri + Ru +
1
sC
sRi C
( Ri + Ru ) sC + 1
[=
s
1 + s
zero nellorigine, polo in
1
]
Metto un condensatore in serie al segnale che impedisce il passaggio di frequenze basse (fig 6.18). Se metto uno zero
nellorigine, a basse frequenze il modulo della funzione di trasferimento si abbassa molto.
Questo uno dei metodi pi semplici per accoppiaree 2 stadi separandoli dal punto di vista della polarizzazione.
Sono disaccoppiati in continua o accoppiati in alternata.
Per avere un polo e uno zero, quindi per realizzare lamplificatore ad ampia banda, devo avere 2 condensatori, uno in
parallelo e uno in serie al segnale, ma con costanti di tempo diverse: una deve essere almeno a 3 decadi dallaltra
(condizione minima per parlare di larga banda).
Consideriamo il circuito di fig 6.19.
Ro
R
Vo
Ri
Vi
1/sC
Fig 6.19
Limpededenza vista dallo stadio di sinistra :
1
)
Ri (1 + sCR)
sC
Z=
=
1
( Ri + R ) sC + 1
Ri + ( R +
)
sC
Ri ( R +
Nota : se s0 allora ZRi ( il condensatore diventa un circuito aperto); se s allora ZR//Ri (il condensatore
diventa un corto circuito).
A questo punto calcoliamo la f.d.t.:
13
R i ( 1 + sCR )
Vi
Z
1 + sC( R + R i )
R i ( 1 + sCR )
F( s ) =
=
=
=
=
(1 + sRC ) R i
Vo Z + R o
( R o ( 1 + sC ( R + R i )) + ( 1 + sRC) R i
( Ro +
1 + sC( R + R i )
=
R i ( 1 + sCR )
R o + R i + sC( R o R + R o R i + RR i )
ma
RoRi
R o R + R o R i + RR i = R o R i + R( R o + R i ) = ( R o + R i ) R +
Ro + Ri
quindi F( s ) =
R i ( 1 + sCR )
Ro Ri
( R o + R i )1 + sC( R +
Ro + Ri
[= k
1 + s
1 + s
>
1 1
< ]

Considerazioni:
lo zero dipende solo da R e da C (vedi numeratore)

il polo dipende da R, Ri, Ro e da C
la frequenza del polo pi bassa di quella dello zero (fig 6.20)
polo
zero
Fig 6.20
il valore dello zero lo posso decidere variando R e C

con la coppia resistore-condensatore inserisco un polo ed uno zero con il polo a frequenza pi bassa
utili per fare compensazione zero-polo
per fare un polo a basse frequenze (ordine dellHz) sar necessario avere R dellordine del M e C dellordine dei F,
cio resistenze e condensatori di valore molto alto, ma questi valori sono incompatibili con le tecniche di integrazione
dei componenti; il trucco consiste nelottenere una apparente capacit elevata, sfruttando leffetto Miller.
6.5. Effetto Miller

Sia data una rete N con due punti A e B collegati tramite un impedenza Z:
Z
I1
I2
A
IA
IB
N
VA
VB
Fig. 6.21
14
GND
Vediamo sotto quali condizioni il circuito di fig. 6.21 equivalente al circuito di fig 6.22:
VA
VB
A
IA
IB
I2
I1
Z
Fig 6.22
GND
Determiniamo quale legame sussiste tra le impedenze della seconda rete e limpedenza della prima. Innanzitutto i due
circuiti sono equivalenti se le tensioni e le correnti di ingresso/uscita della rete N sono uguali; questo implica che I1=I1 e
che I2=I2:
I 1' =
VA
Z'
quindi:
I 2' =
VB
Z ''
quindi:
V A VB
Z
V A VA VB
=
cio
Z'
Z
I1 =
I2 =
Z' = Z
1
V
1 B
VA
VB VA
Z
VB VB V A
=
Z ''
Z
cio
Z '' = Z
VB
VA
VB
1
VA
Concentriamoci sullespressione trovata per Z :
se
VB
<< 0
VA
otteniamo un valore di Z molto piccolo (impedenza di ingresso del secondo circuito molto piccola); se Z un
condensatore, chiamando G=-(VB/VA), otteniamo:
Z' =
1
sC (1 + G)
Cos si vede chiaramente che se G molto grande, limpedenza di ingresso del secondo circuito diventa un condensatore
di capacit elevata pari a C(1+G). Otteniamo in tal modo che il condensatore visto allingresso molto pi grande di
quello collegato fisicamente; tale trucco si utilizza in tecnologia integrata dove non si possono realizzare grandi capacit.
Sfruttando leffetto Miller possibile introdurre dei poli a basse frequenze; infatti, come visto prima, valori alti di capacit
implicano alti valori delle costante di tempo e quindi poli molto vicini allorigine.
15
6.6. Esempio di disaccoppiamento in continua

Consideriamo un generico stadio (fig 6.23).
Questo condensatore posto in
serie disaccoppia in continua il
prossimo stadio.
Questo condensatore posto in

serie disaccoppia in continua lo
stadio dal generatore.
Fig 6.23
Il punto di funzionamento a riposo non viene influenzato dallaggiunta dei condensatori, perch questi, per quanto
riguarda la polarizzazione, si comportano come circuiti aperti. Se invece accoppio direttamente un generatore e/o un altro
stadio, il punto di funzionamento cambia, perch tiene conto della presenza del generatore, della sua resistenza interna e
della presenza dellaltro stadio (fig 6.24).
Fig 6.24
Utilizzare i condensatori in questo modo molto utile per disaccoppiare in continua gli stadi; ma questa tecnica taglia la
continua, cio il segnale a frequenza zero, e quindi non va bene se si vuole che questo non accada.
6.7. Effetti della temperatura (cenni)

Riprendiamo lo stadio appena visto, ma un po semplificato (fig 6.25).
C
B
E
Req
VBE
Veq
Allinterno della maglia troviamo la Veq del segnale

ma anche la VBE del transistore; questultima
tensione uno dei tre parametri principali di un
transistore bipolare che subiscono linfluenza della
temperatura:
La VBE (25 mV / C)
Il (1% / C)
La ICB raddoppia ogni 10C (corrente di 16
saturazione inversa)
Fig 6.25
Le variazioni di temperatura inducono variazioni nella tensione VBE , variazioni che modificano il punto di funzionamento a
riposo e sono indistinguibili dalle variazioni indotte dal generatore Veq. Possiamo infatti rappresentare le variazioni
indotte dalla temperatura con un generatore di tensione posto in serie allemettitore e supporre ideale lemettitore (fig
6.26).
Come posso separare le variazioni indotte dalla temperatura da quelle indotte dal generatore Veq?
La variazione della VBE rispetto alla temperatura un fenomeno lento (< 1Hz). Una soluzione poterebbe essere quella di
inserire una frequenza di taglio inferiore in modo tale da attenuare fortemente i segnali a bassa frequenza, e quindi quelli
dovuti alla temperatura.
Se non possibile mettere la frequenza di taglio inferiore (ossia il segnale che serve ha anche frequenze lente), per
esempio nel caso si debba misurare una temperatura, la nostra unica speranza separare i due segnali in ampiezza; ma
questa soluzione non va bene perch le ampiezze dei due segnali sono del tutto paragonabili (entrambe molto piccole).
Conclusione: con un solo transistore non riesco a

risolvere il problema di amplificare i segnali che
contengono anche basse frequenze.
La soluzione consiste nel mettere nella maglia qualcosa
che si opponga alleffetto termico e lo compensi.
Facciamo una modifica circuitale dove nella maglia sono
presenti 2 elementi che si comportano allo stesso modo
ma che circuitalmente sono connessi in modo tale da
annullare i loro effetti: vediamo lo stadio differenziale.
emettitore ideale
VBE/T
Req
Veq
Fig 6.26
6.8. Stadio differenziale

E quella configurazione che serve per amplificare con basse derive, ed in grado di amplificare anche la continua.. Ha
avuto un notevole sviluppo con i circuiti integrati perch prima si avevano costi elevati.
VCC
IC1
IC2
R1
R2
VC1
VC2
IB1
In riferimento alla fig. 6.27:
IB2
T1
V1
Questo stadio si basa sulla bont dei 3 elementi

che lo costituiscono:
- 2 transistori uguali (il pi possibile)
- 1 generatore di corrente con elevata
impedenza in uscita
T2
VBE1
IE1 Fausto
IE2
BONAUDO Alessandro - RICCHIARDI
VBE2
V2
I0
-V
I0 un generatore ideale di tensione (eroga

corrente costante indipendentemente dalla
tensione presente ai suoi capi)
V1, V2 generatori ideali di tensioni (non c la
17
resistenza in serie)
La tensione VEE negativa perch il
transisitore fatto con transistori e deve
funzionare anche con segnale nullo
Lo stadio polarizzato in corrente (I0)
Fig 6.27
Nellipotesi di transistori idealmente identici, abbiamo che IE1 = IE2

Se V1 e V2 sono nulli oppure se V1 = V2 in ogni ramo ho una corrente pari a I0/2.
Scriviamo lequazione alla maglia riportata in fig. 6.28.
IB1
IB2
T1
T2
(1)
V1
VBE1
IE1
IE2
VBE2
V2
V1 = VBE1 VBE 2 + V2
V1 V2 = VBE 1 VBE 2 = Vd
Fig 6.28
Siccome abbiamo supposto identici i due transistori, le variazioni di VBE1 dovute alla temperatura sono identiche alle
variazioni di VBE2 , ma questultime hanno segno opposto, quindi gli effetti dovuti alla temperatura si annullano. In realt,
succede che tanto pi i 2 transistori sono uguali tanto pi leffetto di compensazione marcato.
Facciamo ora lequazione al nodo riportato in fig 6.29.
IE1
Fig 6.29
( 2) I E 1 + I E 2 = I 0
oppure
I C1 + I C 2 = F I 0
IE2
I0
( 3) I E = I ES e
infatti : I c
= FI E
VB E
VT
Se le tensioni V1 e V2 non sono uguali la corrente non si divide pi in modo uguale sui 2 rami; studiamo il legame tra la Vd
e le correnti. Riprendiamo la (2):
I C1 (1 +
I C2
F I0
) = F I 0 IC1 =
I C2
IC1
1+
IC1
I C2 =
e, analogamente
F I0
IC1
1+
I C2
dalla (3), siccome IC=FIE , otteniamo:
I C1 = F I ES e
VBE 1
VT
I C 2 = F I ES e
V
d
I C1
(VBE 1 VBE 2 )/VT
VT
=e
=e
IC2
VBE 2
VT
d
I C2
(VBE 2 VBE 1 )/ VT
=e
= e VT
IC1
Combinando queste ultime equazioni con quelle trovate poco sopra otteniamo:
18
I C1 =
F I0
1+ e
I C2 =
V
d
VT
F I0
Vd
1 + e VT
Landamento delle 2 correnti in funzione della tensione differenziale rappresentato in fig. 6.30.
IC1, IC2
FI0
IC1
FI0/2
Fig 6.30
IC2
-2VT
Vd
2VT
Osservazioni:
Se V1 >> V2 allora tutta la corrente IC1 (tutta la corrente passa nel ramo sinistro)
Se V2 >> V1 allora tutta la corrente IC2 (tutta la corrente passa nel ramo destro)
Questo un comportamento binario dello stadio differenziale che infatti viene sfruttato dalle porte ECL.
A questo punto se R1= R2= RC abbiamo:
VC 1 = VCC I C1 RC
VC 2 = VCC I C 2 RC
se aumento V1 (ossia aumenta Vd) avr:
VC 2
VC 1
in
fase
sfasato 180
Andiamo ora a studiare il tutto per il piccolo segnale; per fare ci dobbiamo prendere un punto di funzionamento a riposo
P, fare la derivata della funzione e calcolarla in P. Sostituiamo cos alla curva le tangenti alla curva nel punto P; come
punto di funzionamento a riposo prendiamo il punto in Vd=0, sul grafico il punto (0, FIO/2):
19
dI C1
g m1 =
dVd
dI
gm = C
dVd
dI C 2
g m2 =
dVd
d
dI C 1
F I0
1
VT
=
e
( )
2
V
dVd
VT
d
1 + e VT
che calcolata in P(Vd = 0)

g m1 =
F I0
e
4 VT
g m2 =
F I0
4 VT
I due valori ottenuti sono i coefficienti angolari delle due rette tangenti che linearizzano lo stadio; scriviamo lequazioni
complete di tali tangenti:
F I0 F I 0
F I0
I C1 = g m1 Vd + 2 = 4 V Vd + 2
T
se I C1 = 0 Vd = 2 VT asse Vd
se I = I V = 2 V asse I
C1
F 0
d
T
F 0
F I0
dI C 2
dV = 4 V
T
d
F I0
I
I
= F 0 Vd + F 0
I C 2 = g m2 Vd +
2
4 VT
2
se I C 2 = 0 Vd = 2 VT asse Vd
se I C 2 = F I 0 Vd = 2 VT asse F I 0
In base alle considerazioni svolte, otteniamo il grafico in fig 6.31.
IC1, IC2
FI0
IC1
FI0/2
Fig 6.31
IC2
-2VT
2VT
Vd
Ora possibile calcolare lerrore relativo, nel punto Vd=VT, causato dalla sostituzione della curva con la retta tangente
passante per P:
20
F I0
I
3
VT + F 0 = F I 0
4 VT
2
4
F I0
=
= 0.73 F I 0
Vd
curva tan gente I C1 =

curva reale I C 1
1+ e
VT
Lerrore che si commette pari a 2/75, cio circa il 2,6 %.
6.9. Derive e offset: prime considerazioni

Definizione di deriva: scostamento di una certa grandezza in funzione di unaltra; si tratta di un effetto dinamico, per
esempio la variazione della tensione rispetto alla variazione della temperatura.
Definizione di offset: scostamento costante di una certa grandezza rispetto ad un valore di riferimento; si tratta di un
effetto statico, ad esempio la differenza di tensione tra due generatori che dovrebbero essere uguali.
Nel caso dello stadio differenziale, se il transistor T1 e il transitor T2 non sono perfettamente uguali, le due correnti IE1 e
IE2 , anche con V1=V2=0, sono diverse e quindi ho un offset di corrente.
Le derive possono essere viste come variazioni di offset rispetto a una certa grandezza; per esempio le due tensioni VBE1
e VBE2 sono diverse (offset di tensione) e variano con il variare della temperatura (deriva).
Loffset recuperabile perch una volta che noto lo posso compensare con un generatore di segno opposto:
A e B sono i due ingressi dello stadio differenziale;
VBE o VOFF rappresenta lo scostamento tra VBE1 e VBE2.
VBE
B
Per quanto riguarda le correnti, per studiare leffetto delle derive e degli offset occorre riprendere il circuito dello stadio
differenziale aggiungendo per le resistenze in serie ai generatori V1 e V2; poniamo per semplicit che V1=V2=0 e quindi
nel disegno di fig 6.32 sono scomparsi i due generatori.
VCC
IC1
IC2
R1
R2
VC1
VC2
IB1
IB2
T1
RB1
T2
RB2
VBE1
IE1
IE2
VBE2
I0
-VEE
Fig 6.32
21
Scriviamo lequazione alla maglia:
I B1 R B1 + VBE1 VBE 2 I B2 R B2 = 0
Nellipotesi di idealit, IB1 = IB2 e VBE1 = VBE2 quindi, affinch lequazione sia vera, deve essere RB1 = RB2. Questo significa
che per limitare gli offset, le due resistenze poste agli ingressi devono essere il pi possibile uguali.
Nellipotesi realistica che i due transitori siano leggermente diversi, avr che IB1 IB2 e dunque, pur avendo RB1 = RB2
non riesco ad eliminare lasimmetria. Per ottenere questo risultato dovrei eliminare le resistenze, ma siccome questo non
praticamente possibile, cerco di mettere le resistenze pi piccole possibili. In questo modo
IB1 RB1 IB2RB2
questultimo:
A
diventa trascurabile rispetto a VBE1 VBE2 e posso considerare come unico offset significativo
VBE
Quindi agli ingressi metto due resistenze uguali e molto piccole.
22
CAPITOLO 6
SOMMARIO
6.1. Funzioni di trasferimento, modulo e fase...................................................................................................................................... 1
6.1.1 Andamento del modulo e della fase in funzione di (o di f) .............................................................................................. 2
6.1.2 Tracciamento del modulo e della fase..................................................................................................................................... 4
6.2. Un esempio importante: il partitore compensato......................................................................................................................... 7
6.3. Curve di risposta degli amplificatori.............................................................................................................................................. 9
6.4. Introduzione di poli e zeri.............................................................................................................................................................. 12
6.5. Effetto Miller................................................................................................................................................................................... 14
6.6. Esempio di disaccoppiamento in continua................................................................................................................................. 16
6.7. Effetti della temperatura (cenni)................................................................................................................................................... 16
6.8. Stadio differenziale........................................................................................................................................................................ 17
6.9. Derive e offset: prime considerazioni.......................................................................................................................................... 21
23
Cap. 7 -Amplificatori operazionali
CAPITOLO 7
AMPLIFICATORI OPERAZIONALI
7.1. Lamplificatore operazionale
Consideriamo un circuito con due ingressi e unuscita (fig 7.1). Supponiamo che questo sistema sia in linearit (se fatto
con transistori allora stato polarizzato). Abbiamo che:
Vu=f (V1,V2)
Definiamo segnale di tipo differenziale la grandezza:
V1
Vu
Vd=V1 V2
V2
e segnale di modo comune la grandezza:
Fig 7.1
Vc =
V1 + V2
2
Sommando le due equazioni ricaviamo queste due relazioni:
V1 = Vc +
Vd
2
V2 = Vc
Vd
2
Possiamo rappresentare circuitalmente queste due relazioni tramite dei generatori di tensione opportuni (fig 7.2a).
Vd/2
V1
Vu
Vu
Vd/2
Vc
V2
Fig 7.2b
Fig 7.2a
Nel circuito in fig 7.2b:
se Vc =0 V1 - V2 = Vd : la differenza di tensione tra i due morsetti pari a Vd
se Vd=0 a entrambi i morsetti applicata la tensione Vc
Questi dircorsi valgono per qualsiasi circuito con due ingressi, se presenta una topologia di questo tipo.
Nellipotesi di sistema lineare, possiamo utilizzare la sovrapposizione degli effetti, e quindi scriviamo:
Vu = AdVd + AcVc
dove A d il guadagno differenziale o di modo differenziale, e A c il guadagno di modo comune.
Definiamo inoltre il Common Mode Rejection Ratio:
CMRR =
Ad
Ac
dB
Se un sistema ha due ingressi, possiamo esprimere luscita in funzione della differenza dei due segnali di ingresso e della
loro media aritmetica. Grazie allipotesi di linearit posso dire che luscita esprimibile tramite una combinazione lineare di
Vd e Vc .
Facciamo qualche considerazione sui valori di Ad, A c e CMRR.
Un amplificatore a due ingressi unamplificatore differenziale ideale se A c =0.
Nel caso reale invece deve essere vera la condizione:
A c << A d (non significa necessariamente che A d debba essere grande) ossia CMRR >> 1.
Un amplificatore operazionale :
un amplificatore differenziale
A d >> 1 (A d deve essere elevato, A d 106)
un amplificatore per continua, quindi non presenta frequenza di taglio inferiore
deve possedere basse derive termiche
Nota: un amplificatore che abbia Ad=1 e AC=0 pu essere classificato come amplificatore differenziale ma non come
amplificatore operazionale.
Il simbolo circuitale rappresentato in fig 7.3.
V+
-
Vd
VU=AdVd
Fig 7.3
Un amplificatore operazionale ideale dovrebbe presentare le seguenti caratteristiche elettriche:
guadagno di tensione A d infinito
Ad =
C da notare che lerrore che si introduce approssimando ad il guadagno A minore dellerrore commesso sugli
elementi di contorno, ad esempio la tolleranza sui componenti.
Tensione differenziale nulla
Vd = 0
Questa caratteristica deriva dalla precedente ricordando che la tensione in uscita data dal prodotto del guadagno
per la tensione differenziale. Siccome la tensione in uscita limitata (non pu essere infinita!) ne consegue che Vd
deve essere uguale a zero. Quindi come se allingresso ci fosse un corto circuito.
Corrente assorbita dagli ingressi nulla
id = 0
Questo deriva dallaffermazione precedente: se la tensione differenziale nulla, qualunque valore finito abbia
limpedenza di ingresso, ne consegue che la corrente in ingresso nulla. Quindi come se allingresso ci fosse un
circuito aperto.
Date le ultime due caratteristiche si dice che il circuito di ingresso di un amplificatore operazionale ideale un
CORTO CIRCUITO VIRTUALE (o massa virtuale).
Nota: nei morsetti dingresso pu passare una corrente qualunque ma si tratta di corrente di polarizzazione e non di
segnale. E questultima che nulla nei morsetti.
Resistenza di ingresso infinita
Ri =
Si assume infinita, in tale modo non vi sono effetti di carico sullo stadio precedente.
Resistenza di uscita nulla
Ro = 0
Si assume nulla, in tale modo luscita pu pilotare un numero infinito di altri dispositivi.
Larghezza di banda B infinita
B=
in modo tale che un segnale di frequenza da 0 ad Hz possa essere amplificato senza subire nessuna attenuazione.
Rapporto di rigetto di modo comune infinito
CMRR =
Ad
AC
=
dB
in modo tale che la tensione di uscita di modo comune sia nulla.
Slew Rate infinito
SR =
in modo tale che la tensione di uscita vari con le variazioni della tensione di ingresso senza nessun ritardo.
Lamplificatore operazionale ideale un amplificatore di tensione in quanto limpedenza di ingresso infinita e quella di
uscita nulla.
Lequazione fondamentale di un amplificatore operazionale
VU = AdVd
e pu essere rappresentata graficamente come in fig 7.4.
VU
Vd
Fig 7.4
Si nota che la tensione di uscita non pu superare il valore

della tensione positiva e negativa di saturazione che
coincidono con le tensioni di alimentazione.
Ci significa che la tensione di uscita direttamente
proporzionale alla tensione di ingresso finch non
raggiunge il valore delle tensioni di saturazione, dopo di
ch la tensione di uscita rimane costante. Tale curva viene
detta CARATTERISTICA DI TRASFERIMENTO IDEALE
DI TENSIONE: ideale in quanto si suppone la tensione di
offset di uscita nulla.
Tale caratteristica descrive landamento della tensione di uscita in funzione della tensione differenziale di ingresso
quando lamplificatore operazionale lavora ad ANELLO APERTO, vale a dire quando non esiste connessione tra
lingresso e luscita.
7.2. I 4 tipi di amplificatore

7.2.1. Amplificatore di tensione
Supponiamo di utilizzare un amp lificatore operazionale ideale e studiamo il circuito rappresentato in fig 7.5.
R2
Risolviamo il circuito il corto circuito virtuale:
R1
VU
Vd
V + = VS = V = VU
R1
R1 + R2
VU
R
= 1+ 2
VS
R1
VS
Quindi il guadagno dipende solo dalle resistenze

interne. La resistenza di ingresso dello stadio coincide
con la resistenza di ingresso dellamplificatore
operazionale; si ha pertanto Ri=.
Fig 7.5
La resistenza di uscita dello stadio, vista dal carico, data da:
Rout = RO / /( R1 + R2 )
la quale, essendo RO=0, sar nulla.
R2
Ri
Vi
RO
R1
Vu
Lo stadio analizzato equivale al circuito di fig. 7.6.
VS
Abbiamo cos ottenuto le carateristiche di un

amplificatore operazionale di tensione: impedenza di
ingresso idealmente infinita e impedenza di uscita
idealmente nulla.
AVi
Fig 7.6
7.2.1. Amplificatore di transresistenza

i2
R2
Risolviamo il circuito di fig 7.7.
i1 =
R1
VS
i1
Vu
VS
R1
i2 =
VU
R2
visto che i2 = i1
VU
R
= 2
VS
R1
Fig 7.7
Per rendersi conto che tale stadio non un amplificatore di tensione sufficiente andare a calcolare le resistenze di
ingresso ed uscita. A tale scopo conveniente utilizzare il circuito di fig.7.8.
equivalente Norton
i2
R2
ii
i1
R1
IS
Vu
Fig 7.8
I S = i1 + i 2 + i i
i1 = 0 perch ai capi di R 1 non c' differenza di tensione
e i i = 0 perch non entra corrente nell' operazionale
per cui VU = i 2 R2 = I S R2
Limpedenza di ingresso risulta essere nulla, cos come limpedenza di uscita:
Ring =
VS Vd
=
=0
IS
IS
Rout = RO / /( R1 + R2 ) = 0
Questi valori di impedenza caratterizzano un amplificatore di transresistenza.
7.2.3. Amplificatore di transconduttanza
VS
Risolviamo il circuito di fig. 7.9.
RL
VR
IL
VR = I L R
VS = VR = I L R
IL 1
=
VS
R
Fig 7.9
Possiamo subito notare che lamplificazione non dipende n dallamplificatore n dal carico RL ( indipendente dalla
particolare applicazione). Limpedenza di ingresso elevata (la corrente in ingresso nulla); per quanto riguarda
limpedenza di uscita, per calcolarla occorre considerare lamplificatore operazionale reale (fig 7.10), applicare un
generatore di corrente al posto del carico e calcolare il rapporto (V1-V2) /I. Assumiamo la resistenza Ri di ingresso elevata
(praticamente un circuito aperto) e calcoliamo quanto vale ROUT.
V1 V2
I
se Ri V2 = I R
ROUT =
V1
RO
Ri
Vd
altrimenti V2 = I ( R / / Ri )
V1 = A Vd + I RO
AVd
I
Vediamo quanto vale Vd e calcoliamo la ROUT,

cio limpedenza di uscita dellintero circuito.
V2
R
Fig 7.10
Vd = V2 = I R
A I R + RO I + I R
ROUT =
=
I
= R (1 + A) + RO
Si pu gi vedere che limpedenza di uscita molto alta perch A un valore alto.

A questo punto sarebbe sufficiente, ma per capire meglio ristudiamo il tutto facendo lequivalente Norton (fig 7.11).
V1
Ri
Vd
Non occorre rifare tutti i calcoli precedenti; le

uniche modifiche sono le seguenti:
V1 = ( I + GV d ) Ro = IR o + GV d Ro
VdG
RO
I
V2
ponendo A=RoG otteniamo la stessa espressione

precedente.
ROUT = R (1 + RO G ) + RO
ROUT = R + RRO G + RO = R + (1 + GR) RO
R
Fig 7.11
In questo modo ci siamo ricondotti in una forma canonica dove limpedenza di uscita data dallimpedenza duscita del
sistema morto, RO, moltiplicata per una quantit, 1+GR, detta guadagno danello o desensitivity.
Le stesse cose le avremmo potute ottenere applicando le regole di un sistema ad anello chiuso in reazione negativa
(vedremo pi avanti cosa significa).
In conclusione la ROUT molto elevata (al limite se A ROUT ), quindi la corrente che passa nel carico viene
mantenuta indipendentemente dal valore del carico.
Il problema di questa configurazione il fatto che il carico fluttuante (ossia la resistenza RL non ha riferimento a massa).
NOTA: I carichi pilotati in corrente sono quelli di tipo induttivo (motori, relais, lettori floppy, ..).
7.2.4. Amplificatore di corrente

Studiamo il circuito di fig 7.12 applcando le
condizioni di amplificatore ideale.
Dal fatto che Ii=0 (corrente entrante nel -) abbiamo:
RL
IS
IL
I1 = I L
R1
I1
I S + I1 = 0 IS = I1
R2
IL
R1
= I S
= ( 1 +
)
R1 + R2
IS
R2
R2
Limpedenza di ingresso nulla (perch Vd=0),
mentre limpedenza di uscita elevata (potremmo
rifare lo stesso calcolo gi fatto con lamplificatore di
transconduttanza).
Fig 7.12
Abbiamo cos trovato la f.d.t. di un amplificatore di corrente; come per gli altri amplificatori, la f.d.t. dipende dal rapporto
delle resistenze e non dai loro valori assoluti. Attenzione: bisogna ricordarsi che nella realt lamplificatore non
ideale;questo significa che non possiamo mettere resistenze di valore qualunque, perch esistono:
non linearit in ingresso (corrente di polarizzazione, offset, derive)

non linearit in uscita (massima corrente erogabile)
Un amplificatore generico pu erogare in uscita una corrente di 10 mA.
7.3. Derive e offset nellamplificatore operazionale

Analizziamo con maggiore profondit lo stadio di ingresso. Mettiamo in evidenza le non idealit tramite generatori
esterni, mentre lamplificatore operazionale rimane ideale (fig 7.13).
no corrente
IB1
Vd
Ri
+
Voff
La tensione di offset Voff di ingresso, che modella

la differenza di tensione esistente tra i due ingressi,
il valore della tensione di ingresso che deve
essere applicato fra i 2 ingressi per portare a zero la
tensione di uscita.
Per modellare le correnti di polarizzazione presenti
ai due terminali di ingresso utilizziamo due
generatori di corrente IB1 e IB2 e definiamo la
corrente di polarizzazione di ingresso IB:
no corrente
+
IB2
IB =
I B1 + I B2
2
Fig 7.13
Per modellare la differenza di corrrente presente ai due terminali di ingresso definiamo la corrente di offset di ingresso
Ioffset come la differenza tra le 2 correnti di polarizzazione:
I offset = I B2 I B1
Possiamo ridisegnare il circuito (fig 7.14) facendo comparire IB e Ioffset.
Ioffset/2
Il vantaggio di questa forma del circuito che i

valori Voff , IB e Ioffset sono quelli forniti dai
costruttori.
no corrente
IB
Vd
Quello che abbiamo disegnato il circuito

equivalente per gli offset. Derivando le
grandezze che abbiamo definito rispetto alla
variazione di temperatura otteniamo il circuito
equivalente per le derive (con la stessa
topologia).
Per avere il circuito equivalente per le derive
facciamo le seguenti sostituzioni:
Ri
+
Voff
no corrente
IB
Ioffset/2
Fig 7.14
IB
I offset
I offset
V off
I B
T
Voff
T
Studiamo il comportamento delloperazionale con offset e derive. In fig. 7.15 compare loperazionale con tutti i generatori
che modellano gli offset e le derive.
R2
Ioff/2
R1
IB
Vd
Ri
+
RO
A dVd
Voffset
VU
RS
+
VS
IB
Ioff/2
Fig 7.15
Valuto ora leffetto di tali grandezze sulla tensione di uscita VU considerandoli alla stregua di effetti esterni e
considerando ideale lamplificatore operazionale.
Suppongo di operare in linearit in modo da poter applicare la sovrapposizione degli effetti; analizziamo passo per passo i
contributi sulla tensione di uscita dei vari generatori:
Contributo del generatore VS (in RS non passa corrente, quindi non c caduta di tensione)
R
VU = VS 1 + 2
R1
Contributo della tensione di offset Voff:
R
VU = Voff 1 + 2
R1
Infatti come se la tensione Voff fosse applicata nel punto in cui presente VS e quindi si comporta come un ingresso
ad un amplificatore di tensione.
Contributo della corrente di polarizzazione IB sul morsetto
VU = R2 I B
infatti, essendo lamplificatore ideale, la corrente non pu entrare in Ri , e siccome su R1 non c differenza di
tensione, va tutta su R2.
Contributo della corrente di polarizzazione IB sul morsetto +
R
VU = I B RS 1 + 2
R1
La corrente IB entra tutta sulla resistenza RS (lamplificatore ideale); la tensione su questa resistenza viene
amplificata al pari di una tensione di ingresso.
Contributo della corrente Ioffset sul morsetto
VU = R2
I offset
2
Essendo lamplificatore ideale, la corrente Ioff /2 va tutta sulla resistenza R2.
Contributo della corrente di Offset Ioffset sul morsetto +
VU = RS
I offset
R
1+ 2
2
R1
La corrente fluisce tutta su RS e la tensione che sui crea viene amplificata come se fosse un ingresso dellamplificatore
di tensione.
In conclusione avremo:
R
VU = VS 1 + 2 + Voffset
R1
R
1 + 2 I B R2 + I B RS
R1
I offset
R I offset
1 + 2 +
R2 +
RS
R1
2
2
R
1 + 2
R1
Da questa espresione si pu subito notare che le correnti di polarizzazione IB danno contributi di segno opposto. Per fare
in modo che tali contributi si annullino a vicenda, nellipotesi che le due correnti di polarizzazione siano uguali,
sufficiente porre
R
RR
R2 = RS 1 + 2 RS = R1 / / R2 = 1 2
R1
R1 + R2
In generale per minimizzare gli effetti delle correnti di polarizzazione sufficiente fare in modo che limpedenza vista
dallingresso non invertente (+) coincida con limpedenza vista dallingresso invertente (); in poche parole le impedenze
viste dai due morsetti devono coincidere.
Imponendo tali condizioni si ottiene:
R I offset
VU = (VS + Voffset ) 1 + 2 +
R1
2
R
RS 1 + 2 + R2
R1

Sostituendo Rs con il parallelo di R1 e R2 otteniamo:
R + R2 R1 R2
R I
VU = (VS + Voffset ) 1 + 2 + offset R2 + 1
R1
2
R1 R1 + R2
R
VU = (VS + Voffset ) 1 + 2 + I offset R2
R1
Nel caso peggiore il contributo della corrente di offset si somma al contrinuto di Voff. Comunque, per minimizzare leffetto
di Ioffset bisogna limitare R2. In pratica si sceglie R2 in modo tale che si abbia:
I offset R2 << Voffset

I offset
T
R2 <<
Voffset
T
Lunico effetto che non possibile controllare quello di Voffset.

Conclusione: per minimizzare gli effetti della temperatura occorre:
I due morsetti dellamplificatore operazionale devono vedere la stessa impedenza

Tale impedenza deve essere piccola.
Daltro canto abbiamo visto che la corrente in uscita dallamplificatore operazionale pu essere 10mA; questo significa
che, se per esempio vogliamo avere in uscita una dinamica di 10V, la resistenza globale vista dalluscita dovr essere di
almeno 1 K. Affinch la maggior parte della corrente vada sul carico, dovremo mettere R2 intorno ai 10 K (ricorda che
R2 e il carico sono in parallelo rispetto alluscita). Ecco che abbiamo una limitazione inferiore al valore delle resistenze R1 e
R2.
10
E necessario quindi raggiungere un compromesso., ricordando sempre che pi le resistenze sono piccole meno le derive
influiscono.
7.4. Esempi di applicazioni dellamplificatore di tensione e di

transresistenza
7.4.1. Voltage follower
E un caso particolare dellamplificatore di tensione, in cui R1 un circuito aperto e di conseguenza R2 diventa ininfluente
(fig 7.16).
Siamo nel caso di un amplificatore di tensione, quindi
normalmente
Vd
R
VU = VS 1 + 2
R1
VU
+
ma noi abbiamo supposto R1= e a questo punto il valore di R2
ininfluente, quindi consideriamo R2=0.
VS
Fig 7.16
R1
= Ri (1 + A)
Ring = Ri 1 + A
R1 + R2
VU
=1
VS
ROUT =
RO
1+ A
R1
R1 + R2
RO
( 1 + A)
E un amplificatore di tensione con la massima impedenza di ingresso e la minima impedenza di uscita possibile. E quindi
il buffer ideale o meglio il miglior buffer di tensione che ci sia. Il segnale in uscita segue il segnale di ingresso perch il
guadagno 1.
7.4.2. Integratore
Prendiamo un amplificatore di transresistenza e sostituiamo la resistenza R2 con un condensatore di impedenza Z2 (fig.
7.17).
i2
Risolviamo il circuito: (i1=i2)
Z2=1/sC
VU
Z
1
= 2 =
VS
R
sCR
R
VS
i1
Vu
Ci troviamo cos di fronte ad una f.d.t. con un
polo nellorigine.
Vediamo perch questo circuito si comporta da
integratore:
Fig. 7.17
iC = C
dVc
1
VC = idt
dt
C
i=
vS
R
VC =
1
v dt
RC S
11
VC = VU VU =
1
v S dt
RC
Questo circuito cos come labbiamo disegnato non pu funzionare. Infatti lamplificatore operazionale avr sempre la sua
Voff e la sua Ioffset. Questo significa anche queste quantit saranno integrate: anche se VS nulla, la Ioffset pian pianino
carica il condensatore fino a quando VU non raggiunge il valore massimo (o minimo), dopodich il circuito saturo.
Da un altro punto di vista, questo circuito non stabile perch presenta un polo nellorigine, e ci significa che a fronte
di un ingresso limitato, otteniamo unuscita illimitata.
Riusciamo a far funzionare lintegratore se lo inseriamo in un anello.
A volte per evitare lanello si mette in parallelo al condensatore un interruttore, aprendolo solo se necessario integrare il
vero segnale.
NOTA: finora abbiamo sempre visto il collegamento tra ingresso ed uscita sul morsetto negativo, in quanto reazionando
sul morsetto positivo (reazione positiva), il modello del transistore visto perde la sua validita, o meglio, vale solo per un
piccolissimo transitorio.
7.4.3. Instrumentation amplifier

E un amplificatore ideale di tensione di tipo differenziale: ha due ingressi e luscita dipende dalla differenza dei due
ingressi:
Vu=K(V1 - V2)
Vediamo ne la struttura procedendo per passi. Iniziamo con il circuito di fig. 7.18.
R
R1
Siccome il circuito in linearit, si pu utilizzare il

principio di sovrapposizione degli effetti:
Vu
V2
V1
Fig 7.18
R
R
VU = V1 1 + 2 V2 2
R1
R1
Noi vogliamo ricondurci a una formula del tipo Vu=K(V1
- V2), quindi i fattori che moltiplicano V1 e V2 devono
essere uguali, in modo da poterli raccogliere in ununica
costante.
Facciamo un passo avanti e passiamo al circuito di fig. 7.19.
RB
R
R
VU = V1
1 + 2 V2 2
R1
R A + RB
R1
Ponendo RB = R2 e RA = R1 ottengo che i due

coefficienti di V1 e V2 sono uguali, e in questo modo
risolvo anche un altro problema: le impedenze viste
dai due morsetti sono diventate uguali e,come
abbiamo visto, questo attenua gli effetti di offset e
derive.
Un problema che per rimane da risolvere la bassa
impedenza di ingresso: V2 vede R1 e V1 vede R1 + R2
. Questo significa che lamplificatore non
indipendente dalla resistenza interna dei generatori 12
di tensione.
R1
-
Vu
APPUNTI DI ELETTRONICA
R APPLICATA I
V2
V1
RB
Fig 7.19
Lulteriore passo rappresentato dal circuito di fig 7.20.
R2
R1
-
Vu
V2
R1
+
V1
In questo modo i generatori di tensione

diventano ideali, nel senso che la resistenza
interna non ha pi influenza sul comportamento
degli amplificatori.
R2
Fig 7.20
Con questa configurazione, per variare il guadagno K, devo cambiare i valori delle 4 resistenze; esiste per una
configurazione pi comoda (quella che si trova in commercio) rappresentata in fig. 7.21.
R2
+
V2
R1
RA
R
VU
RA VU
Vu
R1
R2
V1
Fig 7.21
La resistenza R modificabile facilmente perch esterna al circuito; nota inoltre come il funzionamento
dellinstrumentation amplifier si basi sul rapporto tra le resistenze e non sui loro valori assoluti.
VU =
R2
''
'
VU VU
R1
13
VU = V2 + IR A
'
VU = V1 IR A
''
VU VU = V1 V2 2 IR A
''
'
V2 V1
R
(V2 V1 )
2RA
= V1 V2 2
RA = (V1 V2 ) 1 +
R
R
V2 V1 = IR I
VU VU
''
'
R
2RA
quindi : VU = 2 (V1 V2 ) 1 +
R
R1
Scegliendo opportunamente valori di R posso variare il guadagno dellamplificatore.
14
7.4.4. Sommatore
Il circuito di fig. 7.22 somma le correnti in
ingresso. Ai capi di ogni resistenza Ri c una
tensione Vi e quindi, per come funziona
lamplificatore, ottengo alluscita la somma
delle tensioni:
R1
R2
Vu
R
R
R
VU = V1 + V2 +... Vn =
R1
R2
Rn
= R
i =1
Fig 7.22
n
Vi
= R GiVi
Ri
i =1
Rn
Come tensione di uscita si ottiene una somma pesata (secondo le
resistenze) delle tensioni di ingresso. Unapplicazione importante del
sommatore il convertitore digitale-analogico, rappresentato in fig.
7.23.
sw0
sw1
sw0 sw1 sw 2
swn
VU = R
+
+
+...+ n VREF
2 R1
R1 2 R1 4 R1
R1
Vu
2R1
dove sw i = 0 o 1 (interruttore aperto o chiuso)

n
VU = RVREF
i =0
swi
2 i R1
swn
Questa soluzione nella pratica irrealizzabile se il numero di bit supera 10,
perch la differenza di valori tra le resistenze che compongono il circuito
troppo elevata.
Si utilizzano allora i cosiddetti ladder o reti R-2R, dove compaiono solo
resistenze di valore R e 2R (fig 7.24). Nota: la rete che vediamo qui
comunque diversa da quella esistente in commercio.
2n R1
+
VREF
R
sw0
2R
R
sw1
2R
sw2
2R
Vu
I deviatori swi possono scattare in due posizioni,

collegando le resistenze a massa oppure alla
tensione VREF .
Il ris ultato :
VU =
RF VREF
R 8
VREF
2R
Fig 7.24
15
In commmercio si trovano convertitori che escono in corrente (composti dalla sola rete ladder) e in tensione (rete
ladder+amplificatore) . Inoltre nei DAC moltiplicativi la VREF fornita esternamente.
La conversione digitaleanalogica praticamente istantanea, invece la conversione inversa ha dei ritardi intrinseci.
7.4.5. Sommatore generico (con segni diversi)

Il circuito del sommatore generico rappresentato in fig. 7.25.
R0
R1
R2
Fig 7.25
Rn
R1
V1
R2
Rm
+
V2
V1
V2
Vm
Vn
Sovrapposizione degli effetti:
n
VU =
i= 1
siccome
Vi
/ / n R + R0
R 0 + V + i= 1 n i
[il simbolo // rappresenta il parallelo]
Ri
/ / i=1 R i
1
/ / in=1 R i = n
possiamo scrivere:
Gi
1
+ R0
V
VU = i R 0 + V +
i= 1 R i
V' R '
i
i =1
teorema di Millman: V + =
1
n
G
i =1
i =1
m
1R '
i =1
Vi'
Quindi:
16
1
m
V ' R ' G
1
G0
VU =
i= 1
Vi
R0 +
Ri
i =1
m
1R '
i =1
i =1
G0
i =1
G0
i= 1
VG
i =1
VG
V ' G ' G
i
i=1
G0
G i'
i =1
i =1
+ 1 =
V ' G ' G
i
i =1
G '
i =1
i= 0
G0
m
1 n
Se G i' = G i VU =
G i Vi + G i' Vi'
G 0 i=1
i =1
i= 0
i =1
m
17
CAPITOLO 7
SOMMARIO
7.1. Lamplificatore operazionale........................................................................................................................................................... 1
7.2. I 4 tipi di amplificatore ..................................................................................................................................................................... 4
7.2.1. Amplificatore di tensione ........................................................................................................................................................ 4
7.2.1. Amplificatore di transresistenza ............................................................................................................................................. 4
7.2.3. Amplificatore di transconduttanza......................................................................................................................................... 5
7.2.4. Amplificatore di corrente......................................................................................................................................................... 7
7.3. Derive e offset nellamplificatore operazionale............................................................................................................................ 7
7.4. Esempi di applicazioni dellamplificatore di tensione e di transresistenza ............................................................................ 11
7.4.1. Voltage follower...................................................................................................................................................................... 11
7.4.2. Integratore ............................................................................................................................................................................... 11
7.4.3. Instrumentation amplifier....................................................................................................................................................... 12
7.4.4. Sommatore ............................................................................................................................................................................... 15
7.4.5. Sommatore generico (con segni diversi)............................................................................................................................. 16
18
Cap. 8 - Concetti sulla reazione
CAPITOLO 8
CONCETTI SULLA REAZIONE
8.1. Alcune definizioni

I
Consideriamo il sistema di fig 8.1, con un ingresso e unuscita;

luscita viene riportata tramite una anello allingresso e quindi
va a sommarsi (o sottrarsi) allingresso. In questo modo
luscita contribuisce a modificare lingresso e il nuovo ingresso
produce una nuova uscita; si instaura quindi un anello di
reazione.
Fig 8.1
Se
Si
Su
G
Sf
In fig. 8.2 compare la classica rappresentazione a

blocchi di una reazione in cui il blocco G trasforma
lingresso in uscita e il blocco H riceve luscita e la
riporta al nodo di somma (sottrazione) presente
allingresso.
Facciamo ora alcune assunzioni (peraltro temporanee):
1) Il sistema lineare
2) G e H sono costanti e positivi
Fig 8.2
A seconda del segno, valgono queste due relazioni:
Si= Se + Sf
Si = Se - Sf
In prima approssimazione possiamo associare mentalmente la somma al concetto di reazione positiva e la sottrazione al
concetto di reazione negativa.
Definiamo la funzione di trasferimento ad anello chiuso o guadagno di anello chiuso il rapporto tra uscita e ingresso
prima del nodo:
close loop gain GF =
Su
Se
Definiamo guadagno di anello aperto il rapporto tra uscita e ingresso dopo il nodo:
open loop gain =
Su
Si
Nel caso particolare degli amplificatori, G rappresenta il guadagno dellamplificatore base.

Vediamo di calcolare il guadagno di anello chiuso in funzione di G, nei due casi di nodo di somma e di sottrazione:
nodo di somma:
S u = GSi
Si = Se + Sf
S u ( 1 GH ) = GSe
Su =
S f = HS u
S u = G ( Se + HS u ) = GS e + GHS u
G
S
( 1 GH ) e
Su
G
=
= GF
Se 1 GH
Lultima espressione rappresenta il guadagno di anello chiuso espresso in funzione di G e H.

nodo di sottrazione:
S u = GSi
Si = Se Sf
S u ( 1 + GH ) = GSe
Su =
S f = HS u
S u = G ( Se HS u ) = GS e GHS u
G
S
( 1 + GH ) e
Su
G
=
= GF
Se 1 + GH
Nota bene: come vedremo, nei circuiti non affatto semplice individuare i blocchi G e H, ma esiste un metodo per
calcolare direttamente la quantit GH, che quindi risulta molto pi importante dei singoli G e H.
Il blocco GH viene definito normalmente guadagno di anello.
Il guadagno di anello chiuso GF , nel caso della sottrazione, ha lo stesso segno di G ed minore di G (viste le assunzioni
fatte precedentemente).
Nel caso della somma, abbiamo tre sottocasi:
GH=1: teoricamente il guadagno infinito (utilizzato negli oscillatori)
GH<1: GF > G e concorde in segno con G (utilizzato nei comparatori di soglia)
GH>1: luscita cambia segno ad ogni ciclo (sistema instabile)
Supponiamo ora di ragionare su una reazione con nodo di sottrazione.
Immaginiamo che Se rimanga costante e che ci sia una variazione positiva di Su; di conseguenza si ha una variazione
positiva di Sf e dunque una variazione negativa di Si. Il risultato intuitivo: la reazione negativa si oppone alle
variazioni,cio tende a stabilizzare il sistema perch minimizza i cambiamenti delluscita. La reazione positiva, al contrario,
tende ad esaltare le variazioni, ingigantendole.
Calcoliamo la variazione del guadagno di anello chiuso GF in rapporto alla variazione del guadagno G:
dGF 1 + GH GH
1
G
1
GF
=
=
=
=
2
dG
(1 + GH )(1 + GH ) G (1 + GH )(1 + GH ) G(1 + GH)
(1 + GH )
dGF
GF
=
dG
G(1 + GH )
quindi
dG F dG
1
=
GF
G (1 + GH )
In altre parole, una variazione nel guadagno G induce una variazione di GF , ma divisa per la quantit (1+GH), quantit
chiamata desensitivity. Questo significa che, come abbiamo gi detto, nella reazione negativa una variazione di G ha un
effetto molto trascurabile sul guadagno di anello chiuso (perch la quantit (1+GH) normalmente grande, specialmente
se parliamo di amplificatori).
Per fare un esempio, poniamo che il guadagno G possa variare da x a 10x, cio dG/G=10, che siano G=25000 e H=0,1;
dGF
1
10
= 10
=
0,4%
GF
1 + GH 1 + 2500
Si pu vedere che pi G grande e meglio lanello minimizza la variabilit di G. Quindi se abbiamo incertezza sul valore di
G, ma G abbastanza grande, otteniamo un valore di GF pi piccolo ma ne conosciamo il valore con maggior precisione.
8.1.1. Definizione di guadagno di anello e di reazione positiva/negativa

Vediamo ora la definizione vera e formale del guadagno di anello.

Dato un sistema ad anello chiuso con Se =0, si definisce allinterno dellanello un taglio, mantenendo invariati i livelli di
impedenza; si applica da un lato del taglio un generatore di tensione
(fig. 8.3).
La definizione che si trova in letteratura la seguente:
Su
Si
S$ e si misura la tensione S allaltro lato del taglio
Ga =
Sf
taglio
S$
S
S$
Ma noi utilizzeremo la seguente definizione che differisce

solo per il segno:
Ga =
Fig 8.3
S
S$
A questo punto siamo in grado di dare la vera definizione di reazione positiva e negativa:
una reazione positiva quando il rapporto S/
S$ positivo, negativa quando tale rapporto negativo.
Come promesso, vediamo ora il metodo che si adotta per calcolare il guadagno di anello.
Consideriamo ad esempio il circuito di fig 8.4.
R2
Passi:
R1
1) Si elimina il generatore indipendente

2) Si trasforma il generatore dipendente in indipendente
Vi
3) Si calcola Vi (grandezza pilotante) in funzione di
AV$i
V$i .
Fig 8.4
R1
R1
V
Vi = AV$i
Ga = $i = A
R1 + R2
Vi
R1 + R2
V
siccome i < 0 reazione negativa
V$i
In questo esempio (amplificatore di tensione), A coincide con il blocco G e la parentesi coincide con il blocco H.
Se noi consideriamo invece lamplificatore di trans-resistenza (identico al precedente ma il generatore di tensione si trova
sul ramo con R1), otteniamo come guadagno di anello lo stesso valore, ma in questo caso non vero che A coincide con
G e la parentesi con H.
Comunque, come gi detto, a noi non interessa individuare sul circuito i blocchi G e H, ma solo il metodo per calcolare Ga .
8.2 Amplificatori reazionati

I concetti di reazione visti, ci interessano solo relativamente alla loro applicazione sugli amplificatori. Vediamo dunque pi
in dettaglio un anello di reazione quando esso rappresenta un amplificatore (fig 8.5).
Se
Si
Sf
Su
Se=tensione, corrente o (raramente) potenza

Su=tensione, corrente, potenza
G=amplificatore base
H=blocco di reazione
Si presentano due problemi:
1) come facciamo a prelevare la grandezza in uscita
2) come facciamo a sommare le grandezze in ingresso
Fig 8.5
Supponiamo che i due blocchi siano dei doppi bipoli (fig 8.6).
amplificatore
ZL
carico
generatore
blocco di reazione
ipotesi: i blocchi sono
monodirezionali (nella realt
questo non vero, ma qui ci
semplifica le cose)
Fig 8.6
Nota: i due blocchi disegnati non devono avere per forza come funzioni di trasferimento i valori G e H, perch abbiamo
gi detto che negli amplificatori questi due blocchi sono difficilmente individuabili.
Cosa significa prelevare una tensione o una corrente? Significa misurare la tensione SUL carico e la corrente NEL carico.
Infatti sono importanti queste grandezze solo se relative al carico, e non ad un qualche altro punto della reazione.
Leggere la tensione
ZL
Ri
Per prelevare la tensione sul carico metto lingresso

del blocco H in PARALLELO al carico (fig 8.7);
questa operazione valida indipendentemente dal
fatto che il circuito sia rappresentato tramite
Thvenin o tramite Norton.
In teoria la resistenza in ingresso al blocco H (Ri)
dovrebbe avere valore infinito, cio presentarsi come
un circuito aperto, in modo da non alterare la misura.
In pratica occorre che la resistenza abbia un valore
molto alto.
Fig 8.7
Leggere la corrente
Per prelevare la corrente nel carico metto lingresso
del blocco H in SERIE con il carico (fig 8.8); anche
qui, loperazione valida indipendentemente dal
fatto che il circuito sia rappresentato tramite
Thvenin o tramite Norton.
Iin teoria la resistenza in ingresso al blocco H (Ri)
dovrebbe avere valore nullo, cio presentarsi come
un circuito chiuso, in modo da non alterare la
misura.In pratica occorre che la resistenza abbia un
valore molto piccolo.
ZL
Ri
Fig 8.8
Spostiamo la nostra attenzione sul punto di somma che si trova a sinistra dello schema a blocchi G-H. Circuitalmente,
cosa significa sommare (sottrarre) correnti e tensioni? In linea generale, per sommare due tensioni occorre avere una
maglia e una serie, per sommare due correnti occorre avere un nodo e un parallelo.
Sommare la tensione
Tensione
che pilota G
Abbiamo creato in questo modo una maglia

in cui compare la tensione VS di ingresso, la
tensione in ingresso a G e la tensione in
uscita da H (fig 8.9). Questultima, sommata a
VS, fornisce la tensione in ingresso a G.
Limpedenza di uscita di H dovrebbe essere
nulla per non infuenzare il valore della
tensione in uscita da H.
VS
Tensione in
uscita da H
Ri
Fig 8.9
Sommare la corrente
Abbiamo creato in questo modo un nodo
(uno dei due) in cui si sommano la corrente
proveniente
dallingresso
con
quella
proveniente dal blocco H (fig 8.10). Il risultato
la corrente che entra nel blocco G.
Limpedenza di uscita di H dovrebbe essere
infinita per non influenzare il valore della
corrente in uscita.
VS
Ri
Equivalente Norton
delluscita
Fig 8.10
Abbiamo visto due configurazioni alluscita (prelievo di tensione e di corrente) e due configurazioni allingresso (somma
di tensioni e di correnti); con le 4 configurazioni possibili che otteniamo possiamo realizzare i 4 tipi di amplificatori che
abbiamo gi visto.
R1
Regola: immagino di sostituire il carico con un circuito aperto: se

lanello di reazione non si apre, in uscita si ha un prelievo di tensione,
se lanello si apre, ho un prelievo di corrente (viceversa se immagino
di sostituire il carico con un corto circuito).
In questo caso (fig 8.11) lanello di reazione non si apre, quindi ho
alluscita un prelievo di tensione.
Allingresso ho una somma di tensioni e la maglia composta da Vd,
da VS e dalla tensione Vf su R1: Vd=Vs-Vf
Questo tipo di reazione viene chiamata REAZIONE TENSIONESERIE.
R2
Vf
Vd
VS
Amplificatore di tensione
Fig 8.11
La prima parte del nome si riferisce alla grandezza prelevata in uscita, la seconda parte alla grandezza sommata in ingresso
(ricorda: somma di tensione=serie, somma di correnti=parallelo).
If
R2
In riferimento alla fig 8.12, in uscita viene prelevata una tensione (vale
il discorso di prima), mentre in ingresso vengono sommate delle
correnti nel nodo indicato.
Questo tipo di reazione si chiama REAZIONE TENSIONEPARALLELO.
Ii=Is-If
Vd
IS
Amplificatore di trans-resistenza
VS
Fig 8.12
In riferimento alla fig 8.13, in uscita viene prelevata una corrente

(mettendo un circuito aperto al posto del carico si apre lanello di
reazione); in ingresso si sommano le tensioni VS , Vd e Vf . Questa
reazione prende il nome di REAZIONE CORRENTE-SERIE.
Vd=Vs-Vf
Vd
Vf
Amplificatore di trans-conduttanza
Fig 8.13
IS
If
Amplificatore di corrente
In riferimento alla fig 8.124,in uscita viene prelevata una corrente

(vale il discorso precedente); in ingresso sono sommate delle correnti
nel nodo indicato.
Questa reazione prende il nome di REAZIONE CORRENTEPARALLELO.
Ii=Is-If
Fig 8.14
Possiamo a questo punto dimostrare che le impedenze di ingresso e di uscita dei 4 amplificatori dipendendono dalla
desensitivity. Per far comparire questo termine nelle equazioni occorre scegliere opportunamente il modello con cui
rappresentiamo lamplificatore di base.
Nei calcoli che seguono supponiamo che il blocco di reazione sia unidirezionale e che abbia impedenze di ingresso ideali
(infinite o nulle a seconda dei casi).
8.2.1. Amplificatore di tensione

Ii
Vi =VS - Vf (reazione negativa)
Ro
VS
Vi
RL
AVi
Ri
Vf
HVu
Vu
Fig 8.15
Impedenza di ingresso:
RL
+ Vi
VS V f + Vi
HVu + Vi
Ro + R L
Ring =
=
=
=
Vi
Vi
Vi
Ii
Ri
Ri
Ri
RL
quindi Ring = Ri 1 + A ' H
dove A ' = A
Ro + R L
HAVi
Impedenza di uscita:
per calcolarla, come al solito sostituisco il carico con un generatore di tensione V, annullo il generatore indipendente VS e
poi determino il rapporto V/I:
Ii
I
V
Vf = Vi
Vf = HVu = HV
(infatti Vu = V)
V
V AVi
R out = =
I=
(sovrapp. degli effetti)
I
Ro
VR o
VR o
VR o
Ro
R out =
=
=
=
V AVi V + AVf V + AHV 1 + AH
Sia limpedenza di ingresso che quella di uscita dipendono da un fattore 1+AH che la desensitivity.
8.2.2. Amplificatore di corrente

IL
Ii
IS
If
Vi
Ro
AIi
Ri
RL
IL
HIL
Fig 8.16
Impedenza di ingresso:
Vi
I f = HI L
Vi = I i Ri
I S = I f + Ii
IS
IR
I i Ri
I i Ri
Ri
Ro
= i i =
=
=
avendo posto A ' = A
'
Ro
I f + Ii
HI L + I i
HA + 1
Ro + R L
HAIi
+ Ii
Ro + R L
Ring =
Ring
Impedenza di uscita:
per calcolarla, sostituisco il carico con un generatore di corrente e tolgo il generatore di corrente indipendente, poi
calcolo il rapporto V/I:
I
V
V
V = ( I + AIi ) Ro
I f = I i = HI L = HI
I
( I + AIi ) Ro ( I + AHI ) Ro
=
=
= (1 + AH ) Ro
I
I
Rout =
Rout
( I L = I )
Nota: come gi detto prima di iniziare i calcoli, il blocco (1+AH) compare in tutti i risultati non casualmente, ma grazie ad
unopportuna rappresentazione del blocco amplificatore (tramite Thvenin o Norton).
Se provassimo a rifare i calcoli prendendo in esame una reazione positiva, nel caso in cui la quantit AH che compare
nelle impedenze fosse minore di 1, troveremmo risultati analoghi ma opposti; se la quantit AH fosse invece maggiore di
1 otterremmo resistenze negative, e ci significa semplicemente che il sistema sarebbe instabile (i poli si trovano nel
semipiano positivo delle sigma) oppure oscillante.
8.3. CASO DI STUDIO: anello di reazione su amplificatore

Faremo alcuni calcoli formali e vedremo le differenze tra i risultati teorici e la realt. Le regole della reazione servono
durante la fase di progetto, non nel calcolo della rete, dove si utilizzano le regole dellelettrotecnica.
Prendiamo in considerazione lamplificatore di tensione e utilizziamo il metodo dei nodi.
R2
Vi
R1
R2
V1
V2
VU
Ri
Vi
Ri
Ro
R1
Ro
VS
AVi
VS
AVi
Fig 8.17b
Fig 8.17a
Il circuito di fig 8.17a la solita rappresentazione dellamplificatore di tensione; il circuito di fig 8.17b del tutto
equivalente: stato solo ridisegnato cambiandone solo la forma.
Vi = VS V1
(eq. al nodo 1)
(eq. al nodo 2)
VS V1 V1 V1 V2
=
+
Ri
R1
R2
V1 V2 V2 A(VS V1 )
=
R2
Ro
R
R R
VS = V1 1 + i + i i V2
R1 R2 R2
(1)
R
R
AVS = V1 A o + V2 1 + o
R2
R2
( 2)
Le equazioni (1) e (2) formano un sistema con due incognite: VS e V2 . Utilizziamo il metodo di Kramer per calcolare V2:
V2 =
Ri Ri
R
+ AVS A o VS
1 +
R1 R2
R2
Ro
Ri Ri Ri
+ +
1+
1 +
R2
R1 R2 R2
Ro
A
R2
Ro R1 + ARi ( R1 + R2 )
V2
=
VS
ARi R1 + Ri ( R1 + R2 + Ro ) + R1 ( R2 + Ro )
Siccome V2 coincide con luscita VU , il rapporto trovato rappresenta il guadagno GF dellamplificatore di tensione; ora
modifichiamo un po questa espressione in modo da far comparire una quantit di tipo (1+XY); a questo scopo
modifichiamo il denominatore:
V2
=
VS
Ro R1 + ARi ( R1 + R2 )
[R (R
i
ARi R1
+ R2 + Ro ) + R1 ( R2 + Ro ) 1 +
Ri ( R1 + R2 + Ro ) + R1 ( R2 + Ro )
Riorganizziamo la seconda grande parentesi del denominatore:
V2
=
VS
Ro R1 + ARi ( R1 + R2 )
ARi R1
Ri ( R1 + R2 + Ro ) + R1 ( R2 + Ro ) 1 +
Ro ( R1 + Ri ) + R2 ( R1 + Ri ) + R1 Ri
Ro R1 + ARi ( R1 + R2 )
[R (R
i
RR
A i 1
Ri + R1
1+
R1 Ri
( Ro + R2 ) + R + R
i
1
+ R2 + Ro ) + R1 ( R2 + Ro )
Ri R1
Ri + R1
Ga =
RR
( Ro + R2 ) + 1 i
Ri + R1
A
La quantit che abbiamo messo infine in evidenza riportata qui a sinistra.
Questa quantit, a parte il segno che dipende dalla definizione scelta, coincide con il guadagno di anello Ga.
Operiamo ancora una trasformazione al denominatore, questa volta sulla parentesi quadra a sinistra:
GF =
=
R o R 1 + AR i ( R 1 + R 2 )
V2
=
=
VS
R i ( R 1 + R 2 + R o ) + R 1 ( R 2 + R o ) (1 + Ga )
R o R 1 + AR i ( R 1 + R 2 )
Ri R1
(1 + Ga )
( R1 + R i ) R 2 + R o +
Ri + R1
In questa forma possiamo mettere in evidenza due termini:
AD =
AO =
Ro R1
( Ri + R1 ) Ro + R2 +
Ri R1
Ri + R1
ARi ( R1 + R2 )
( Ri + R1 ) Ro + R2 +
Ri R1
Ri + R1
A D detto guadagno del sistema morto, cio senza amplificatore; come se avessimo messo a zero il generatore
pilotato (Avi=0); in una reazione teorica questo implicherebbe annullare anche luscita, ma in un sistema reale i blocchi
non sono unidirezionali e quindi un contributo di guadagno lo vediamo comunque. Tale contributo tanto pi
trascurabile quanto pi grande il secondo termine A O , che dipende dal valore di A; siccome A negli amplificatori un
valore molto grande, il contributo di A D effettivamente trascurabile rispetto ad A O.
A O rappresenta invece il guadagno dellamplificatore di base (in altre parole il blocco G nello schema a blocchi).
Vale la seguente relazione:
AOL = AD + AO
Il guadagno ad anello aperto (A OL) dato dalla somma del guadagno del sistema morto (senza amplificatore) con il
guadagno intrinseco dellamplificatore. Dividendo A OL per la quantit (1+Ga) si ottiene infine il guadagno ad anello
chiuso.
10
GF =
AD + AO
1+ Ga
8.3.1. METODO GENERALE PER LA SOLUZIONE DI SISTEMI REAZIONATI CON 1

ANELLO
Prendiamo in considerazione il circuito appena studiato (fig 8.18).
R2
Lipotesi che facciamo di considerare indipendente il

generatore di tensione dipendente. Individuiamo le variabili
indipendenti e dipendenti di questo sistema:
R1
Ri
Vi
Vo
Ro
$
AVi
variabili dipendenti:
grandezza in uscita xo (Vo)

grand. Di pilotaggio xi (Vi)
variabili indipendenti:
grandezza in ingresso xS (VS)

grandezza pilotata
VS
x$ i ( V$i )
Fig 8.18
x o = t 11 x S + t 12 x$i
x i = k 21 x S + k 22 x$ i
Abbiamo espresso le variabili dipendenti in funzione di quelle indipendenti tramite opportuni coefficienti.
Ora ricaviamo x$ i dalla prima:
x$ i =
xo x S
t 11
t 12 t 12
Sostituiamo tale espressione nella seconda equazione e rinomianiamo le costanti:
x o = t 11 x S + t 12 x$i
x i = t 21 x S + t 22 x o
Imponiamo ora lequazione di vincolo:
stesso valore); ora sostituiamo
x i = x$ i (infatti circuitalmente la tensione pilotante e quella pilotata hanno lo
x$ i nella prima espressione del sistema :
x o = t 11 x S + t 12 ( t 21 x S + t 22 xo )
x o (1 t 12 t 22 ) = x S (t 11 + t 12t 21 )
x o t 11 + t 12t 21
=
xS
1 t12 t 22
Questultima espressione fornisce il rapporto tra uscita e ingresso, cio il guadagno del sistema; nota la somiglianza di
questa espressione con quella trovata nel caso di studio precedente.
La quantit t 12 t22 il guadagno di anello; invece, nel caso dellamplificatore, la quantit t 12 t 21 il guadagno
dellamplificatore. Infine, t 11 il guadagno del sistema morto.
Calcoliamo i coefficienti t ij :
11
t 11 =
xo
x S x$ = 0
i
t 12 =
xo
x$ i
t 21 =
xi
xS x = 0
o
t 22 =
xi
xo x = 0
S
xS = 0
Applichiamo queste formule al circuito in esame:

R2
t11:
R1
Vo
VS $
Vi = 0
Vo
R1
=
VS
R1 + Ri
Ri
Vi
Ro
Vo
Ro
Ro + R2 +
R1 Ri
R1 + Ri
VS
Questa quantit il guadagno del sistema morto A D

t12:
Vo
V$i V = 0
S
R2
R1
RR
A R2 + 1 i
R1 + Ri
Vo
=
RR
V$i
Ro + R2 + 1 i
R1 + Ri
Ri
Vi
Ro
AVi
R2
t21:
Vi
VS
Vo
R1
Vo = 0
Vi
=
VS
Ri
Ri
RR
Ri + 1 2
R1 + R2
Vi
Vo
Ro
AVi
t22:
Vi
Vo V = 0
S
R1 Ri
R1 + Ri
Vi
R1 Ri
=
=
RR
Vo
RR
R2 + 1 i
( R1 + R2 ) Ri + 1 2
R1 + Ri
R1 + R2
R2
R1
Ri
Vi
Ro
Vo
AVi
12
Nota: con questo metodo formale otteniamo gli stessi risultati che possiamo ottenere con i calcoli visti precedentemente.
8.3.2. FORMULA DI BLACKMAN (doppio bipolo reazionato)

La formula di Blackman utile per calcolare limpedenza di ingresso di un doppio bipolo reazionato.
Per calcolare limpedenza di ingresso di un doppio bipolo posso applicare ai morsetti di ingresso un generatore di
tensione V, misurare la corrente I che eroga e calcolare il rapporto V/I (fig 8.19a). Oppure, al contrario, applico un
generatore di corrente e trovo linverso dellimpedenza di ingresso calcolando il rapporto I/V (fig 8.19b).
Immaginando di considerare una delle due
grandezze come lingresso del sistema e
laltra come luscita, V/I o I/V rappresentano
le funzioni di trasferimento del sistema:
I
V
I
V
Fig 8.19b
Fig 8.19a
V=ingresso, I=uscita:
I=f(V)
I=ingresso, V=uscita:
V=f(I)
Siccome parliamo di doppi bipoli reazionati, tale funzione avr una forma di questo tipo (trovata precedentemente in via
teorica):
t11 + t 12 t 21
1 t 12 t 22
Basandosi sulle considerazioni precedenti, la formula di Blackman permette di calcolare limpedenza di ingresso:
RI F = R ID
1 TSC
1 TOC
dove RIF=impedenza di ingresso, RID=impedenza del sistema morto,
TSC =
S
S$
TOC =
shortcircuit
S
S$ opencircuit
Per capire meglio, vediamo un esempio; consideriamo il circuito di fig 8.20.

Ri
VS
R2
Vi
Ro
R1
AV$i
RIF
RIF limpedenza vista dal generatore di tensione VS, che

rappresenta lingresso del sistema. RID limpedenza vista da VS
quando A=0.
RI D = Ri +
R1 ( R2 + Ro )
R1 + ( R2 + Ro )
Fig 8.20
Per calcolare TOC sostituiamo lingresso VS con un circuito aperto (fig 8.21) e calcoliamo:
13
V
TOC = $i = 0
Vi
Ri
R2
Vi
Per calcolare TSC sostituiamo lingresso VS con un corto

circuito (fig 8.22) e calcoliamo:
Ro
R1
AV$i
Fig 8.21
Ri
R2
Vi
TSC
Ri R1
V
R1 + Ri
= i = A
$
RR
Vi
Ro + R2 + i 1
R1 + Ri
Ro
R1
quindi possiamo calcolare limpedenza di ingresso:
AV$i
Fig 8.22
R 1 (R 2 + R o )
RiR1
1 + A
=
R IF = R i +
R 1 + R 2 + R o
(R o + R 2 )(R 1 + R i ) + R i R 1
=
+
=
R i (R 1 + R 2 + R o ) + R 1 (R o + R 2 )
R1 + R2 + Ro
R i (R 1 + R 2 + R o ) + R 1 (R o + R 2 )
AR i R 1
=
R1 + R2 + Ro
R i ( R 1 + R 2 + R o ) + R 1( R o + R 2 )
R i (R 1 + R 2 + R o ) + R 1 (R o + R 2 )
R1 + R2 + Ro
= Ri +
R1 ( R o + R 2 )
AR i R1
+
R 1 + R 2 + R o R1 + R 2 + R o
AR i R1
=
R1 + R 2 + R o
Allo stesso risultato si arriva calcolando limpedenza di ingresso con i metodi tradizionali.
8.4. Risposta in frequenza degli amplificatori reazionati

Vediamo la risposta in frequenza di tre amplificatori base quando vengono posti in reazione; i tre sono rappresentati in
fig. 8.23a, 8.23b, 8.23c.
1)amplificatore larga banda
2) amplificatore operazionale
3) amplificatore operazionale
compensato
14
Fig 8.23a
Fig 8.23b
Fig 8.23c
8.4.1. Amplificatore larga banda

La funzione di trasferimento
G = G0
s
1
s + a 1 + s
dove Go rappresenta laltezza della parte piatta, a il polo a minor frequenza e il polo a maggior frequenza.
Posso studiare leffetto della reazione separando la zona di bassa frequenza e quella di alta frequenza.
Bassa frequenza:
s
G = G0
GF =
s+a
G0 s
s+a
G Hs
1+ 0
s+a
GF =
G0 s
s + a + G 0 Hs
GF =
G0
1 + G0 H
s
s+
a
1 + G0 H
La curva di risposta si modifica: si abbassa della

quantit 1+G0H (diminuzione di guadagno) e il
polo si sposta verso lo zero della stessa quantit;
lo zero invece non si sposta (nella realt si sposta
poco). Lo spostamento raffigurato in fig. 8.24.
a
Fig 8.24
Alta frequenza:
G0
1
G0
G0
1
G = G0
G F = 1 + s =
=
G H
1 + s
1 + s + G0 H 1 + G0 H
1+ 0
1+ s
1 + s
1 + G0 H
La curva di risposta si modifica: si abbassa della quantit

1+G0H (diminuzione di guadagno) e il polo si sposta verso
infinito della stessa quantit (fig 8.25).
Fig 8.25
Leffetto complessivo consiste in una diminuzione del guadagno e in un allargamento della banda.
8.4.2. Amplificatore operazionale

Lamplificatore operazionale compensato internamente presenta due poli, quindi un sistema del secondo ordine (fig
8.26).
15
G0
G=
1
G0
(1 + s ) (1 + s )
1
2
1
1
Fig 8.26
Poniamo che un sistema di questo tipo venga chiuso in un anello di reazione (con blocco di reazione costante):
G0
(1 + s )(1 + s )
G0
G0
1
GF =
=
=
G0 H
(1 + s )(1 + s ) + G0 H 1 + G0 H 1 + s( + ) + s 2
1+
(1 + s )(1 + s )
1 + G0 H 1 + G0 H
Come si pu vedere, la relazione che esprime il guadagno di anello chiuso composta da una prima parte che indica
labbassamento di guadagno per la solita quantit 1+G0H, e da una seconda parte che presenta due poli, che possono
essere complessi coniugati o reali.
Il denominatore di questa seconda parte pu essere scritto in altre due forme:
s2
s 1
+
+1
2
0 0 Q
s2
s
+ 2k
+1
2
0
0
dove Q detto fattore di qualit e k fattore di smorzamento.

Si pu dimostrare che:
k<
per
per k>1
1
2
G F ( j ) presenta un massimo e ha soluzioni complesse e coniugate

ha soluzioni reali
1
per
< k < 1 ha due soluzioni complesse e coniugate ma non presenta un massimo
2
Un caso particolare ma molto importante il seguente.
Assumiamo che valga la seguente relazione:
= G 0 H
[ 1
2
]
G OH
cio assumiamo che la distanza tra i due poli coincida con il guadagno di anello in bassa frequenza.
Riprendiamo la formula di prima aggiungendovi questa condizione:
GF =
G0
1 + G0 H
ipotizzando che
1+
1
s (1 + G 0 H )
1 + G0 H
s 2 2 G 0 H
1 + G0 H
1 + G 0 H G 0 H , la formula precedente si semplifica:
16
GF =
dove
G0
1
1 + G0 H 1 + s + s 2 2
0 =
oppure
GF =
G0
1 + G0 H
1
s 1 s2
1+
+
0 Q 20
1
la frequenza di oscillazione non smorzata. Il polo pi a destra ha la stessa pulsazione della frequenza di
oscillazione non smorzata (questo il polo naturale dellamplificatore operazionale, mentre laltro il polo
compensato;(vediamo pi avanti come si compensa).
Risultano:
Q =1
e siccome
k<
k=
1
2
1
2
GF ( jw) presenta un massimo (fig 8.27).
1,25 dB
Riassumendo, sotto la condizione
= G 0 H , realizziamo un anello chiuso
con Q=1, k=1/2 e 0=1/.
Fig 8.27
Se invece:
>4G0H
>=2G0H
<2G0H
G F ( jw) presenta due soluzioni reali
G F ( jw) presenta due soluzioni complesse coniugate ma non presenta un massimo

G F ( jw) presenta due soluzioni complesse coniugate e un massimo
Un sistema del secondo ordine di questo tipo pu essere realizzato anche tramite una rete simile a quella di fig 8.28.
V1
sL
1/sC
R
sC
V2
V2 =
R+
Fig 8.28
sL +
V2
=
V1
R
R
1
1 + sRC =
=
2
R
L
s RLC + sL + R
sL +
s 2 LC + s + 1
1 + sRC
R
1
sC
R
sC
R+
V1
1
sC
17
Abbiamo ottenuto una funzione di trasferimento del secondo ordine, molto simile a quella che abbiamo trovato
precedentemente applicando un anello chiuso allamplificatore compensato. Questo tipo di risultato caratteristico di
una rete LRC oppure di una rete RC chiusa in un anello di reazione.
Questo significa che tramite resistenze e condensatori posso realizzare gli stessi effetti di una rete contenente induttanze;
le induttanze sono molto difficili da realizzare e da utilizzare, quindi questo risultato molto importante.
18
CAPITOLO 8
SOMMARIO
8.1. Alcune definizioni............................................................................................................................................................................ 1
8.1.1. Definizione di guadagno di anello e di reazione positiva/negativa................................................................................... 2
8.2 Amplificatori reazionati.................................................................................................................................................................... 3
8.2.1. Amplificatore di tensione ........................................................................................................................................................ 7
8.2.2. Amplificatore di corrente......................................................................................................................................................... 8
8.3. CASO DI STUDIO: anello di reazione su amplificatore.............................................................................................................. 9
8.3.1. METODO GENERALE PER LA SOLUZIONE DI SISTEMI REAZIONATI CON 1 ANELLO..................................... 11
8.3.2. FORMULA DI BLACKMAN (doppio bipolo reazionato)................................................................................................ 13
8.4. Risposta in frequenza degli amplificatori reazionati.................................................................................................................. 14
8.4.1. Amplificatore larga banda ..................................................................................................................................................... 15
8.4.2. Amplificatore operazionale.................................................................................................................................................... 15
19
Cap. 9 - Stabilit delle reazioni
CAPITOLO 9
Stabilit delle reazioni

9.1. Criteri di stabilit
In generale, dato un sistema che presenta una funzione di trasferimento F(s), dove s=+j, condizione necessaria
affinch il sistema sia stabile che i poli di F(s) non compaiono nel semipiano positivo (zero compreso) delle (fig 9.1).
j
Limitando il discorso agli amplificatori,
vediamo ora un criterio per determinare la loro
stabilit.
Fig 9.1
9.1.1. Criterio di Nyquist

Il sistema che prendiamo in analisi presenta dunque un anello di reazione e una funzione di trasferimento con questa
forma:
GF =
G
G( s)
=
1 + GH 1 + G( s) H( s)
Facciamo lipotesi che i blocchi G e H siano in partenza stabili, in altre parole non abbiano poli per 0.
Questo significa che neanche il denominatore di GF
M ( s) = 1 + G( s) H ( s)
presenta dei poli.
Immaginando di scomporre M(s) in numeratore N(s) e denominatore D(s), abbiamo che, per le ipotesi fatte, D(s) non
presenta poli per 0. Quindi non resta che stabilire se N(s) presenta degli zeri, oppure, equivalentemente, se M(s)
presenta degli zeri.
In conclusione si ha stabilit quando 1+GH non presenta zeri (n poli per ipotesi) per 0.
Per determinare il numero e la posizione dei poli possiamo utilizzare un risultato della teoria delle funzioni analitiche che
mette in relazione il comportamento di F(s) con il numero dei suoi zeri e dei suoi poli.
Im[F(s)]
F(s)
poli
zeri
Re[F(s)]
Fig 9.2a
Fig 9.2b
Con riferimento alle fig. 9.2a e 9.2b, la quantit
num. poli num. zeri uguale al numero di inviluppi di F(s) intorno
allorigine (il verso di rotazione dipende da quale delle due quantit maggiore). Se il dominio D scelto non comprende
poli e zeri, oppure se il numero dei poli uguale al numero degli zeri, F(s) non inviluppa lorigine (inviluppare
lorigine=compiere un giro completo intorno allorigine).
Per le considerazioni precedenti, sappiamo che la nostra F(s) non presenta poli per 0; di conseguenza, qualunque
contorno contenuto nel semipiano 0 noi consideriamo, la nostra F(s) non dovrebbe inviluppare lorigine. Se ci accade
significa che esiste almeno uno zero nel semipiano 0 e quindi il sistema instabile. Il contorno pi grande che
possiamo considerare quello che contiene tutto il semipiano 0, quindi:
0; < j < +
D:
In definitiva, noi dobbiamo studiare la quantit 1+G(s)H(s) nellintorno dellorigine; se questa funzione contorna lorigine
il sistema instabile, altrimenti stabile.
Equivalentemente, ed quello che faremo, possiamo studiare la funzione G(s)H(s) nellintorno di 1. Inoltre, siccome
G(s)H(s) a coefficienti reali, simmetrica rispetto allasse reale, quindi possiamo limitare lo studio allintervallo [0,+).
Per fare questo utilizziamo un diagramma polare (fig 9.3b), su cui disegniamo, al variare di j da 0 a +, il modulo e la fase
di GH.
GH(jw)
diagramma polare
=0
GH
fase
|GH|
modulo
1
stabile
instabile
Fig 9.3a
Fig 9.3b
In figura 9.3a compaiono due forme tipiche di GH(j) per gli amplificatori. Vediamo che la curva che passa tra 0 e 1 (non
contorna l1) indica un sistema stabile, mentre la curva che passa oltre l1 indica un sistema instabile.
9.1.1.1. Margine di guadagno e di fase
Il criterio che abbiamo visto teorico. Nella pratica occorre avere un margine maggiore per decidere se un sistema
stabile oppure no.
Consideriamo la fase di GH quando |GH|=1;

nellesempio di fig 9.4, la curva che passa internamente
a 1 interseca la circonferenza di raggio 1 nel punto A, e
qui la fase 1 vale circa 225; la curva che passa
esternamente a 1 interseca la circonferenza nel punto B,
e qui la fase 2 vale circa 135.
GH(jw)
1
A
Fig 9.4
Definizione: Margine di fase = fase di GH (quando |GH|=1) - 180

Nellesempio il margine di fase della prima curva 225-180=45, il margine di fase della seconda curva 135-180=-45.
Il criterio teorico, tradotto secondo il margine di fase, dice:
se margine di fase > 0 sistema stabile

se margine di fase < 0 sistema instabile
Il criterio pratico dice:

se margine di fase 45 sistema ingegneristicamente stabile
se margine di fase < 45 sistema ingegneristicamente instabile
Definizione: Margine di guadagno (in dB) = |GH| quando fase di GH=180
Nellesempio, quando la fase 180, la prima curva ha modulo <1, quindi il margine di guadagno >0, la seconda ha
modulo >1, quindi il margine di guadagno <0.
Il criterio teorico, tradotto secondo il margine di guadagno, dice:
se margine di guadagno > 0 sistema stabile
se margine di guadagno < 0 sistema instabile
9.1.2 Criterio di Bode

Il criterio di Bode discende da quello di Nyquist ma pi semplicistico. Nonostante questo, per noi va benissimo, perch
limitiamo il nostro studio agli amplificatori.
|GH|
-45
-90
-135
-180
-180
-135
|GH|=1 cio |GH|=0 dB
Fig 9.4b
Fig 9.4a
-45
-90
Esiste una precisa corrispondenza tra il grafico di fig 9.4a e quello di fig. 9.4b. A destra abbiamo il comportamento
modulo/fase di GH al variare di j, tracciato su un diagramma polare, a sinistra abbiamo il comportamento del modulo di
GH, tracciato su un diagramma di Bode. Al diminuire della fase (da -45 a -180) il modulo diminuisce fino a diventare
minore di 1: questo accade a destra quando la curva interseca la circonferenza unitaria, a sinistra quando la curva passa
al di sotto dellasse X (0 dB).
Il criterio di Nyquist ci dice che una curva di questo tipo (fig 9.4b) indica instabilit del sistema. A sinistra (fig 9.4a)
osserviamo che la curva taglie lasse X con una pendenza di -40dB/decade.
|GH|
-45
-180
-90
-135

-135
Fig 9.5a
Fig 9.5b
-45
-90
In questo secondo caso il criterio di Nyquist ci dice che il sistema stabile, perch la curva non contorna l1. In fig 9.5a
osserviamo che la curva taglia lasse X (cio |GH| diventa minore di 1, o minore di 0dB) quando la sua pendenza pari a 20dB/decade. In fig. 9.5b notiamo che la curva taglia la circonferenza unitaria con un margine di fase maggiore di 45,
viene quindi rispettato la condizione pratica di stabilit.
Da queste considerazioni si pu dedurre che la curva del modulo di GH non deve tagliare lasse X con uninclinazione
superiore a -20 dB/decade, altrimenti il sistema (praticamente) instabile. Il caso estremo si ha quando il margine di fase
proprio 45, cio quando la curva a destra taglia la circonferenza unitaria proprio a -135 (cio a 225). Questo caso
rappresentato dai grafici di fig 9.6 a e 9.6b; a sinistra abbiamo che linclinazione della curva cambia proprio nel punto di
intersezione con lasse X.
|GH|
-45
|G0H|
-180
-90
-135
-135
Fig 9.6b
Fig 9.6a
-45
-90
Chiamando il polo a sinistra e il polo a destra, quando si verifica questa condizione abbiamo che la seguente relazione
vera:
= G0 H
Infatti il segmento di curva che unisce i due poli ha uninclinazione di -20dB/decade, cio inclinata di 45 gradi, quindi la
distanza che separa i due poli sullasse X pari alla distanza che li separa sullasse Y, distanza pari a G0H.
Abbiamo visto in precedenza che quando questa relazione soddisfatta il sistema presenta i seguenti valori:
Q=1, k=1/2 e 0=1/.
9.2. Compensazione in frequenza

Consideriamo uno dei quattro amplificatori, per esempio lamplificatore di tensione, rappresentato in fig. 9.7.
Come sappiamo, per calcolare il guadagno di anello dobbiamo
eliminare il generatore esterno ed esprimere v i in funzione di v$ i :
R2
R1
Ga =
Vi
vi
R1
R1
= A
oppure G a = A
v$i
R1 + R2
R1 + R2
(a seconda di quale definizione di Ga si utilizza)
AV$i
Fig 9.7
La curva di risposta in frequenza di un amplificatore operazionale ha il tipico andamento raffigurato in fig. 9.8.
|A|
Questo landamento tipico della curva di risposta di un

amplificatore operazionale non compensato; essa presenta 3 poli
naturali.
Ora vogliamo disegnare la curva di risposta dellamplificatore di
tensione, considerando quindi leffetto della reazione. In altre
parole vogliamo disegnare landamento di |Ga |.
f
Fig 9.8
Guardando la formula che ci fornisce Ga , possiamo vedere che landamento di |Ga | graficamente pari alla somma degli
andamenti di |A| e di
R1
. In fig 9.9 sono rappresentati separatamente i grafici relativi a queste due quantit.
R1 + R2
Nota che:
|A|
R1
< 1 , quindi la retta oizzontale che
R1 + R2
f 0 dB
rappresenta questa quantit rimane sotto lasse a 0

dB.
R1
R1 + R2
Fig 9.9
Sommando i due grafici otteniamo il grafico di fig 9.10,

che uguale al grafico di |A| ribassato di una quantit
pari al partitore delle resistenze. Se il partitore valesse 1
(=0dB), non ci sarebbe nessuna modifica allandamento;
pi il partitore ha un valore vicino a zero, maggiore
labbassamento. Se labbassamento sufficientemente
grande, il sistema diventa stabile, perch la curva taglia
lasse 0dB con uninclinazione di -20dB/decade; se
labbassamento insufficiente, il sistema instabile.
|G a |
|A|
|Ga |
Fig 9.10
Un modo per stabilizzare lanello quello del polo dominante. In generale occorre inserire un blocco di compensazione C
allinterno dellanello di reazione (fig 9.11)
G
|G a |
Fig 9.11
Come rappresentato in fig 9.12, si tratta di inserire un

polo ad una frequenza molto bassa, in modo da ridurre la
pendenza della curva.
-20dB/dec
-20dB/dec
G0H
-40db/dec
45
fc
f1
Fig 9.12
f1 : primo polo naturale

fc : polo di compensazione
In questo modo la curva taglia lasse 0dB con una
pendenza di -20dB/decade e il sistema stabile.
Nota che vale la seguente relazione:
f1
= G0 H
fc
Infatti, visto che uninclinazione di 20dB/decade significa uninclinazione di 45, la distanza che separa i due poli pari
allaltezza massima della curva.
Inserendo il polo di compensazione otteniamo un sistema con 4 poli, ma i due poli naturali pi a destra si trovano molto
sotto allasse 0 dB e quindi sono trascurabili (ricorda che a 0dB il guadagno pari a 1).
Riassumendo: labbassamento dovuto al partitore e il polo di compensazione sono due fattori concomitanti che portano il
sistema alla stabilit. Se labbassamento grande, il polo di compensazione pu essere messo a una frequenza pi
grande; se labbassamento piccolo, al limite nullo, il polo di compensazione deve essere messo a una frequenza molto
bassa.
La curva dellamplificatore compensato risultante rappresentata in fig 9.13.
1 Hz
Indicativamente, il polo di compensazione cade a una frequenza intorno

a 1 Hz, mentre il polo naturale si trova generalmente intorno ai 50-100
kHz. Per inserire il polo di compensazione occorre mettere un
condensatore in parallelo al segnale; negli amplificatori operazionali il
condensatore utilizzato ha un valore di circa 10 pF sfrutta leffetto
Miller (vedi su slide il valore C0).
Fig 9.13
Un polo a cos bassa frequenza apparentemente non comporta nessun problema. In realt il guadagno di anello inizia ad
abbassarsi gi a basse frequenze, e tutti vantaggi legati allavere un alto guadagno subiscono una diminuzione: il
comportamento dellanello non pi efficace come prima (insensibilit ai rumori, valore preciso nel guadagno di anello...).
Unaltra soluzione consiste nellintroduzione di una coppia polo-zero. Immaginiamo di avere un sistema instabile avente
la curva di risposta rappresentata in fig. 9.14.
|Ga |
Sul grafico compare anche leventuale polo di
compensazione, ad una frequenza molto bassa.
Proviamo ora ad inserire uno zero alla stessa
frequenza del primo polo naturale (quello a
frequenza minore), annullo quel polo e la curva
si modifica come descritto in fig. 9.15.
fc
Fig 9.14
|Ga |
Otteniamo una curva traslata a destra, dove
quello che era il secondo polo diventato il
primo polo. Se a questo punto vogliamo inserire
il polo di compensazione, possiamo metterlo pi
a destra rispetto alla situazione precedente, in
modo che il guadagno rimanga alto per un
campo di frequenze pi ampio.
dopo
fc
prima
Fig 9.15
Abbiamo gi visto in precedenza che per piazzare una coppia polo-zero occorre inserire in parallelo al segnale una coppia
resistenza - condensatore; la posizione dello zero dipende dai valori di R e C, quindi posso piazzare lo zero con grande
precisione.
Quelle che abbiamo visto sono le uniche due tecniche applicate agli amplificatori operazionali.
9.2.1 Compensazione dellintegratore

C
R
Consideriamo il circuito integratore di fig. 9.16 e calcoliamo il

guadagno di anello Ga con la solita procedura:
Vi
AV$i
V
Ga = i = A
V$
i
sRC
= A
1
1 + sRC
R+
sC
Disegniamo sul diagramma di Bode il grafico dellandamento di |A| (classica curva a tre poli dellamplificatore
operazionale) e dellandamento di
sRC
(fig. 9.17).
1 + sRC
La curva a tratto sottile rappresenta landamento
di |A|, mentre la curva a tratto spesso rappresenta
|A|
landamento di
sRC
.
1 + sRC
Come si pu vedere, quando s, la seconda

curva tende a 0dB (cio a 1).
Se adesso sommiamo graficamente le due curve,
otteniamo il grafico di fig. 9.18.
1
2RC
Fig 9.17
|Ga |
Si vede chiaramente (criterio di Bode)

che il sistema instabile.
Se applichiamo ora il metodo del polo
dominante, otteniamo il risultato
presentato in fig. 9.19.
Fig 9.18
|Ga |
C
Nonostante lintroduzione del polo di

compensazione, il sistema ancora
instabile. Infatti, in questo caso, il punto da
prendere come polo di compensazione non
lintersezione tra la curva di risposta C e
la retta R con pendenza 20dB/decade che
parte dal primo polo naturale.
R
fc
Fig 9.19
|Ga |
O
C
R
Il polo di compensazione va invece inserito

allintersezione tra la retta R di pendenza -20
dB/decade
e
la
curva
originale
O
dellamplificatore operazionale (nel punto A sul
disegno). In questo modo la curva finale che
otteniamo indica un sistema stabile. Nota che il
polo di compensazione si trova molto a sinistra,
quindi il guadagno decresce molto in fretta.
7
fc
Fig 9.20
9.2.2. Compensazione del derivatore

Consideriamo il circuito derivatore di fig 9.21 e immaginiamo
che lamplificatore operazionale impiegato sia compensato
internamente (quindi ha un polo dominante).
Calcoliamo il guadagno di anello:
R
C
Vi
V
1 sC
1
Ga = $i = A
= A
R + 1 sC
1 + sRC
Vi
AV$i
Fig 9.21
Disegniamo
separatamente
la
curva
di
|A|
di
1
(fig 9.22). Componendo i due grafici otteniamo la
1 + sRC
|A|
curva di fig 9.23.
Fig 9.22
|A|
Questa curva indica un sistema instabile.

Una regola pratica da seguire la seguente:
lamplificatore operazionale compensato internamente va
bene se la rete in cui inserito solo passiva. In caso
contrario bisogna mettere un amplificatore da
compensare e lo adatto alla rete.
Fig 9.23
9.2.3. Un altro esempio

R2
R1
Vi
Ro
AV$i
Prendiamo in esame il circuito di fig 9.24. Lidea

(sbagliata) quella di inserire un condensatore con
lintenzione di eliminare un po di rumore
sulluscita. Nota: lamplificatore operaz. In
questione compensato internamente.
In questo caso teniamo conto anche di Ro che,
anche se piccola, fa sentire la sua influenza.
Calcoliamo dunque Ga:
Fig 9.24
Ga = A
= A
1 sC
1 sC + Ro
R1
R1 + R2 +
Ro
1 + sRo C
= A
R1(1 + sRo C )
1
=
1 + sRo C ( R1 + R2 )(1 + sRoC ) + Ro
R1
( R1 + R2 )(1 + sRoC ) + Ro
Il guadagno di anello presenta un polo, quindi la curva del sistema (che senza condensatore stabile) si trasforma nel
modo descritto in fig. 9.25.
senza condensatore
Con lintroduzione del nuovo polo, dovuto alla

presenza del condensatore, il sistema diventa
instabile.
instabile
polo
introdotto
Fig 9.25
9.3. Considerazioni sulloscillazione

Quando un sistema non stabile, lo si chiama generalmente sistema oscillante, ma qual la causa di tale oscillazione?
La rotazione di fase introdotta nellanello (dovuta a poli e zeri) pu modificare il verso della reazione; in particolare, se la
rotazione di 180, la reazione cambia di segno ad ogni ciclo (da positiva diventa negativa e viceversa).
Esister una frequenza particolare alla quale la rotazione di fase tale da invertire il verso della reazione; se il guadagno di
anello maggiore di 1, a quella frequenza luscita aumenta (in modulo) ad ogni giro; se invece il guadagno uguale a 1,
lampiezza del segnale non viene modificata mentre il verso si inverte ad ogni giro. Siccome questo fenomeno avviene ad
una sola e ben precisa frequenza, in ingresso e in uscita devo una sinusoide.
Le condizioni alle quali avviene questo fenomeno sono dette condizioni di Barkhausen:
rotazione di fase complessiva = 0

modulo del guadagno di anello = 1
Vu
zona di linearit
Ve
Se il guadagno maggiore di 1, la sinusoide in uscita avr

unampiezza crescente. Ma siccome la dinamica non infinita
(fig 9.26), la tensione di uscita Vu non pu crescere allinfinito.
Ad un certo punto il sistema esce dalla zona di linearit e si
ottiene unoscillazione sporca (fig 9.27).
Vu
Fig 9.26
Per ottenere unoscillazione pulita devo fare in

modo che il sistema rimanga in linearit.
Fig 9.27
Ma il problema un altro; abbiamo visto che per attivare loscillazione occorre avere una precisa frequenza che soddisfi
le condizioni di Barkhausen; ma questo significa avere in ingresso una sinusoide pulita, che quella che non abbiamo e
che vogliamo ottenere in uscita.
Nei circuiti reali c sempre del rumore, composto da un gradissimo numero di frequenze, e tra queste ci sara quella
particolare frequenza che innesca locillazione. Per inizialmente il guadagno dovr essere maggiore di 1, in modo da
raggiungere una certa ampiezza; una volta che la sinusoide si creata, occorre rimettere il guadagno a 1, in modo da
stabilizzare la reazione e fissare lampiezza della sinusoide. Questa operazione di controllo svolta da un circuito che si
chiama appunto: circuito di controllo dellampiezza.
10
CAPITOLO 9
SOMMARIO
9.1. Criteri di stabilit .............................................................................................................................................................................. 1
9.1.1. Criterio di Nyquist.................................................................................................................................................................... 1
9.1.1.1. Margine di guadagno e di fase....................................................................................................................................... 2
9.1.2 Criterio di Bode .......................................................................................................................................................................... 3
9.2. Compensazione in frequenza.......................................................................................................................................................... 4
9.2.1 Compensazione dellintegratore .............................................................................................................................................. 6
9.2.2. Compensazione del derivatore................................................................................................................................................ 8
9.2.3. Un altro esempio ....................................................................................................................................................................... 8
9.3. Considerazioni sulloscillazione..................................................................................................................................................... 9
11
Cap. 10 - Oscillatori e comparatori di soglia
CAPITOLO 10
Oscillatori e comparatori di soglia

10.1. Oscillatori
Un circuito elettronico in grado di generare un segnale sinusoidale di frequenza predeterminata, senza lintervento di
alcuna eccitazione esterna che non sia la consueta alimentazione in continua, prende il nome di oscillatore sinusoidale.
Il modo classico di generare un segnale sinusoidale consiste nel portare un amplificatore, sottoposto a reazione positiva,
in oscillazione spontanea.
10.1.2. Principio di funzionamento

In fig. 10.1 rappresentato lo schema generale di un amplificatore reazionato (positivamente).
xS
+ xi
s1
xo
xf
s2
Fig 10.1
Mantenendo aperto S2 e chiudendo S1, si applichi il segnale

sinusoidale xs allingresso del blocco G (che nella pratica un
amplificatore); otteniamo che:
xi=xs e xf=GHxi
Nellipotesi che esista ununica frequenza Fo per la quale la fase di GH sia uguale a 0, ovvero che xf e xi siano in fase,
possono aversi i seguenti tre casi:
1. |GH|=1, risulta allora |xf|=|xs|; chiudendo S2 e aprendo simultaneamente S1 lamplificatore si autoeccita, mantenendo in
uscita loscillazione a frequenza Fo, di ampiezza costante.
2. |GH|<1, risulta allora |xf|<|xs|; chiudendo S2 e aprendo simultaneamente S1 loscillazione a frequenza Fo si smorza
gradualmente fino ad esaurirsi.
3. |GH|>1, risulta allora |xf|>|xs|; chiudendo S2 e aprendo simultaneamente S1 loscillazione a frequenza Fo cresce in
ampiezza col passare del tempo, sino a quando non intervengono fenomeni di non linearit nellamplificatore.
Nellultimo caso loscillazione ha carettere autoinnescante e nasce spontaneamente nellanello di reazione al momento
della chiusura del circuito di alimentazione , rendendo superflua la funzione di eccitazione della sorgente xs.
In pratica lautoinnesco reso possibile dallinevitabile presenza di una componente del rumore a frequenza Fo; tale
componente, di valore infinitesimo, viene esaltata in modo esclusivo dallanello di reazione (nel caso 3 ), mutandosi
rapidamente in unoscillazione di grande ampiezza.
Le condizioni di innesco sono pertanto:
|GH|>1 e
fase di GH = 0
Le condizioni necessarie per ottenere in uscita unoscillazione di ampiezza costante sono invece:
|GH|=1 e
fase di GH = 0
queste sono note come condizioni di Barkhausen.

La necessit di soddisfare tali condizioni per ununico valore di frequenza rende indispensabile la presenza nellanello di
reazione di componenti selettivi.
Al fine di ottenere lautoinnesco delloscillazione, si deve prevedere nel funzionamento lineare iniziale un guadagno |GH|
leggermente maggiore di 1. Successivamente, col crescere dellampiezza della sinusoide, la diminuzione del guadagno A
dellamplificatore dovuta a fenomeni di non linearit, riporta gradualmente il valore di |GH| a 1, con la conseguente
stabilizzazione dellampiezza, anche se con una certa distorsione.
In fig. 10.2 rappresentato lo schema pi generale di un oscillatore sinusoidale.
G=amplificatore
H=rete di reazione positiva
F=rete di controreazione:ha la funzione di
mantenere stabile il guadagno dellamplificatore
C=controllo automatico dellampiezza:ad innesco
avvenuto riporta |GH| a 1, agendo sulla rete di
controreazione o direttamente sullamplificatore
G
H
FIG 10.2
10.1.2. Stabilit in frequenza

La frequenza di innesco Fo di un oscillatore coincide, come si gi detto, con la frequenza per la quale lo sfasamento
lungo lanello di reazione risulta nullo. Ne consegue che la stabilit della frequenza di oscillazione essenzialmente legata
alla stabilit della curva di fase di GH.
Per valutare il grado di stabilit in frequenza di un oscillatore si fa riferimento al seguente coefficiente:
SF =
d
dF
F = F0
Fo
il cui valore deve risultare elevato per una buona stabilit.
Questo significa che la curva di fase (F) deve tagliare lasse
0 con la massima pendenza possibile (fig 10.3); questo si
ottiene con anelli di reazione particolarmente selettivi.
Fig 10.3
10.1.3. Oscillatore a ponte di Wien

Il ponte di Wien il circuito raffigurato in fig 10.4; presenta una rete RC serie in un ramo e una rete RC parallela in un
ramo adiacente. Nei due rami rimanenti vi sono due resistori.
Ra
Per la determinazione del guadagno di anello, nelle ipotesi Ri= e

Ro=0, risulta comodo aprire lanello allingresso dellamplificatore.
Rb
Vu
Vi
Ga = GH =
R1
AVi
Vf
Vi
V f Vu
Vu Vi
Lo stadio base un amplificatore non invertente, per il quale si

ricava:
C1
Vf
G=
Vu
R
= 1+ a
Vi
Rb
Mediante partitore sulla rete di uscita si ricava invece:

C2
R2
H=
Fig 10.4
Vf
Vu
Z2
Z1 + Z 2
con:
Z1 = R1 +
sR C + 1
1
= 1 1
sC1
sC1
1
sC 2
R2
Z2 =
=
1
sR2 C2 + 1
R+
sC2
R2
quindi:
R2
sR2 C2 + 1
sC1 R2
H=
=
=
sR1C1 + 1
R2
sR
C
+
1
sR
C
+
1
+
sR
C
(
)(
)
1
1
2
2
2
1
+
sC1
sR2 C2 + 1
sC1 R2
= 2
s R1 R2 C1C2 + s( R1C1 + R2 C2 + R2 C1 ) + 1
In conclusione il guadagno di anello :
R
sC1 R2
Ga = GH = 1 + a 2
Rb s R1 R2 C1C2 + s( R1C1 + R2C2 + R2 C1 ) + 1
Bisogna ora verificare lesistenza di una frequenza Fo alla quale siano verificate le condizioni di Barkhausen per
lautomantenimento delloscillazione.
Poniamo per semplicit:
R1=R2=R
C1=C2=C
Si ottiene quindi:
R
sCR
R
G a = GH = 1 + a 2 2 2
= 1 + a
Rb s R C + 3sCR + 1
Rb
1
sRC + 3 +
1
sRC
sostituiamo s=j:
R
G a = GH = 1 + a
Rb
1
j RC + 3 +
1
jRC
Imponendo la condizione di Barkhausen sulla fase abbiamo che devessere GH=0, cio:
j RC +
o =
1
=0
jRC
jRC j
1
=0
RC
j 2 R2C2 1 = 0
1
RC
Imponendo la condizione di Barkhausen sul modulo abbiamo che devessere |GH|=1, cio
R 1
R
1 + a = 1 1 + a = 3
Rb 3
Rb
Ra = 2 Rb
Nel caso pi generale invece avremo queste condizioni:
R
sC1 R2
Ga = GH = 1 + a 2
Rb s R1 R2 C1C2 + s( R1C1 + R2C2 + R2 C1 ) + 1
dividiamo numeratore e denominatore per sC1R2:
R
G a = GH = 1 + a
Rb
sR1C2 +
1
( R1C1 + R2 C2 + R2 C1 )
C1 R2
1
sC1 R2
e quindi:
o =
1
R1 R2 C1C2
R
C1 R2
=1
1 + a
Rb R1C1 + R2 C2 + R2 C1
Il circuito visto non pu essere utilizzato in pratica in quanto, non essendo presente la rete per il controllo automatico
dellampiezza, il sistema satura o non oscilla.
Un semplice metodo per controllare automaticamente il guadagno consiste nel sostituire i resistori Ra e Rb con dei
resistori sensibili alla temperatura. In particolare:
Ra ntc, Rb ptc
La prima diminuisce il proprio valore di resistenza allaumentare della temperatura, la seconda aumenta il proprio valore di
resistenza allaumentare della temperatura. Inizialmente il guadagno dellamplificatore tale per cui si ha |GH|>1; in
seguito, la corrente crescente che percorre Ra e Rb provoca un aumento di temperatura, quindi i valori delle resitenze si
modificano come indicato sopra. In conseguenza di tali cambiamento, il guadagno di anello raggiunge il valore unitario.
E necessario che i tempi di risposta non siano troppo lunghi (2-3 periodi della sinusoide).
10.1.4. Oscillatore a tre punti

Lo schema di principio di un oscillatore a tre punti presentato in fig. 10.5.
Vo
Vf
Per analizzare il circuito imponiamo alcune

ipotesi semplificative:
Ro
Z1
AVi
Z3
Z2
Nota: lamplificatore
negativo.
Fig 10.5
Valutiamo il guadagno di anello:
Ga = GH =
si suppone la resistenza di ingresso

dellamplificatore Ri infinita
si suppone la resistenza Ro sufficientemente
elevata da non rendere trascurabile Z3
Vf
Vi
AVi
ha
guadagno
V f Vo
Vo Vi
Si ricava:
Vo = AVi
G=
ZL
Ro + Z L
Z L = Z 3 / / ( Z1 + Z 2 )
dove
Z 3 / / ( Z1 + Z 2 )
Vo
= A
Vi
Ro + Z3 / /( Z 1 + Z2 )
Z2
Z 1 + Z2
Vf = Vo
H=
Vf
Z2
=
Vo Z1 + Z2
Il guadagno di anello :
Ga = GH = A
= A
Z3 / /( Z1 + Z2 )
Ro + Z 3 / / ( Z1 + Z 2 )
Z3 ( Z2 + Z1 )
Z 3Z 2 + Z 3Z 1
Z2
Z 1 + Z2 + Z 3
Z2
= A
=
Z Z + Z 3 Z1 Z1 + Z 2
Z1 + Z 2
Ro + 3 2
Z1 + Z 2 + Z3
R o ( Z1 + Z2 + Z 3 ) + Z3 ( Z 2 + Z1 )
Z2
Z3Z2
= A
Z1 + Z2
R o ( Z1 + Z 2 + Z3 ) + Z 3 ( Z 2 + Z 1 )
Ipotizziamo che le tre impedenze siano solo reattanze, cio solo la componente immaginaria di Zi sia diversa da 0:
Z1=jX1 Z2=jX2 Z3=jX3
il guadagno di anello assume questa forma:
X3 X 2
jRo ( X 1 + X 2 + X 3 ) X 3 ( X 2 + X 1 )
Ga = A
La condizione di Barkhausen sulla fase pu essere verificata solo se Ga reale, cio se:
x1+x2+x3=0
Infatti condizione necessaria per avere fase nulla che la parte immaginaria di Ga sia nulla, ovvero che gli elementi
reattivi non siano tutti e tre dello stesso tipo (ricorda:le induttanze sono positive, le capacit negative).
Sotto questa ipotesi, il guadagno di anello diventa:
Ga = A
X2 X 3
X
=A 2
X 3 ( X 3 )
X3
Ma questa condizione non sufficiente: la parte immaginaria nulla si ottiene anche con una fase di 180; per ottenere una
fase di Ga pari a zero, occorre che Ga sia positivo, cio che x2 e x3 siano concordi, e quindi elementi reattivi dello stesso
tipo. Da questo segue che x1 deve essere discorde con x2 e x3.
La condizione di Barkhausen sul modulo, |GH|=1, impone che:
X2
X
=1 A = 3
X3
X2
Fatte tutte queste premesse, si possono distinguere due tipi fondamentali di oscillatori a tre punti.
10.1.4.1 Oscillatore Hartley
Utilizza due induttori e un condensatore (fig 10.6).
X1 + X 2 + X 3 = 0
1
1
L2 + L3
= 0 2 ( L2 + L3 ) =
C1
C1
1
o =
( L2 + L3 )C1
C1
L3
L2
Fig 10.6
Imponendo che la fase fosse nulla abbiamo ricavato la pulsazione di oscillazione della sinusoide generata. Imponendo la
condizione sul modulo otteniamo:
A=
X3
L
L
A= o 3 = 3
X2
o L2 L2
Loscillatore Hartley consente di variare facilmente o agendo soltanto sul valore della capacit C1 , senza alterare in
alcun modo la condizione di oscillazione a regime che dipende esclusivamente da L2 e L3.
10.1.4.2. Oscillatore
X1 + X2 + X 3 = 0
L1
C3
C2
1
1
+ = 2 L1
C2 C3
1
o =
L1 (C2 / / C3 )
1
1
+ L1 = 0
C2 C3
1
= 2 L1
( C2 / / C3 )
Fig 10.8
Per la condizione sul modulo otteniamo:
1
X3
o C3 C2
A=
A=
=
1
X2
C3
o C2
10.2. Comparatori di soglia

Il comparatore di soglia blocco funzionale che accetta un segnale analogico in ingresso e fornisce un segnale discreto
in uscita (fig 10.9a).
Sd
analogico
digitale
Sa
soglia
Sa
Sd
Fig 10.9a
Fig 10.9b
6
Ha la funzione di trasformare un segnale analogico in un segnale digitale a 1 bit (ON/OFF). E utilizzato nei termostati, nei
sensori di livello, ecc. Il circuito confronta il segnale analogico con un determinato valore, la soglia, e in uscita mette il
risultato di questo confronto (fig 10.9b). Come vedremo, uno degli elementi di base nella realizzazione dei generatori di
segnale.
Un comparatore di soglia pu essere realizzato con un amplificatore operazionale che confronta il segnale di ingresso VS
con una tensione di riferimento Vref, e produce due livelli di uscita a seconda che il segnale sia maggiore o minore della
soglia (fig 10.10).
Se lamplificatore operazionale ideale, il sue guadagno
molto elevato, e non appena la tensione Vi si discosta da 0
luscita va al valore massimo o al valore minimo.
Vu
+
+
VS
Vref
Possiamo realizzare il comp aratore in due modi:

comparatore non invertente
comparatore invertente
Fig 10.10
10.2.1. COMPARATORE NON INVERTENTE

Il comportamento del comparatore non invertente rappresentato dal grafico di fig. 10.9b. In fig 10.11b rappresentata la
sua transcaratteristica. Come si vede nel circuito (fig 10.11a), la tensione di ingresso Vs entra sul morsetto +.
Vu
+
VS
Vu
Vsaturaz
Vref
VS-VRef
Fig 10.11a
-Vinterdiz
Fig 10.11b
10.2.2. COMPARATORE INVERTENTE

Il circuito del comparatore invertente rappresentato in fig. 10.12a; rispetto al precedente si sono solo invertiti i due poli,
quindi il segnale di ingresso Vs entra nel morsetto .
VS
Vu
+
+
soglia
t
Vref
Fig 10.12a
Fig 10.12b
Vu
Vsat
Il comparatore invertente ha il comportamento

esemplificato dal grafico di fig 10.12b. In figura
10.12c rappresentata la sua transcaratteristica.
VS-VRef
-Vint
Fig 10.12c
10.2.3 Comparatori con due soglie

Nel grafico di fig 10.13 rappresentata la forma della transcaratteristica dellamplificatore reale.
Vu
Vi
La linea tratteggiata rappresenta invece il

comportamento dellamplificatore ideale, con
guadagno infinito.
Utilizzando il meccanismo della reazione
positiva possiamo ottenere un guadagno, ad
anello chiuso, che tende ad infinito.
GF =
Fig 10.13
G
1 GH
Come si pu vedere, se GH fosse uguale a 1, avremmo GF. Quindi per far un comparatore di soglia (con una soglia)
occorre chiudere in un anello di reazione positiva lamplificatore operazionale. In questo modo otteniamo una transcaratteristica molto vicina a quella ideale.
Un sistema con un comportamento simile non in pratica utilizzabile. Infatti bisogna tener conto che il segnale di
ingresso sar affetto da rumore: quando la Vi dellamplificatore si trova nellintorno della soglia, le sue oscillazioni casuali
provocano una serie di veloci commutazioni (fig 10.14).
soglia
Fig 10.14
La soluzione consiste nellavere due soglie e

tra di esse una banda morta, cio una zona
di insensibilit nella quale non avvengono
commutazioni.
In fig. 10.15 rappresentato il comportamento
di un comparatore con due soglie. Si pu
notare come luscita scatti solo quando il
segnale di ingresso supera la soglia superiore
o la soglia inferiore.
S1
Questo tipo di comportamento si chiama

comportamento a isteresi, e si pu
rappresentare tramite la trans-caratteristica di
fig. 10.16.
S2
Fig 10.15
In conclusione, un comparatore di soglia

praticamente utilizzabile solo se presenta un
comportamento a isteresi, in altre parole ha 8
due soglie di commutazione. Nota che in
alcune applicazioni indispensabile avere
due soglie, mentre in altri casi comodo per
non sentire il rumore. Per realizzare tale
comportamento si utilizza ancora la reazione
positiva. Abbiamo visto che, tramite un anello
Vu
S2
S1
Vi
Fig 10.16
Vu
Vu
GH=1
GH<1
Vi
GH>1
Vi
Fig 10.17b
Fig 10.17a
Nel grafico di fig 10.17a vediamo cosa succede alla trans-caratteristica quando GH passa da un valore minore di 1 al
valore 1. Nel grafico di fig 10.17b vediamo cosa accade quando GH supera il valore di 1: la zona lineare cambia pendenza,
mentre i livelli di saturazione e interdizione rimangono costanti. Ricorda che quando il sistema si trova in saturazione o
interdizione il guadagno di anello nullo.
Vu
Vi
La reazione positiva amplifica rapidamente

qualunque segnale, anche piccolissimo, e luscita si
porta velocemente al valore massimo o minimo. Tale
salto talmente rapido che si ottiene il
comportamento di fig. 10.18.
Fig 10.18
10.2.4. Trigger Schmitt

Il comparatore con reazione positiva riportato in fig. 10.19 viene comunemente indicato con il nome di TRIGGER
SCHMITT.
R2
R1
V1
+
Vi
V2
Vu
Fig 10.19
Se V1 il segnale di ingresso e V2 il riferimento, abbiamo un

comparatore non invertente; viceversa abbiamo un
comparatore invertente.
Vu pu assumere solo 2 valori: VMAX e VMIN (non pu stare
in linearit, come abbiamo visto). Per quali valori di Vi ho la
commutazione?
La commutazione avviene non appena il sistema entra in
linearit (e subito ne esce), e il sistema in linearit quando
Vi=0; questa la condizione per trovare le soglie.
9
Quando lamplificatore operazionale in linearit vale il modello ideale dellamplificatore stesso; con riferimento alle
figure 10.20a e 10.20b, calcoliamo i valori delle due soglie VS1 e VS2.
V+ =
R2
R1
VS +
VU
R1 + R2
R1 + R2
V = Vref
VMAX
R1
Vs
Vi
Vref
Vu
R2
+
Vi
Vu
VS2
Fig 10.20a
VMIN
VS1
Fig 10.20b
Imponiamo la condizione Vi=0, cio V+ =V:
R1
R2
R + R VS 1 + R + R V MIN = Vref
1
2
1
2
R2 V + R1 V
= Vref
R1 + R2 S 2 R1 + R2 MAX
con questo sistema posso ricavare le due soglie:
R1 + R2
R1
R + R2
Vref
V MIN 1
VS1 = R
R1 + R2
R2
R1 + R2
V = R1 + R2 V R1 V
S2
ref
MAX
R2
R1 + R2
R2
R1 + R2
R
Vref 1 V MIN
VS1 = R
R2
V = R1 + R2 V R1 V
ref
S 2
R2
R2 MAX
Per realizzare un comparatore con certe soglie determinate e gi decise, devo stabilire la Vref e le resistenze R1 e R2
necessarie. Posso diminuire le variabili da 3 a 2 considerando il rapporto R1/R2 invece delle singole resistenze.
Definiamo I (Isteresi) la differenza di tensione tra le due soglie:
I = VS 1 VS 2
I =
R1
R
R
R
I
V MAX 1 V MIN = 1 (VMAX V MIN ) 1 =
R2
R2
R2
R2 V MAX V MIN
Avendo fissato i valori delle soglie, conosciamo anche I, quindi possiamo calcolare il rapporto delle resistenze che ci
serve; sostituiamo R1/R2 in una delle due equazioni che forniscono le soglie, per esempio VS1:
I
I
VS 1 = 1 +
V
Vref
V MAX VMIN MIN
V MAX V MIN
Tramite questa equazione posso ricavare anche la Vref che ci serve:
10
I
V
V MAX V MIN MIN
I
1+
V MAX V MIN
VS 1 +
Vref =
Il rapporto delle resistenze influisce sullampiezza dellisteresi, mentre la Vref regola la posizione dellisteresi relativamente
allorigine.
Anche scambiando i due segnali di ingresso (fig 10.21a, fig 10.21b), quindi ponendo V1=Vref e V2=VS, otteniamo gli stessi
risultati.
Vu
R2
R1
Vref
Vi
Vs
Vi
Vu
VS2
VS1
Fig 10.21a
Fig 10.21b
Rifacendo i calcoli, otteniamo queste due equazioni:
R2
R1
VS1 = R + R Vref + R + R V MAX
1
2
1
2
V = R2 V + R1 V
S 2 R1 + R2 ref R1 + R2 MIN
Definiamo
I = VS1 VS 2
I = (V MAX V MIN )
(V MAX VMIN ) R1 (VMAX V MIN )

R1
R
1+ 2 =
=
1
R1 + R2
R1
I
R2
I
Come al solito, gli offset e le derive vanno a modificare i valori delle soglie; possiamo utilizzare i soliti accorgimenti per
minimizzare questi effetti.
In commercio esistono dei componenti, i voltage comparator, particolarmente adatti per realizzare comparatori di soglia;
questi prodotti hanno le seguenti caratteristiche:
molto veloci
hanno quasi tutti unuscita TTL compatibile
esistono sia con uscita OPEN COLLECTOR che TOTEM POLE
quasi tutti dispongono di due piedini distinti per la massa analogica e quella digitale (aiutano a eliminare certi
disturbi)
11
CAPITOLO 10
SOMMARIO
10.1. Oscillatori ........................................................................................................................................................................................ 1
10.1.2. Principio di funzionamento.................................................................................................................................................... 1
10.1.2. Stabilit in frequenza .............................................................................................................................................................. 2
10.1.3. Oscillatore a ponte di Wien................................................................................................................................................... 2
10.1.4. Oscillatore a tre punti............................................................................................................................................................. 4
10.1.4.2. Oscillatore ........................................................................................................................................................................ 6
10.2. Comparatori di soglia..................................................................................................................................................................... 6
10.2.1. COMPARATORE NON INVERTENTE............................................................................................................................... 7
10.2.2. COMPARATORE INVERTENTE......................................................................................................................................... 7
10.2.3 Comparatori con due soglie ................................................................................................................................................... 8
10.2.4. Trigger Schmitt........................................................................................................................................................................ 9
12
Cap. 11-Generatori donda e alimentatori
CAPITOLO 11
Generatori donde e alimentatori

11.1. Generatore di onde quadre e triangolari
I generatori di onde vengono anche chiamati generalmente generatori astabili, mentre i generatori monostabili sono
generatori che forniscono una singola onda (one shot).
Il nucleo dei generatori donde un comparatore di soglia. Nel seguito supponiamo, solo per semplicit (i concetti
valgono comunque), che luscita dellamplificatore operazionale sia simmetrica(fig 11.1b), inoltre trascuriamo la tensione
di riferimento VREF.
VMAX
R2
R1
Vu
soglia sup.
VS1
VS2
soglia inf.
VS
Fig 11.1a
segnale
VMIN
Fig 1.11b
Con riferimento al circuito di fig. 11.1a:
VS =
R1
VU
R1 + R2
R2
R1
Vu
VS
R
CK
Fig 11.2
Consideriamo adesso il circuito di fig 11.2, in cui compare un

comparatore di soglia e un condensatore.
Al tempo t= il condensatore CK completamente scarico.
Al tempo t=0 in cui diamo alimentazione, la minima differenza di
tensione presente ai due morsetti dellamplificatore operazionale
causa lo scatto del comparatore, quindi la tensione di uscita VU si
porta a uno dei due valori di fondo scala, cio VMAX o VMIN.
Facciamo lipotesi che VU si porti al valore VMAX. Da questo
momento il condensatore inizia a caricarsi con una costante di tempo
= RC (fig. 11.3).
VU
VMAX
VS1
t
Vs
VS2
VMIN
t0
t1
Quando la tensione sul condensatore supera la

soglia VS1, il comparatore scatta e luscita VU si
porta al valore VMIN. Sul condensatore si trova
ora una tensione negativa, quindi inizia a
scaricarsi con la medesima costante di tempo.
Quando la tensione sul condensatore supera la
soglia VS2 il comparatore scatta e luscita si porta
al valore VMAX; di conseguenza il condensatore
inizia di nuovo a caricarsi. Il tempo t1-t0 che
intercorre tra due scatti pari al semiperiodo
dellonda generata.
Fig 11.3
Calcoliamo il tempo t 1-t0 che intercorre tra due scatti; innanzitutto determiniamo lequazione della curva compresa tra t 0 e
t1 (fig. 11.4):
VC = (V MIN + VS 1 )e
VS1+VMIN
Ora, tenendo conto che al tempo t=t 0

abbiamo che:
VS=VS1 e VU = VMIN
Vc
VMIN -VS2
t0
t
R1
VC = VU +
VU e
R1 + R2
t1
Fig 11.4
R1
VC = 1 +
V e
R1 + R2 U
Consideriamo come origine il tempo t 0, cio poniamo t 0=0:
R1
VC (t 0 ) = 1 +
V
R1 + R2 U
al tempo t=t 1 VC=VMIN - VS2 :
t
1
R1
VC (t 1 ) = 1 +
V e = V MIN VS 2
R1 + R2 U
tenendo conto con al tempo t=t 1 VS=VS2 e VU = VMIN:
t
1
R1
R1
1 +
VU e = 1
V
R1 + R2
R1 + R2 U
Da questultima relazione consegue:
R1
1+
R1 t 1
R1
R1 + R2
Ln1 +
= Ln 1
Ln
R1
R1 + R2
R1 + R2
1
R1 + R2
Il periodo dellonda quadrata generata pari a 2t 1 :
T = 2Ln
= t 1 t = Ln 1 + k
1

1 k
1+ k
1 k
In generale, per fare un oscillatore astabile occorre realizzare una reazione negativa in cui compare un comparatore
invertente e un blocco integratore.
Nota che la tensione VC presente sul condensatore ha una forma pseudo-triangolare; se il blocco integratore fosse
realizzato con un vero integratore, invece degli archi di esponenziale otterremmo delle rette e quindi una vera onda
triangolare.
Lo schema vero del generatore di onde quadre e triangolari presentato in fig. 11.5. Nota che lintegratore inverte il
segnale, quindi utilizzo un comparatore non invertente per mantenere una reazione negativa.
R2
CK
R1
VT
R1
VU
Fig 11.5
VT = VU
R1
R2
Facciamo lipotesi che nel momento in cui alimentiamo VU si porti al valore VMIN. Nel tempo otteniamo il grafico riportato
in fig. 11.6.
VMAX
VS1
Lintegratore riceve in ingresso una tensione VU

(che durante un semiperiodo dellonda quadra
rimane costante) e la integra:
VS2
1 t
t
VT =
VU dt =
V
RC 0
RC U
VMIN
Fig 11.6
Nel primo tratto VU negativa e VT una rampa

con pendenza positiva. Quando il comparatore di
soglia commuta, VU assume il valore VMAX e VT
diventa una rampa negativa.
Nota: lintegratore cos fatto funziona bene solo se messo in un anello chiuso di reazione (come in questultimo caso).
Infatti, immaginiamo che lintegratore integri anche gli offset e le derive, sempre presenti. Le rampe con pendenza positiva
avranno una pendenza maggiore di quella disegnata nel grafico e le rampe con pendenza negativa avranno pendenza
minore (fig 11.7).
VMAX
VS1
VS2
VMIN
Fig 11.7
Per effetto di questa compensazione, mediamente il periodo non viene cambiato e il condensatore non satura.
Daltra parte, abbiamo visto che la compensazione dellintegratore comporta lavere un polo di compensazione a
bassissima frequenza, con relativo abbassamento di guadagno gi a frequenze basse. Minor il guadagno e minore la
desensitivity, quindi meno ideale il comportamento dellanello.
In conclusione questo generatore donda limitato in frequenza, perch al crescere della frequenza lintegratore non si
comporta pi correttamente.
Lo schema riportato in fig. 11.8 uno schema commerciale diffusissimo che non utilizza lintegratore ma comunque un
blocco con la funzione di integratore.
COMPARAT.
Di
SOGLIA
invertente
carica
Vc
scarica
Fig 11.8
Assumiamo che inizialmente lo switch sia
spostato verso lalto; il generatore di corrente
carica il condensatore con una corrente
costante, quindi la tensione sul condensatore
cresce linearmente (fig 11.9); ad un certo punto
tale tensione (riportata dal Voltage Follower al
comparatore di soglia) fa scattare il comparatore
il quale, a sua volta, fa scattare lo switch che si
abbassa; il secondo generatore di corrente
assorbe energia costante dal condensatore,
quindi la tensione sul condensatore diminuisce
linearmente.
VMAX
VS1
VS2
VMIN
Fig 11.9
Con questa soluzione ho eliminato il limite di frequenza, perch lo switch molto veloce.
Lo switch realizzato tramite una porta a diodi, il cui schema presentato in fig. 11.20.
PORTA A
DIODI
D1
D2
VC
VQ
Per spiegare il funzionamento della porta a diodi, ipotizziamo

ideale il comportamento dei diodi.
VQ la tensione di controllo, in uscita dal comparatore, e
supponiamo sia la pi alta (a parte il segno) possibile
allinterno di tutto il circuito.
Abbiamo che:
VS 2 VC VS1
D4
D3
(la tensione sul condensatore non supera mai le soglie);

inoltre, per lipotesi fatta, abbiamo che:
Fig 11.10
VC < VQ = V MAX = V MIN
In generale, per studiare un circuito con un diodo occorre ipotizzare in partenza che il diodo conduca o non conduca; una
volta risolto il circuito, si verifica se la tensione ai capi del diodo verifica lipotesi di conduzione oppure no. Con 4 diodi ci
sarebbero 16 possibili combinazioni; noi, per brevit, partiamo con le ipotesi che si riveleranno giuste.
Come prima, immaginiamo che luscita del comparatore di soglia sia inizialmente pari a VMAX , quindi VQ=VMAX.
Ipotesi: diodo D2=ON (fig 11.11), quindi sostituiamo D2 con un corto circuito. Ci significa che in A c una tensione
pari a VC. Noi abbiamo detto che vale la seguente relazione:
VC < VQ
Questo significa che D1 non conduce (possiamo sostituirlo

con un circuito aperto).
A
D2=ON
D1
VC
VQ
D4=ON
Facciamo lipotesi ora che D4=ON.

Ci significa che in B c una tensione pari a VQ. Siccome
vale la relazione scritta sopra, il diodo D3 non conduce.
D3
B
Fig 11.11
In conseguenza del ragionamento appena fatto, otteniamo il

circuito rappresentatoin fig. 11.12. La corrente viene
assorbita dal generatore di corrente in basso tramite D4,
mentre il condensatore viene caricato dal generatore in alto
tramite D2. In questo modo non c interruzione di corrente
ma solo una deviazione. I generatori di corrente sono
sempre a regime e non ci sono transitori.
A
D2
D1
VC
VQ
D4
Come sappiamo, quando VC supera la soglia S1 il

comparatore scatta e la sua uscita si porta al valore VMIN,
quindi abbiamo ora che VQ=VMIN.
D3
B
Fig 11.12
Facciamo ora lipotesi che D4=ON (che si riveler
sbagliata), esemplificata in fig. 11.13.
A
D2=ON
D1
VC
VQ
D4=ON
D3
B
Nel punto B abbiamo la tensione VMIN e abbiamo che:

VC=VS1 >VMIN (vedi grafico pi indietro)
quindi il diodo D3 conduce. Ma ci significa che in B c
la tensione VS1>VMIN e questo significa che il diodo D4
non conduce. Sono caduto in contraddizione con
lipotesi, quindi D4 non conduce (e D3 conduce).
Possiamo procedere allo stesso modo con D2,
supponendo che conduca.
Arriviamo alla conclusione che D2 non conduce e D1
conduce.
Fig 11.13
La situazione del circuito presentata in fig. 11.14. Il generatore di corrente in basso assorbe la corrente dal
condensatore, scaricandolo.
Siccome la velocit con cui il condensatore si carica dipende dal generatore I1 e la velocit con cui il condensatore si
scarica dipende dal generatore I2 , noi possiamo regolare con continuit il periodo dellonda generata agendo sui due
generatori (manopola di regolazione fine sul generatore donde).
Se invece cambio condensatore con altri di capacit differente posso variare, a scatti, il periodo dellonda (manopola di
regolazione a potenze di 10).
I1
A
Per ottenere unonda sinusoidale da una triangolare si

utilizza una rete formatrice, il cui schema presentato in
fig. 11.15.
D1
VC
VQ
Analizziamo la parte sinistra del circuito. I generatori di

tensione hanno valori differenti tra loro, in particolare
hanno valori crescenti compresi tra 0 e il valore massimo
dellonda triangolare VS presente in ingresso.
Quando inizialmente VS =0, tutti i diodi sono interdetti
(anche quelli a destra), per via dei generatori sottostanti,
quindi luscita segue lingresso.
D3
B
I2
Fig 11.14
Vs
Fig 11.15
Quando VS inizia a crescere in positivo, ad un tratto scatta il diodo che ha sotto di s il generatore pi piccolo; questo
diodo inizia a condurre e luscita diminuisce perch la tensione dingresso si ripartisce sulla resistenza relativa al diodo
scattato. Man mano che lingresso aumenta i vari diodi scattano, facendo entrare in gioco un numero crescente di
resistenze; proporzionalmente luscita diminuisce rispetto allingresso, e si ottiene il grafico di fig. 11.16.
VS
Quando londa triangolare diventa negativa entra in

gioco la met destra del circuito (contenente lo
stesso numero di rami e gli stessi generatori, ma con
segno opposto). Il principio di funzionamento
identico a quello visto.
VU
Fig 11.16
11.2 Alimentatori
Tipicamente la tensione fornita ai circuiti continua; tale tensione deve essere il pi possibile costante, altrimenti una
sua variazione pu essere vista dai circuiti come un segnale. Quindi la stabilit la principale caratteristica degli
alimentatori e anche il maggior problema da risolvere.
Con riferimento alla fig. 11.17, luscita dellalimentatore deve essere stabile:
1. nei confronti del carico (il quale stabilisce
lassorbimento di corrente)
2. indipendentemente dalle variazioni della fonte di
energia primaria (la rete di distribuzione elettrica
o una batteria)
3. indipendentemente dalla temperatura
SORGENTE
PRIMARIA
POWER
SUPPLY
Tensione o
corrente costanti
Fig 11.17
Possiamo aggiungere ulteriori condizioni relative allalimentatore in s:

1. al cambiare del carico, luscita dellalimentatore subisce necessariamente una variazione, ma il tempo di ricupero
necessario affinch luscita ritorni al valore costante previsto deve essere sufficientemente piccolo
2. lalimentatore deve essere in grado di ricuperare le cadute di tensione della fonte primaria in un tempo
sufficientemente piccolo
In teoria un Power Supply dovrebbe avere un rendimento unitario (100%), ma questo fisicamente impossibile; una delle
specifiche fondamentali dellalimentatore appunto il rendimento:
PU
Pi
(PU=potenza in uscita, Pi=potenza in ingresso)
Il rendimento un fattore importante perch sprecare potenza vuol dire:

1. scaldare pi del necessario
2. realizzare un alimentatore di dimensioni inutilmente grandi e dunque pesante
Per quanto riguarda la sorgente primaria, noi disponiamo fondamentalmente di 2 sorgenti di potenza elettrica:
1. sorgenti alternate: rete di distribuzione (AC)
2. sorgenti continue: batterie (DC)
NOTA: continua non vuol dire necessariamente costante, significa piuttosto non alternata.
un andamento tipico della tensione
fornita da una batteria: come si vede non
affatto costante.
Fig 11.18a
In fig. 11.18b abbiamo un andamento
tipico della tensione fornita dalla rete:
una sinusoide sporca.
Fig 11.18b
In alcune applicazioni, lalimentatore non deve produrre disturbi di natura elettromagnetica; questa considerazione, come
sar chiaro in seguito, limitata agli alimentatori switching, che devono essere low noise.
In generale, possiamo classificare tutti gli alimentatori in due gruppi:
alimentatori lineari (o dissipativi)
alimentatori switching (o a commutazione)
Caratteristiche degli alimentatori lineari:
basso rendimento: < 50%
costo basso (sia per i componenti impiegati che per la facilit di realizzazione)
prestazioni ottime (cio ottima stabilit)
quindi ottimo rapporto costi/prestazioni
Caratteristiche degli alimentatori switching:

alto rendimento: > 75%
costo medio-alto (sia per i componenti impiegati che per la difficolt di realizzazione)
prestazioni buone, ma alti disturbi
generalmente di minori dimensioni rispetto ai lineari
Quando la sorgente primaria continua necessario utilizzare un alimentatore switching.
11.2.1. Alimentatori non stabilizzati

Iniziamo il discorso supponendo di avere una sorgente primaria alternata, in particolare una sinusoide (fig 11.19). I
ragionamenti che svilupperemo valgono per entrambi i tipi di alimentatore.
A
A = sin t
in Italia, la tensione efficace 220 V, quindi
A = 220 2V (tensione di picco)

f = 50 Hz, = 250 Hz.
Fig 11.19
Il valor medio di una sinusoide zero, come possiamo ricavarne una tensione continua?
Innanzitutto occorre trasformare la sinusoide in un segnale che abbia valor medio non nullo. Questa prima operazione si
chiama raddrizzamento.
Il blocco di fig. 11.20 evidentemente non lineare, appunto perch
modifica il valor medio del segnale; in altre parole la sua funzione di
trasferimento non lineare; il raddrizzatore, a seconda del tipo,
realizza due funzioni non lineari: il modulo e la rampa.
Raddrizzatore
(rectifier)
Fig 11.20
valor medio=2A/
valore efficace= A /
MODULO
Fig 11.21b
Fig 11.21a
RAMPA
A
valor medio=A/
valore efficace= A / 2
Fig 11.22a
(Ricorda: valor medio=
Fig 11.22b
1T
f (t )dt )
T 0
Il blocco che realizza la prima funzione (fig 11.21a) si chiama raddrizzatore a doppia semionda (full wave rectifier), mentre
il blocco che realizza la seconda funzione (fig. 11.22a) si chiama raddrizzatore a singola semionda (half wave rectifier).
Intuitivamente il primo migliore perch mantiene invariato il valore efficace.
Nota che il raddrizzatore a doppia semionda fornisce un segnale con frequenza doppia rispetto al segnale in ingresso,
mentre laltro conserva la frequenza originale (fig. 11.21b e 11.22b).
In ogni caso, il segnale che ottengo contiene la componente continua ma anche altre armoniche superiori, quindi occorre
un filtro passa basso per attenuare il pi possibile tali armoniche (fig. 11.23).
RECTIFIER
FILTRO
PASSA BASSO
Fig 11.23
Il filtro passa basso pi semplice una rete RC, rappresentata in fig. 11.24a, e la cui risposta in frequenza raffigurata in
fig. 11.24b.
1/RC
R
C
Fig 11.24b
Fig 11.24a
Se utilizziamo un raddrizzatore a doppia semionda, la frequenza di taglio necessaria sar doppia rispetto a quella che
dovremmo utilizzare per il raddrizzatore a singola semionda; siccome:
f =
1
2RC
ci significa che a parit di resistenze avremo nel primo caso un condensatore di capacit dimezzata rispetto al secondo
caso; avere condensatori piccoli un vantaggio per la realizzazione pratica. Da un altro punto di vista, a parit di R e C,
nel primo caso avremo prestazioni migliori, perch il filtro sar in grado di attenuare un maggior numero di armoniche.
In conclusione meglio utilizzare raddrizzatori a doppia semionda.
A valle del filtro otteniamo la componente continua pi qualche armonica a bassa frequenza, denominata ripple.
Con i componenti visti finora abbiamo realizzato un alimentatore non stabilizzato.
Dobbiamo per fare un passo indietro, perch abbiamo tralasciato un componente che si trova a monte del raddrizzatore,
subito dopo la sorgente primaria: il trasformatore (fig. 11.25).
TRASFORMATORE
RECTIFIER
FILTRO
PASSA BASSO
Fig 11.25
Lo scopo del trasformatore quello di trasformare una tensione qualunque in una tensione di valore abbastanza vicino
alla tensione duscita del nostro alimentatore. Per esempio, se vogliamo realizzare un alimentatore da 5 Volt, conviene
avere in ingresso al raddrizzatore una tensione efficace di 8 Volt; quindi, se la sorgente primaria la rete, ci servir un
trasformatore che riceva in ingresso una tensione efficace di 220V e fornisca una tensione efficace di 8V.
Per i trasformatori vale la seguente relazione:
V1 n1
=
V2 n 2
dove V1 la tensione di ingresso, V2 la tensione di uscita, n1 il numero di spire sullavvolgimento primario e n2 il
numero di spire sullavvolgimento secondario.
Nel caso dellesempio:
220 n1
=
8
n2
NOTA: limportante che il rapporto spire sia uguale al rapporto tra le tensione, non necessariamente n 1=V1 e n 2=V2.
Il trasformatore ha una caratteristica utile: lisolamento dinamico, cio la separazione fisica tra il primario e il secondario.
11.2.1.1. Implementazione del raddrizzatore

Vediamo pi in dettaglio come sono realizzati i raddrizzatori.
La pi semplice realizzazione di un raddrizzatore a singola semionda prevede un singolo diodo in serie al trasformatore
(fig 11.26).
carico
corrente
Trascurando la caduta sul diodo, tutta la tensione in uscita dal

trasformatore va sul carico; a fini del calcolo del rendimento, si pu
assumere pari a 1 Volt la caduta di tensione sul diodo.
Il diodo deve essere in grado di reggere una tensione negativa pari al
massimo valore della tensione positiva (ricordiamoci che la tensione
sul diodo una sinusoide).
Fig 11.26
Deve essere sufficientemente grande perch percorso da tutta la corrente (e quindi la potenza) assorbita dal carico.
La corrente che percorre il secondario del trasformatore passa nel diodo e poi nel carico (vedi verso della corrente nel
disegno); come gi visto, nel caso del raddrizzatore a una singola semionda, essa ha un valore medio, non nullo, pari a:
valore di picco
Il trasformatore funziona bene quando attraversato da correnti prive di componente continua, quindi a valor medio
nullo; siccome non posso eliminare la continua (perch sul carico voglio ottenere una tensione continua), occorre
utilizzare trasformatori con nuclei pi grandi.
Per quanto riguarda il raddrizzatore a doppia semionda, ne vediamo due implementazioni:
1. a presa centrale
10
2. a ponte di diodi
11
Raddrizzatore a presa centrale:

Vengono utilizzati due avvolgimenti secondari in serie a due diodi,
posizionati per con verso opposto (fig. 11.27). In questo modo,
quando la tensione sul secondario assume valori positivi, la
corrente circola nella maglia superiore mentre il diodo inferiore
interdetto; quando la tensione sul secondario negativa circola
corrente nell maglia inferiore e il diodo superiore interdetto. La
corrente attraversa il carico sempre con lo stesso verso.
Fig 11.27
Gli svantaggi di questa configurazione sono i seguenti:
1. la corrente che circola sul secondario la stessa che passa nel carico, quindi contiene ancora la componente
continua.
2. Siccome la tensione ha questo andamento:
V (t ) = Vmax sint
sul carico ho una tensione massima pari a Vmax ; per, sul diodo che interdetto, la tensione pari 2Vmax :
Nel disegno di fig. 11.28 si sommano due tensioni, quella

presente sul carico e quella presente sul secondario.
Vmax
Vmax
Vmax
Fig 11.28
3. Il secondario composto da due avvolgimenti, quindi devo utilizzare pi rame.

4. Un grande difetto che la massa del carico vincolata al secondario; in un sistema la massa deve essere comune a
tutti i componenti, e il punto di unione delle masse deve essere messo in un punto scelto in modo da minimizzare i
disturbi; con questa configurazione il punto gi forzatamente scelto: lavvolgimento secondario.
Raddrizzatore a ponte di diodi:
D1
D2
carico
D4
D3
Fig 11.29
Lo schema di questo raddrizzatore presentato in fig. 11.29.

Quando sul secondario la tensione positiva, la corrente esegue
questo percorso:
D1 - carico - D3
Quando sul secondario la tensione negativa, la corrente esegue
questo percorso:
D4 - carico - D2
In questo modo la corrente che passa nel carico ha sempre lo stesso
verso.
In serie al trasformatore ci sono sempre due diodi, quindi la caduta di tensione circa 2 V; questo significa che ho un
peggioramento di prestazioni rispetto alla soluzione precedente. Daltro canto ho maggiori vantaggi:
1. il secondario sempre percorso da corrente a valor medio nullo
2. la tensione inversa complessiva sui due diodi interdetti pari a VMAX , quindi nel caso peggiore sul singolo diodo ho
una tensione negativa pari a VMAX
3. la massa del carico non vincolata al secondario
12
11.2.1.2. Implementazione del filtro passa basso

Per semplicit di ragionamento, consideriamo un raddrizzatore a singola semionda (fig. 11.30)
Il pi semplice filtro passa basso che possiamo

realizzare semplicemente un condensatore in
parallelo al segnale (di nuovo per semplicit
trascuriamo la resistenza). Lo schema quello
di fig. 11.31.
VMAX
Fig 11.30
IL
VC
Il carico assorbe una corrente IL , che nel peggiore dei casi

la massima corrente prevista dal carico.
La tensione sul condensatore, durante la semionda
positiva, segue la tensione di ingresso, cio il condensatore
si carica. Quando la tensione di ingresso supera il picco e
inizia a diminuire, il condensatore inizia a erogare una
corrente pari a IL.
Fig 11.31
VMAX
Se il carico non richiedesse corrente, cio IL=0, il

condensatore non si scaricherebbe, quindi la
tensione VC rimarrebbe costante con un valore pari
al valore di picco (fig. 11.32).
VC
Fig 11.32
VMAX
In realt il carico assorbe corrente in modo costante

(la corrente di cui ha bisogno per funzionare),
quindi il condensatore si scarica in modo lineare.
La forma donda che arriva al carico quella
disegnata in grassetto, e si chiama ripple (fig 11.33).
VC
Fig 11.33
Con un sistema siffatto non otteniamo la componente continua prevista dallanalisi di Fourier, che dovrebbe essere pari a
V MAX
, ma una componente continua di valore vicino a VMAX. Questo accade perch il sistema non lineare (c il
diodo!), mentre lanalisi di Fourier si applica solo a sistemi lineari.

La dimensione del condensatore influenza evidentemente la forma del ripple.
Con riferimento alla fig. 11.34, possiamo considerare come componente continua del ripple il valore:
VDC = V MAX
VR
2
VMAX
Fig 11.34
VR
13
La tensione di ripple (VR ) lampiezza del ripple. La definizione che ne viene data leggermente diversa: assumendo che
la scarica del condensatore duri tutto un periodo, la tensione di ripple la differenza tra VMAX e la tensione VC alla fine
della scarica (fig 11.35).
VMAX
VC
VR
La tensione di ripple cos definita maggiore di quella

vera. Ma ricordiamoci che il ripple un disturbo,
quindi se da un lato tale definizione ci semplifica i
calcoli, dallaltro non abbiamo commesso un errore,
perch ci siamo messi in una condizione peggiore.
Fig 11.35
Con tale definizione, la tensione VR data dalla seguente formula:
VR =
I LT
C
Nota che per il caso della doppia semionda, sufficiente porre T/2 al posto di T.
A parit di tensione di ripple, se metto T/2 al posto di T, posso mettere un condensatore di capacit dimezzata, cio pi
piccolo. Invece, a parit di condensatore, ottengo una tensione di ripple dimezzata, quindi minor disturbo.
11.2.2. Considerazioni sul ripple

Riassumendo le cose viste finora, proviamo a calcolare la tensione che si presenta sul carico:
VDC = V MAX 2VD
VR
2
VMAX = tensione alluscita del trasformatore

2VD = caduta di tensione sui due diodi nel raddrizzatore a ponte
VR/2 = abbassamento di tensione dovuto al filtro
Calcoliamo il rendimento:
VDC
=
VMAX
VDC
VDC + 2VD +
VR
2
Lipotesi che abbiamo fatto per calcolare tale rendimento che la corrente che entra nellalimentatore mediamente
uguale a quella che esce, come se percorresse ununica grande maglia.
Come si pu vedere, VR incide sul rendimento, quindi dovrebbe essere mantenuto il pi possibile piccolo; il problema che
ci sono altre considerazioni da fare.
Poniamo, ad esempio, che il carico assorba una corrente di 1 A, che il periodo sia T=2010-3 sec (f=50 Hz, a una semionda),
e che vogliamo ottenere una tensione di ripple di 1 V:
C=
I L T 20 10 3
=
= 20mF
VR
1
Un condensatore di 20mF molto grande; quindi possiamo subito dire che una prima limitazione consiste nella
dimensione della capacit.
La corrente passa nel diodo durante un tempo pari a t c (tempo di conduzione); durante questo tempo il condensatore si
carica; nel tempo che resta prima di completare il periodo il condensatore si scarica (il diodo interdetto).
Vedi fig. 11.36. La quantit di carica che passa nel diodo nel
tempo t c deve essere uguale alla carica che passa nel carico
durante un periodo T:
14
tc
carica
t + tc
Fig 11.36
scarica
dt = I L dt
Considerando costante la corrente assorbita dal carico:
t + tc
dt = I L T
Anche se sbagliato, assumiamo un momento che la corrente che passa nel diodo sia costante:
id t c = I L T id =
I LT
tc
Per diminuire il ripple posso diminuire t c , ma in questo modo il condensatore si deve caricare in un tempo minore, quindi
occorre maggior corrente. Il diodo per non pu sopportare una quantit arbitrariamente grande di corrente; in
particolare, tra le specifiche del diodo, ce ne sono tre che riguardano questo aspetto:
1. corrente di picco ripetitiva: la massima corrente che pu attraversare il diodo in modo ripetitivo (proprio quella di cui
stiamo parlando)
2. corrente di picco non ripetitiva: la massima corrente che pu attraversare il diodo poche volte (ad esempio
allaccensione del sistema)
11.2.3. Stabilizzazione
Come abbiamo gi detto, gli stadi visti finora realizzano un alimentatore non stabilizzato.
Una delle caratteristiche dellalimentatore lindipendenza dal carico.
Rg
Vg
Load
Se non esistesse la resistenza interna dellalimentatore (Rg), la tensione sul

carico sarebbe indipendente dal carico (fig 11.37). Ma noi sappiamo che c
un modo per diminuire limpedenza di uscita dellalimentatore: la reazione
negativa. Consideriamo allora lo schema di fig. 11.38.
Fig 11.37
ALIMENTAZIONE
NON
STABILIZZATA
regolatore
ELEMENTO
SERIE
Vref
R1
LOAD
VU
R2
Fig 11.38
Vref
R2
=
VU VU = Vref 1 + 1
R1 + R2
R2
Lalimentazione non stabilizzata, prima di arrivare sul carico, passa attraverso un regolatore, composto da un
amplificatore differenziale, da un elemento serie e da un partitore. La tensione sul carico viene ripartita sulle resistenze e
riportata indietro, dove viene confrontata con una tensione di riferimento.
15
Lelemento serie pu essere un transistore che deve lavorare in linearit (ottengo un alimentatore lineare), oppure un
interruttore (ottengo un alimentatore switching ed evito la caduta di tensione sul transistore).
La Vref fornita da un generatore di tensione con una stabilit di almeno 10 ppm/C; questa tensione al di fuori
dellanello, non ne risente gli effetti stabilizzatrici, quindi se varia induce una variazione su VU (e quindi sul carico).
Si pu vedere lalimentatore essenzialmente come qualcosa che amplifica la tensione Vref ed alimentato da una sorgente
non stabilizzata che fornisce la potenza.
I regolatori che si trovano in commercio reggono una corrente massima di 5 A. Un regolatore commerciale il 78xx (fig
11.39).
tensione di
DROP OUT
VIN
78XX
VOUT
ALIMENTAZIONE
NON
STABILIZZATA
LOAD
GND
Fig 11.39
Vediamo alcune caratteristiche di questo tipo di regolatori:
questi componenti richiedono due condensatori in parallelo che sono parte integrante del circuito, ma risiedono fuori
dal componente per motivi di spazio; devono essere collegati il pi vicino possibile allintegrato
una specifica importante e vincolante che la tensione di drop out deve essere superiore ai 2V (tipicamente 2,5V):
VDROPOUT > 2V
In caso contrario allinterno del componente si crea un corto circuito, lalimentazione non stabilizzata arriva sul carico
e provoca danni. Questa tensione deve essere garantita in qualunque condizione.
Il ripple rejection (attenuazione del ripple) di 68dB minimo - 78 dB tipico, cio 1000-2000 volte; ci significa che il
ripple sul carico un millesimo di quello in ingresso allintegrato; in altre parole il valore del ripple massimo desiderato
non affatto vincolante, perch il regolatore lo diminuisce moltissimo
tensione dingresso: dipende dal modello; per esempio: 7-25 V (ottimale se 8-12 V)
corrente minima di funzionamento: 6mA; trascurabile rispetto alla corrente totale che entra nellintegrato, quindi
possiamo dire che tutta la corrente che esce dallalimentazione non stabilizzata finisce nel carico
caratteristiche termiche: TJ=150C, KJC=5C/W, KJA=65C/W
11.2.3.1 Un esempio numerico

Vediamo ora un esempio numerico per determinare i parametri di un alimentatore.
Specifiche:
IL=0,5 A VOUT=5 V (tensione sul carico)
Ta =70C
VR=125 mV
VRETE efficace=220 V10% f=50 Hz
Viste le molte possibilit in gioco, occorre fare delle scelte di progetto; per quanto riguarda il raddrizzatore, possiamo
sceglierlo a singola o doppia semionda; in questo seconda caso possiamo volerlo a presa centrale o a ponte di diodi.
Scegliamo, viste le migliori prestazioni, il raddrizzatore a ponte di diodi. Per quanto riguarda il filtro, ci limitiamo a utilizzare
un condensatore in parallelo (fig. 11.40).
16
Per rispettare le specifiche, sul carico dobbiamo avere sempre almeno 5 V; tenendo conto che la tensione di Dropout
(VDO) tipicamente 2,5V, la tensione VIN dovr essere almeno di 7,5 V.
VDO
VIN
Vpri
Vsec
VOUT
7805
IL
D1
D2
D4
D3
Fig 11.40
Quindi la tensione VIN dovr avere un aspetto a dente di sega tipo quello di fig. 11.41.
VIN
Inoltre, la tensione VIN non deve essere superiore a 12 V,

perch abbiamo visto che il regolatore 7805 funziona bene
quando la tensione al suo ingresso si mantiene sotto a tale
valore. Nelle specifiche precisata una tensione di ripple
non superiore a 125 mV sul carico; ricordiamoci che il
regolatore attenua di 1000-2000 volte il ripple, quindi sembra
non esserci problema sulla dimensione del ripple prima del
regolatore.
VR
7,5
t
Fig 11.41
In realt non possiamo avere un ripple tanto grande, altrimenti abbiamo grande dinamica sul valore di ingresso al
regolatore; poniamo quindi di volere una tensione di ripple pari a 1 V. Calcoliamo di conseguenza la dimensione del
condensatore C:
VR =
TI
TI
C=
C
VR
T il periodo del segnale che arriva sul condensatore, I la corrente che lo carica e VR la tensione di ripple; nel nostro caso
abbiamo che:
T=
1
1
=
= 10 2 s
f 100Hz
infatti la frequenza della tensione di rete 50 Hz, ma il raddrizzatore a doppia semionda raddoppia la frequenza!
10 2 s 0,5 A
C=
= 5mF
1V
La capacit del condensatore che ci serve un po alta; proviamo a mettere un condensatore con capacit C=3,3mF:
VIN
VR 1,5
VR =
10 2 s 0,5 A
5
=
= 1,51V
3
3,3 10 F
3,3
7,5
Con una tale tensione di ripple abbiamo la situazione

di fig. 11.42.
17
Fig 11.42
Procedendo ancora a ritroso, dobbiamo tenere conto della caduta di tensione sui due diodi del ponte, che come sappiamo
pari a 2 V. Quindi la tensione massima sul secondario sar:
Vsec = 9 + 2 = 11 V
Calcoliamone il valore efficace:
Vsec efficace =
11
= 7,8V
2
Siccome non esiste in commercio un trasformatore con questo valore di uscita, utilizziamo un trasformatore con tensione
di uscita pari a 8 V efficaci; con riferimento alla fig. 11.43, abbiamo:
Vpri
Vsec
n1
Vpri=220 V eff
Vsec=8 V eff
n1 V pri 220 22
=
=
= 25
n2 Vsec
8
n2
Fig 11.43
Nel caso peggiore, la tensione di alimentazione pu scendere fino a 220-22=198 V,

e noi dobbiamo tenerne conto. Il rapporto spire che risulta pari a 25.
Ora affrontiamo i problemi termici.

Ci mettiamo nel caso peggiore, quindi poniamo che nel primario ci sia la massima tensione, cio 220+22=242 V. Nel
secondario avremo:
242
= 9 ,6Vefficaci
25
Quindi la tensione massima sul secondario sar 9,6 2 = 13,6V . Dopo la caduta di tensione sul ponte di diodi,
avremo la che la VIN massima sar pari a 13,6-2=11,6 V (fig 11.44).
VIN
11,6
VR 1,5
10,1
t
Fig 11.44
Ora dobbiamo calcolare la tensione presente sul regolatore

7805, ma dobbiamo ricordarci che a noi interessa la tensione
CONTINUA, perch quella che ci serve per calcolare la
potenza dissipata dal regolatore.
Siccome sul carico la tensione deve essere comunque di 5 V,
la tensione massima sul regolatore sar:
11,6-5=6,6 V
Mentre la tensione continua sar:
6 ,6
VR
= 6,6 0,75 = 5,85
2
Quindi la potenza dissipata dal regolatore :

18
P = 5,85V 0,5 A = 2,95 3W

Tenendo conto che
che:
K ja =
T j Ta = K ja P K ja =
T j Ta
P
e ricordando che la Tj del regolatore 150C/W, abbiamo
150 C 70 C
= 27 C / W
3W
Questo valore minore della Kja prevista dalle specifiche termiche del regolatore pari a 65 C/W (vedi pi indietro), ma
superiore al valore Kjc =5 C/W, quindi occorre utilizzare un dissipatore:
Kd = K ja K jc = 27 5 = 22
Calcoliamo il rendimento, approssimando uguali la corrente in uscita dal secondario e quella nel carico:
Vcarico
5
=
38%
Vsec
5 + 5,85 + 2
Con questo calcolo, in cui si evidenzia il basso rendimento di un alimentatore dissipativo, si conclude lesercizio.
Ritorniamo un attimo allo schema di fig. 11.38 in cui compaiono lelemento serie, lamplificatore operazionale e il partitore.
Le due resistenze che formano il partitore non sono interne al componente, vanno inserite allesterno, e quindi sono
regolabili dallutente; in questo modo si pu regolare il guadagno di anello.
Abbiamo detto che negli alimentatori dissipativi lelemento serie composto essenzialmente da un transistore; siccome
questo lavora in linearit, consuma potenza, e questo fa scendere il rendimento. In generale, i sistemi che lavorano in
linearit dissipano di pi di quelli che lavorano fuori linearit.
11.2.4. Cenni sugli alimentatori switching

Consideriamo un circuito come quello in fig. 11.45a, in cui compare un deviatore. Se il deviatore commuta con regolarit,
in particolare comandato da unonda quadra, noi possiamo regolare il valor medio della tensione V sul carico (fig.
11.45b).
V
VS
Vs
V
Fig 11.45b
Fig 11.45a
t1
t2
Il duty cycle dellonda quadra influenza direttamente il valor medio della tensione V:
Vm = VS
t1
t1 + t 2
Al crescere di t 1 rispetto a t 2 , il valor medio Vm aumenta. Se per esempio il duty cycle del 50%, abbiamo che la tensione
media pari a 1/2VS.
Se al posto del transistore, nellelemento serie del regolatore, mettiamo un deviatore, possiamo regolare il valor medio
della tensione sul carico agendo sul duty cycle dellonda quadra che comanda il deviatore. A valle del deviatore
mettiamo un filtro per attenuare le alte frequenze ed estrarre la continua.
19
I problemi di questo approccio sono diversi:
nellinterruttore passa tutta la potenza che finir sul carico, e questo significa che avvengono commutazioni veloci di
correnti elevate
la commutazione deve avvenire in modo rapido, perch cos pi facile realizzare il filtro (avremo armoniche a
frequenze pi elevate); in commercio, le frequenze comuni vanno dai 20 ai 100 kHz
il filtro deve essere di buona qualit, quindi occorre usare una rete LC
a causa dei problemi precedenti, lalimentatore diventa una fonte di enormi disturbi, che si irradiano sotto forma di
campi elettromagnetici e si trasmettono nei conduttori.
Vediamo come questa tecnica utilizzata negli alimentatori switching.

Ipotizziamo che il deviatore sia comandabile in modo logico, cio tramite un segnale binario. Di tale segnale, che poi
unonda quadra, si deve poter regolare il duty cycle. Questa regolazione deve essere per analogica, perch si basa sulla
tensione Vref e sulla tensione presente sul carico. Consideriamo quindi lo schema di fig. 11.46.
Luscita dellamplificatore operazionale (VS)
entra in un comparatore si soglia in cui, allaltro
morsetto, entra unonda triangolare. Luscita del
comparatore unonda quadra che va a pilotare
il deviatore.
Vref
VS
Comparatore
non invertente
KVu
Fig 11.46
Quando londa triangolare superiore a VS il
comparatore commuta in alto, quando londa
inferiore a VS il comparatore commuta in basso,
dando origine allonda quadra (fig. 11.47);
variando VS si varia il duty cycle dellonda
quadra, e quindi il valor medio della tensione
sul carico.Ma la tensione VS il risultato del
confronto tra la tensione sul carico (ripartita) e
la tensione Vref.
VS
Fig 11.47
Il deviatore pu essere realizzato con due transistor CMOS complementari, ma tale soluzione costosa. Unidea diversa
consiste nellutilizzare un interruttore e un diodo, come nello schema di fig. 11.48.
corrente
filtro LC
L
carico
C
Quando linterruttore chiuso, il diodo

interdetto, quindi si comporta come un cirufito
aperto. Quando linterruttore si apre, la corrente
immagazzinata nellinduttore scorre attraverso il
diodo il quale, essendo collegato a massa, porta
a zero la tensione sul carico.
Calcoliamo la funzione di trasferimento del filtro:
Fig 11.48
1
sC
sL +
1
sC
1
1 + s 2 LC
presenta un polo doppio alla frequenza:
f =
1
2 LC
20
Supponiamo che la tensione sul carico sia costante, cio che lanello di regolazione funzioni (premessa necessaria per i
prossimi ragionamenti).
21
11.2.4.1. Configurazione step down

VL
L
VIN
Vo
Fig 11.49
di
1
V = L i = Vdt
dt
L
La configurazione step down presentata in fig. 11.49.

Quando linterruttore chiuso, la corrente va nel carico e nel
condensatore, in ogni caso ha il verso orario indicato nel
disegno. Che andamento ha la corrente nellinduttanza?
Da quello che abbiamo visto precedentemente, possiamo dire
che la tensione presente alluscita dellalimentatore non
stabilizzato, cio la VIN, quasi continua, nel senso che il
ripple residuo molto piccolo. Facciamo unapprossimazione e
consideriamo effettivamente continua tale tensione.
IL
Siccome abbiamo supposto costanti (o circa) le tensioni

VIN e Vo, ai capi dellinduttanza L ho una tensione
costante, quindi, rispettando lequazione caratteristica,
la corrente che passa nellinduttore cresce linearmente
con il passare del tempo (fig 11.50).
t
Fig 11.50
Se linterruttore rimane chiuso per un tempo t, la corrente che passa nellinduttore cresce per questo intervallo di
tempo;
valor medio della
corrente nellinduttore
e nel carico
IL
quando linterruttore si apre, la corrente nellinduttore

non pu fisicamente andare subito a zero; siccome la
corrente media nel carico deve essere costante, anche la
corrente media nellinduttore deve rimanere costante,
quindi tale corrente deve diminuire linearmente allo stesso
modo in cui cresciuta (fig 11.51).
Fig 11.51
Quando la corrente diminuisce, abbiamo che
di < 0 , quindi VL < 0 , cio la tensione sullinduttore si inverte. Una volta
stabilita la corrente che deve passare nel carico, possibile determinare la frequenza con cui linterruttore deve
commutare, in modo da ottenere quella corrente media.
11.2.4.2. Configurazione step up

VL
D
L
Vo
VIN
i
Con questa configurazione (fig. 11.52) otteniamo una

tensione di uscita Vo pi alta della tensione di ingresso
VIN.
Infatti, quando lo switch chiuso, abbiamo che la
tensione VL sullinduttore pari a VIN, e quindi quasi
costante; ci significa che la corrente nellinduttore
cresce linearmente per un certo tempo.
Fig 11.52
Quando lo switch si apre, per le stesse motivazioni esposte sopra, la corrente nellinduttore deve diminuire linearmente,
quindi la tensione VL si inverte; di conseguenza abbiamo che:
Vo = VIN + VL
Vo > VIN
22
11.4.2.3. Configurazione fly-back

D
L
VIN
Vo
VL
i
C
Fig 11.53
Con questa configurazione (fig 11.53) otteniamo una

tensione di uscita Vo che inversa rispetto alla tensione di
ingresso VIN.
Infatti, quando lo switch chiuso, abbiamo che la tensione
VL sullinduttore pari a VIN, e quindi quasi costante; ci
significa che la corrente nellinduttore cresce linearmente
per un certo tempo.
Quando lo switch si apre, per le stesse motivazioni esposte sopra, la corrente nellinduttore deve diminuire linearmente,
quindi la tensione VL si inverte; di conseguenza abbiamo che:
VIN = V L
VL = Vo
VIN = Vo
quando switch = ON
quando switch = OFF, quindi
Esistono in commercio integrati che implementano i vari pezzi che compongono il regolatore.
23
CAPITOLO 11
SOMMARIO
11.1. Generatore di onde quadre e triangolari ..................................................................................................................................... 1
11.2 Alimentatori ..................................................................................................................................................................................... 7
11.2.1. Alimentatori non stabilizzati.................................................................................................................................................. 8
11.2.1.1. Implementazione del raddrizzatore.............................................................................................................................. 10
11.2.1.2. Implementazione del filtro passa basso..................................................................................................................... 13
11.2.2. Considerazioni sul ripple ..................................................................................................................................................... 14
11.2.3. Stabilizzazione ....................................................................................................................................................................... 15
11.2.3.1 Un esempio numerico.................................................................................................................................................... 16
11.2.4. Cenni sugli alimentatori switching..................................................................................................................................... 19
11.2.4.1. Configurazione step down........................................................................................................................................... 22
11.2.4.2. Configurazione step up................................................................................................................................................ 22
11.4.2.3. Configurazione fly-back............................................................................................................................................... 23
24

Elettronica Applicata

Caricato da

Informazioni sul documento

Titolo originale

Copyright

Formati disponibili

Condividi questo documento

Condividi o incorpora il documento

Opzioni di condivisione

Hai trovato utile questo documento?

Questo contenuto è inappropriato?

Copyright:

Formati disponibili

Elettronica Applicata

Caricato da

Copyright:

Formati disponibili

APPUNTI DI

Alessandro Bonaudo e Ricchiardi Fausto

CAPITOLO 3: Segnali e circuiti logici - famiglia CMOS

6.8 Stadio differenziale

APPUNTI DI ELETTRONICA APPLICATA I

1.1. Definizioni di segnale analogico e segnale discreto (o digitale)

Questo segnale pu essere considerato un

1.1.1. Conversione analogico - digitale

BONAUDO Alessandro - RICCHIARDI Fausto

APPUNTI DI ELETTRONICA APPLICATA I

N = numero di segnali digitali

1.2. Panoramica sui circuiti analogici pi diffusi

Se ci troviamo di fronte un amplificatore lineare, la legge che

APPUNTI DI ELETTRONICA APPLICATA I

Come indicato in figura, lintervallo tra

La sorgente di potenza di solito un alimentatore (componente di

BONAUDO Alessandro - RICCHIARDI Fausto

APPUNTI DI ELETTRONICA APPLICATA I

Scopo: possiedono una determinata e precisa risposta in frequenza.

1.2.3. Circuiti non lineari

1.2.4. Generatori di forme donda

1.2.5. Alimentatori (Power Supply)

Quelli che si comportano cos sono chiamati alimentatori stabilizzati.

BONAUDO Alessandro - RICCHIARDI Fausto

APPUNTI DI ELETTRONICA APPLICATA I

1.3. Panoramica sui circuiti digitali

1.3.1. Sistemi misti (analogici - digitali)

i circuiti analogi, dovendo essere precisi, devono avere

di dellordine degli Ampere

quindi V subisce variazioni dellordine dei Volt

APPUNTI DI ELETTRONICA APPLICATA I

1.4. Problematiche di progetto

APPUNTI DI ELETTRONICA APPLICATA I

componenti come contatori, amplificatori, ...., che portano ad un basso costo di

- circuiti integrati dedicati: sono poco flessibili (full custom).

sono circuiti abbastanza generici programmabili dallutente (PAL, macrocelle, ALTERA,

1.5. Considerazioni termiche

cambiamento delle caratteristiche di funzionamento del dispositivo (derive

La temperatura limite di funzionamento Tj (temperatura di giunzione) varia a seconda del materiale:

200C per circuiti semplici

150C per tutti i componenti

per tutti i componenti (non si usa pi)

Se la temperatura del componente supera il valore Tj , il componente si danneggia irreparabilmente.

BONAUDO Alessandro - RICCHIARDI Fausto

APPUNTI DI ELETTRONICA APPLICATA I

Analizziamo ora nei particolari la temperatura che

Parete di separazione omogenea

K jA la resistenza termica (in alcuni casi si ha la conduttanza termica

Vediamone lequivalente elettrico (fig.1.13).

Nota: la temperatura TA rappresentata da un generatore di tensione

BONAUDO Alessandro - RICCHIARDI Fausto

APPUNTI DI ELETTRONICA APPLICATA I

Tj un dato fisso fornito dal costruttore (ad es. 150C)

la temperatura ambiente massima)

K jA inferiore al valore di K jA del dispositivo, allora

K jA in due componenti: K jC e K CA (fig 1.14).

dove KCA rappresenta il dissipatore; scegliendo

I fornitori ci danno indicazioni su

La potenza dissipabile @ 25C di

TA con Tj = 150C di 50C/W [quindi K

La potenza dissipabile @ 25C di temperatura del case con

Tj = 150C di 10C/W [quindi K jC =10 C/W]

fornito allora non occorre un dissipatore.