Sei sulla pagina 1di 1

Compito N.

A1
FONDAMENTI DI INFORMATICA - PROVA DI ARCHITETTURE
prova di esame del 13 giugno 2012, durata 90 minuti
————–
N.B. Negli esercizi seguenti X è la cifra meno significativa non nulla del proprio numero di matricola.

1) Si considerino due notazioni binarie in virgola mobile a 16 bit con (nell’ordine da sinistra a destra) 1 bit per il segno (0=positivo),
e bit per l’esponente rappresentato in eccesso 2e−1 ed i rimanenti bit per la parte frazionaria della mantissa che è normalizzata
tra 1 e 2. Nella prima notazione e = 6 e nella seconda notazione e = 11:
a) calcolare gli estremi degli intervalli di numeri negativi che sono rappresentabili solo in una delle due notazioni, specif-
icando anche in quale notazione sono rappresentabili, i numerali che li rappresentano ed i relativi ordini di grandezza
decimali;
b) dato il numero r rappresentato nella prima notazione dalla stringa DXX2, rappresentare in complemento a 2 con 16 bit
l’intero k che lo approssima per eccesso;
c) dato il numero w rappresentato nella prima notazione dalla stringa 8X3X, rappresentare nella seconda notazione il numero
s = w · 280 ;
d) calcolare l’errore assoluto che si commette rappresentando nella due notazioni un numero dello stesso ordine di grandezza
di s, specificando anche gli ordini di grandezza decimali.
N.B. MOTIVARE LE RISPOSTE ILLUSTRANDO SCHEMATICAMENTE IL PROCEDIMENTO

2) Si consideri una cache a mappa diretta della capacità di 4 MB in un sistema con indirizzi a 32 bit e blocchi di memoria di 128
Byte:
a) determinare la struttura dell’indirizzo e della slot, specificando la dimensione dei vari campi in bit o byte;
b) calcolare il numero di slot in cui entra il byte di indirizzo 9B81X53X, specificando anche la posizione del byte nel blocco;
c) determinare se i due byte di indirizzo 1AF05X97 e F4X05XD3 appartengono a blocchi che collidono nella stessa slot;
d) calcolare quante slot dovrebbe avere una cache associativa ad insiemi a quattro vie per avere la stessa capacità di quella
in esame.
N.B. MOTIVARE LE RISPOSTE ILLUSTRANDO SCHEMATICAMENTE IL PROCEDIMENTO

3) Con alle unità di memoria di massa ed ai bus, indicare quali tra le seguenti affermazioni sono corrette:
A) i dischi SSD sono prevalentemente realizzati con memorie flash;
B) il principale problema dei bus sequenziali è costituito dal bus skew;
C) un disco con velocità di rotazione di 12000 g/min può avere un tempo di seek inferiore a 5 ms;
D) un bus parallelo ha sempre una banda maggiore di uno sequenziale;
E) un bus sequenziale con frequenza di 4 GHz ha una banda inferiore a 1 GB/s;
F) un bus parallelo con 64 linee dati e frequenza di 200 MHz ha una banda superiore a 10 Gb/s;
G) un disco con velocità di rotazione di 12000 g/min può avere un tempo di seek superiore a 5 ms;
4) Con riferimento al formato delle istruzioni, ai linguaggi di programmazione ed al processo di traduzione e collegamento, indicare
quali tra le seguenti affermazioni sono corrette:
A) il collegatore deve aggiornare gli indirizzi di tutte le istruzioni che fanno riferimento a memoria;
B) l’espansione dei codici operativi può essere usata con le istruzioni di lunghezza fissa;
C) il Pentium 4 ha istruzioni di lunghezza variabile;
D) l’esecuzione dei linguaggi interpretati è più veloce di quella dei linguaggi compilati;
E) l’indirizzamento indiretto richiede due accessi a memoria;
F) nei linguaggi assemblativi ciascuna linea di codice corrisponde ad una istruzione macchina;
G) la maggior parte delle istruzioni macchina sono a tre indirizzi;
5) Con riferimento ai circuiti logici e sequenziali e alle memorie, indicare quali tra le seguenti affermazioni sono corrette:
A) con 16 chip da 256 M celle da 4 bit è possibile realizzare una memoria da 2 GB;
B) le memorie flash sono più lente delle memorie statiche;
C) una porta NAND e una porta NOR, ciascuna con i due ingressi collegati tra loro, si comportano nello stesso modo;
D) per realizzare un circuito che conta fino a 1000 sono necessari 10 flip-flop;
E) per realizzare una memoria statica occorre un flip-flop per ogni bit;
F) il circuito di una funzione booleana di 5 variabili può essere realizzato mediante un multiplexer a 32 ingressi controllati;
G) le cache di primo livello vengono realizzate con memorie dinamiche;
6) Con riferimento all’architettura della CPU ed alle cache, indicare quali tra le seguenti affermazioni sono corrette:
A) nel Pentium 4 il numero di registri visibili al programmatore è molto limitato;
B) in un’architettura CISC viene eseguita un’istruzione ad ogni ciclico di clock;
C) nel Pentium 4 le istruzioni possono essere eseguite fuori ordine;
D) la politica write back di gestione della cache è vantaggiosa nel caso di scrittura multiple;
E) nelle architetture multicore la cache di secondo livello è sempre condivisa;
F) località temporale significa probabilità di accedere più volte agli stessi indirizzi in tempi vicini;
G) l’architettura Intel Itanium è l’estensione naturale a 64 bit dell’architettura IA32;