Sei sulla pagina 1di 1

Compito N.

1 FONDAMENTI DI INFORMATICA - PROVA DI ARCHITETTURE


prova di esame del 28 marzo 2014, durata 90 minuti
————–
N.B. Negli esercizi X indica la cifra meno significativa non nulla del proprio numero di matricola

1) Si consideri una notazione binaria in virgola mobile a 16 bit, con (nell’ordine da sinistra a destra) 1 bit per il segno (0=positivo),
e bit per l’esponente, rappresentato in notazione eccesso 2e−1 , ed i rimanenti bit per la parte frazionaria della mantissa che è
normalizzata tra 1 e 2.
a) Calcolare il minimo valore emin di e che consente di rappresentare i numeri reali con valori assoluti compresi nell’inter-
vallo [10−99 , 10+99 ];
b) calcolare l’ordine di grandezza binario e decimale del rapporto tra il minimo ed il massimo numero positivo rappresenta-
bili nella notazione data con e = emin ;
c) dato il numero k rappresentato rappresentato in eccesso 215 dalla stringa esadecimale C1XX, rappresentare nella notazione
data con e = emin il numero r = k · 2100 , esprimendo il risultato come stringa esadecimale;
d) calcolare una stima degli errori relativo ed assoluto che si commettono rappresentando nella notazione data un numero
dello stesso ordine di grandezza di r.
N.B. MOTIVARE LE RISPOSTE ILLUSTRANDO SCHEMATICAMENTE IL PROCEDIMENTO
2) Si consideri una cache a mappa diretta della capacità netta di 16 MB, in un sistema con indirizzi a 32bit e blocchi di memoria di
32 Byte:
a) determinare il numero di slot della cache e la struttura dell’indirizzo e della slot, specificando la dimensione dei vari
campi in bit o byte;
b) supponendo che ad un certo istante il contenuto del campo TAG di un elemento della slot numero (4X7)10 sia dato
dalla stringa esadecimale 9A, calcolare l’indirizzo del byte di indirizzo più alto del blocco che si trova in quell’istante
nell’elemento in questione, rappresentandolo come stringa esadecimale;
c) calcolare il numero di slot in cui entra il blocco al quale appartiene il byte di indirizzo 702X1X, specificando anche la
posizione del byte nel blocco;
d) supponendo che la memoria centrale abbia la dimensione massima, e che non ci sia località negli accessi, calcola-
re la probabilità trovare un determinato byte in cache, esprimendola sia come potenza di 2 che come percentuale
approssimata.
N.B. MOTIVARE LE RISPOSTE ILLUSTRANDO SCHEMATICAMENTE IL PROCEDIMENTO
3) Con riferimento all’architettura della CPU, indicare quali tra le seguenti affermazioni sono corrette:
A) nelle CPU multicore la cache di secondo livello è sempre condivisa;
B) l’architettura AMD-64 è compatibile all’indietro con l’architettura IA-32;
C) il Pentium IV ha un’architettura superscalare;
D) mediante la pipeline si riduce la latenza delle istruzioni;
E) le cache di primo livello hanno in genere capacità di poche decine di KB;
F) le architetture superscalari riducono la latenza delle istruzioni;
G) le architetture RISC eseguono di norma le istruzioni in un solo ciclo di clock;
4) Con riferimento ai dispositivi di memoria di massa ed ai codici a correzione di errore, indicare quali delle seguenti affermazioni
sono corrette:
A) i dischi allo stato solido sono realizzati con memorie statiche;
B) per correggere errori tripli è necessario un codice con distanza di Hamming pari a 7;
C) la maggiore capacità dei DVD rispetto ai CD è ottenuta usando laser a frequenza più bassa;
D) un codice con distanza di Hamming pari a 7 permette di rilevare fino a 6 errori;
E) una configurazione RAID 5 con 10 dischi ha una capacità netta pari a più dell’80% della capacità lorda;
F) i dischi comunemente usati nei PC sono connessi con bus paralleli;
G) il carattere ’R’ ha esattamente la stessa codifica in ASCII ed in UTF-8;
5) Con riferimento alla logica digitale e alle memorie, indicare quali tra le seguenti affermazioni sono corrette:
A) le possibili funzioni booleane di 10 variabili sono circa 10300 ;
B) in una ALU bit-slice a n bit il tempo di esecuzione di un OR bit-a-bit non dipende da n;
C) le memorie dinamiche sono più veloci delle memorie flash;
D) una coppia di DIMM DDR Dual-Channell a 200 MHz ha una banda complessiva di oltre 5 GB/s;
E) una porta NAND quando gli ingressi sono diversi tra lori dà sempre uscita 0;
F) i flip-flop commutano sempre sul fronte di salita del clock;
G) per realizzare un decodificatore con dieci ingressi sono necessarie oltre un milione di porte;
6) Con riferimento ai bus ed alla gestione dell’I/O, indicare quali tra le seguenti affermazioni sono corrette:
A) il mouse viene gestito tramite DMA;
B) un bus parallelo con 32 linee dati e clock a 200 MHz ha una banda di meno di 1 GB/s;
C) la gestione tramite interruzioni occupa la CPU meno di quella tramite I/O programmato;
D) un segnale S# è negato quando il suo livello è alto;
E) il bus PCI è un bus sincrono;
F) il bus USB 2 è compatibile all’indietro verso dispositivi USB 1;
G) un bus seriale che lavora a 2 GHz ha una banda di circa a 250 MB/s;