Compito N.

A1 ARCHITETTURE DI ELABORAZIONE / CALCOLATORI ELETTRONICI

prova di esame del 11 aprile 2005, durata 90 minuti
————–
N.B. Negli esercizi X indica la cifra meno significativa non nulla del proprio numero di matricola

1) Si considerino una notazione binaria in virgola mobile a 16 bit, con (nell’ordine da sinistra a destra) 1 bit per il segno (0=pos-
itivo), e bit per l’esponente rappresentato in eccesso 2e−1 ed i rimanenti bit per la parte frazionaria della mantissa che è
normalizzata tra 1 e 2:
a) calcolare il valore minimo emin dell’esponente che consente di rappresentare nella notazione data il numero r rappresen-
tato in decimale dal numerale -984347495.31;
b) determinare gli estremi degli intervalli dei numeri effettivamente rappresentabili nella notazione data (con e = emin ),
precisando i rispettivi numerali e l’ordine di grandezza decimale;
c) dato il numero k rappresentato in eccesso 215 dalla stringa esadecimale 1X98, rappresentare nella notazione data (con
e = emin ) il numero s = k · 2−30 ;
d) calcolare per la notazione data (con e = emin ) l’ordine di grandezza binario degli errori relativo ed assoluto che si
commettono rappresentando un numero dello stesso ordine di grandezza di s · 106 .
N.B. MOTIVARE LE RISPOSTE ILLUSTRANDO SCHEMATICAMENTE IL PROCEDIMENTO

2) Si consideri una cache a mappa diretta da 1 MB, in un sistema con indirizzi a 24 bit e blocchi di memoria da 32 byte:
a) specificare la struttura della slot e dell’indirizzo, indicando in bit o byte la dimensione di ciascun campo;
b) determinare, esprimendolo in decimale, il numero n di slot in cui entra in cache il blocco che contiene il byte di indirizzo
C01X58 ;
c) supponendo che il bus di memoria abbia 32 linee dati, quanti cicli occorrono per trasefrire un blocco da memoria a cache;
d) specificare l’indirizzo di un qualsiasi byte al cui blocco corrisponde la slot di cache numero (5X3)10 .
N.B. MOTIVARE LE RISPOSTE ILLUSTRANDO SCHEMATICAMENTE IL PROCEDIMENTO

3) Con riferimento alla logica digitale, indicare quali tra le seguenti affermazioni sono corrette:
A) una memoria dinamica richiede un flip-flop per ogni byte;
B) un multiplexer con 16 ingressi di controllo ha meno di 50000 uscite;
C) per realizzare un decoder con 20 ingressi occorre più di un milione di porte AND;
D) una memoria statica richiede un flip-flop per ogni bit;
E) i latch commutano sui fronti di discesa del clock ;
F) una funzione booleana di 9 variabili in forma canonica può avere 500 mintermini;
G) una porta XOR che riceve lo stesso segnale sui due ingressi ha uscita 0;
4) Con riferimento ai bus ed ai dischi ed ai codici a rilevazione e correzione d’errore, indicare quali tra le seguenti affermazioni
sono corrette:
A) uno stesso dispositivo può essere sullo stesso bus sia master che slave, a seconda dei casi;
B) i bus seriali presentano il problema del bus skew;
C) un segnale #S è asserito quando è a 0;
D) a parità di numero di dischi e di capacità dei dischi, una configurazione RAID 1 ha una capacità netta superiore ad una
RAID 5;
E) in un disco il tempo di seek dipende dalla velocità di rotazione;
F) per correggere errori doppi occorre un codice con distanza di Hamming pari a 5;
G) un codice con controllo di parità a 16 bit ha più di 30.000 codifiche valide;
5) Con riferimento al formato delle istruzioni, alle modalità di indirizzamento ed alla gestione dell’I/O, indicare quali tra le seguenti
affermazioni sono corrette:
A) nella gestione delle interruzioni il contenuto del registro PC viene salvato da un’apposita routine software;
B) la tastiera viene gestita tramite il DMA;
C) nell’indirizzamento a registro base il registro specificato contiene l’indirizzo dell’operando;
D) tutti i registri del Pentium II-IV sono general purpose;
E) la gran parte delle istruzioni sono a tre indirizzi;
F) l’I/O programmato si basa sulle interruzioni;
G) le interruzioni sono sincrone rispetto al processo di elaborazione che si svolge sulla CPU;
6) Con riferimento alla architettura della CPU ed alla organizzazione e gestione della cache, indicare quali tra le seguenti affer-
mazioni sono corrette:
A) la politica write through di scrittura in cache genera meno scritture in memoria della write back;
B) la politica write allocation mostra i suoi vantaggi nel caso di scritture ripetute;
C) in caso di cache hit il blocco viene trasferito da memoria a cache;
D) le architetture superscalari hanno un’unica pipeline con numero di stadi superiore al normale;
E) il Pentium II usa una predizione dei salti dinamica a quattro bit;
F) il pipelining riduce la latenza delle istruzioni;
G) parte della cache di primo livello è in sola scrittura;