Es 1 Reti Combinatorie Soluzioni

About me
Andrea Amaduzzi
Laurea in Ing. dell'Automazione
PhD student – Computer Vision Lab
Ricerca su Computer Vision – Deep Learning
1
How to reach me
https://www.unibo.it/sitoweb/andrea.amaduzzi4
andrea.amaduzzi4@unibo.it
Ricevimento
Su appuntamento via mail: presso il Computer
Vision Lab, piano terra palazzina DISI (ex CSITE)
oppure online
2
Esercitazione
Reti Combinatorie
Reti Logiche T
Ingegneria Informatica
3
Esercizio 1 – La Porta
• L’apertura e la chiusura di una porta sono controllate da
un operatore. Per facilitare il compito dell’operatore, la S=0 S=1
sua postazione è stata dotata di due lampadine, una di
colore verde ed una di colore rosso. La lampadina verde P1
è controllata dal segnale V (0=spenta, 1=accesa), la
lampadina rossa dal segnale R (0=spenta, 1=accesa). P2
• Due sensori RFID 𝑷𝟏 e 𝑷𝟐 posti ai due lati della porta

rilevano se la persona presente nell’area è abilitata al
passaggio (ovvero è dotata di un tag abilitato), portando P1
il loro valore a 1 (altrimenti hanno valore 0).
P2
• Il sistema può funzionare in due modalità, a seconda
della posizione di un selettore S.
• Selettore in posizione S=0
lampadina verde -> presenza di una persona abilitata in P1
P1 o in P2 ma non in entrambe le zone P2
lampadina rossa -> assenza di persone abilitate o
persone abilitate in entrambe le zone
• Selettore in posizione S=1
lampadina verde -> presenza di persone abilitate in P1
almeno una delle due zone P2
lampadina rossa -> assenza di persone abilitate in
4
entrambe le zone
Si decide di implementare la gestione delle lampadine mediante
una rete combinatoria.
Rispondere ai seguenti quesiti:
1. Quali sono i segnali d’ingresso e di uscita della rete?
2. Esistono configurazioni d’ingresso impossibili? Se sì, quali
sono?
3. Esistono indifferenze sull’uscita? Se sì, quali sono?
4. Produrre la tabella di verità della rete di controllo.
5. Sintetizzare la rete di controllo mediante sintesi minima SP.
6. Sintetizzare la rete di controllo mediante MUX a 8 vie.
7. Sintetizzare la rete di controllo tramite un solo MUX a 2 vie e
gate elementari.
5
• La rete ha 3 segnali in ingresso (𝑃1 , 𝑃2 , 𝑆) e due di uscita (R,V).
2. Esistono configurazioni d’ingresso impossibili? Se si

quali sono?
• No.
3. Esistono indifferenze sulle uscite? Se si quali sono?

• No.
6
S 𝑷𝟏 𝑷𝟐 R V
0 0 0 1 0
0 0 1 0 1
0 1 0 0 1
0 1 1 1 0
1 0 0 1 0
1 0 1 0 1
1 1 0 0 1
1 1 1 0 1
7
Ripasso teorico: Sintesi Minima
[cap 3, slide 5, 24]
8
𝑃1 𝑃2
S 00 01 11 10
0 1 0 1 0
𝑅
1 1 0 0 0
𝑃1 𝑃2
00 01 11 10
S
0 0 1 0 1
𝑉
1 0 1 1 1
9
Ripasso teorico:
adiacenza fra configurazioni binarie
• Due configurazioni sono adiacenti se differiscono per
un solo bit
010 011
𝑃1 𝑃2
00 01 11 10
S
000 001
0 1 0 1 0
110 111
1 1 0 0 0
100 101
10
𝑃1 𝑃2
S 00 01 11 10
0 1 0 1 0
𝑅 = 𝑃1′ 𝑃2′ + 𝑆′𝑃1 𝑃2
1 1 0 0 0
𝑃1 𝑃2
S
00 01 11 10
0 0 1 0 1 𝑉 = 𝑃1′ 𝑃2 + 𝑃1 𝑃′2 + 𝑆𝑃2

1 0 1 1 1 oppure
𝑃1′ 𝑃2 + 𝑃1 𝑃′2 + 𝑆𝑃
11 1
Ripasso teorico:
Multiplexer (MUX) generico
6. Sintetizzare la rete di
controllo mediante MUX a 8 vie.
[cap 4, slide 18]
12
QUIZ
Supponiamo di avere un MUX a 16 vie.
Quale configurazione dei bit di indirizzo porta in
uscita l’ingresso U7?
A. 00111
B. 0111
C. 0101
D. 00101
https://www.menti.com/15m8bzrw21
CODICE: 9799 2979 13
QUIZ
Supponiamo di avere un MUX a 16 vie.
Quale configurazione dei bit di indirizzo porta in
uscita l’ingresso U7?
A. 00111
B. 0111 0 ∙ 23 + 1 ∙ 22 + 1 ∙ 21 + 1 ∙ 20 = 7
C. 0101
D. 00101
14
1 0
MUX 8 vie
0 0 0 1 0 I0
0 0 1 0 1 I1
0 1 0 0 1 I2
I3 R
0 1 1 1 0 Z
I4
1 0 0 1 0 I5
1 0 1 0 1 I6
I7
1 1 0 0 1 CBA
1 1 1 0 1
S
𝑃1
𝑃2
15
0 1
MUX 8 vie
0 0 0 1 0 I0
0 0 1 0 1 I1
0 1 0 0 1 I2
I3 V
0 1 1 1 0 Z
I4
1 0 0 1 0 I5
1 0 1 0 1 I6
I7
1 1 0 0 1 CBA
1 1 1 0 1
S
𝑃1
𝑃2
16
Ripasso teorico:
Multiplexer (selettore) a 2 vie
7. Sintetizzare la rete di controllo tramite un solo MUX a 2 vie e gate
elementari.
[cap 4, slide 17]
17
7. Sintetizzare la rete di controllo tramite un solo MUX a 2 vie e gate
elementari.
0 0 0 1 0
S=0 0 0 1 0 1
0 1 0 0 1
0 1 1 1 0
1 0 0 1 0
S=1 1 0 1 0 1
1 1 0 0 1
1 1 1 0 1
Useremo S come selettore del MUX 18

gate elementari.
R V
1 0
R e V sono uno il negato dell’altro.
0 1
Posso sintetizzare la rete corrispondente a
0 1 uno dei due segnali e ottenere l’altro segnale
negando quanto ottenuto.
1 0
1 0
0 1
0 1
0 1
19
gate elementari.
S=0 𝑷𝟏 𝑷𝟐 R V
0 0 1 0
0 1 0 1
1 0 0 1
1 1 1 0
𝑉 = 𝑃1 ⨁ 𝑃2
𝑅 = 𝑉′
20
gate elementari.
S=1 𝑷𝟏 𝑷𝟐 R V
0 0 1 0
0 1 0 1
1 0 0 1
1 1 0 1
𝑉 = 𝑃1 + 𝑃2
𝑅 = 𝑉′
21
7. Sintetizzare la rete di controllo tramite un solo MUX a
2 vie e gate elementari.
𝑷𝟏 𝑷𝟐
MUX
I0
Z V
I1
A R
S
22
Esercizio 2 – Il Climatizzatore
• Una casa dispone di un sistema di climatizzazione che permette
di riscaldare o raffreddare ogni stanza separatamente.
• La casa è composta da 4 stanze (A, B, C, D) ciascuna dotata di un
proprio termostato.
• Ogni termostato indica, attraverso specifici segnali (A, B, C, D), se
la temperatura è sopra (1) o sotto (0) quella impostata.
B C
A
D
23
• L’impianto di climatizzazione ha due modalità di funzionamento
alternabili attraverso il segnale 𝑰: Estate (𝑰 = 𝟎), in cui lo scopo è
tenere la temperatura delle stanze sotto soglia, ed Inverno
(𝑰 = 𝟏), in cui lo scopo è l’inverso.
• L’impianto è in grado di controllare gli emettitori caldo/freddo di ogni
stanza usando 4 segnali (𝑶𝒏𝑨 , 𝑶𝒏𝑩 , 𝑶𝒏𝑪 , 𝑶𝒏𝑫 ) per i quali «1»
codifica acceso e «0» spento.
• Le singole unità sono automaticamente programmate per emettere
caldo quando 𝑰 = 𝟏 e freddo quando 𝑰 = 𝟎.
• Per ragioni di risparmio energetico gli emettitori delle stanze A e C
non possono essere accesi contemporaneamente e A ha priorità su C.
• Inoltre, se l’emettitore di A è acceso e quello di B richiede
l’accensione, è indifferente se l’emettitore di B viene acceso o meno,
in quanto le stanze A e B sono comunicanti.
La stessa regola vale anche per gli emettitori di C e D 24
2. Esistono configurazioni d’ingresso impossibili? Se sì, quali sono? Esistono indifferenze
sull’uscita? Se sì, quali sono?
4. Sintetizzare la rete di controllo mediante sintesi minima SP e PS.
5. Facendo riferimento alla sintesi SP, rispondere alle seguenti domande:
a. È possibile utilizzare altri gate oltre a OR, AND e NOT per ridurre la complessità di
alcune reti?
b. Calcolare 𝑁𝑔𝑎𝑡𝑒 , 𝑁𝑐𝑜𝑛𝑛 , 𝑁𝑐𝑎𝑠𝑐 per la rete 𝑂𝑛𝐶 assumendo la disponibilità di
componenti elementari con fan-in a piacere e conteggiando i gate di negazione.
c. Sintetizzare il segnale 𝑂𝑛𝑐 utilizzando solamente gate di tipo NAND ()
6. Facendo riferimento alla sintesi PS, rispondere alle seguenti domande:
a. Calcolare 𝑁𝑔𝑎𝑡𝑒 , 𝑁𝑐𝑜𝑛𝑛 , 𝑁𝑐𝑎𝑠𝑐 per la rete 𝑂𝑛𝐶 assumendo la disponibilità di
componenti elementari con fan-in a piacere e conteggiando i gate di negazione.
b. Sintetizzare il segnale 𝑂𝑛𝑐 utilizzando solamente gate di tipo NOR ()
7. Sintetizzare la rete 𝑂𝑛𝐴 mediante MUX a 2/16 vie.
8. Sintetizzare la rete 𝑂𝑛𝐶 avendo a disposizione solamente MUX a 16 vie e operatori
25 NOT.
a) Input: A, B, C, D, I
b) Output: 𝑂𝑛𝐴 , 𝑂𝑛𝐵 , 𝑂𝑛𝐶 , 𝑂𝑛𝐷
c) 5 input → 25 configurazioni → 32 possibili ingressi.
d) 4 output → 4 reti combinatorie da sintetizzare.
2. Esistono configurazioni d’ingresso impossibili? Se si

quali sono? Esistono indifferenze sull’uscita? Se si quali
sono?
Non ci sono configurazioni d’ingresso impossibili.
Esistono indifferenze sull’uscita, nei casi in cui A e B
oppure C e D richiedono entrambi l’accensione.
26
Tabella della verità – Estate ( I=0 )
I A B C D 𝑶𝒏𝑨 𝑶𝒏𝑩 𝑶𝒏𝑪 𝑶𝒏𝑫
0 0 0 0 0 0 0 0 0
0 0 0 0 1 0 0 0 1
0 0 0 1 0 0 0 1 0
0 0 0 1 1 0 0 1 -
0 0 1 0 0 0 1 0 0
0 0 1 0 1 0 1 0 1
0 0 1 1 0 0 1 1 0
0 0 1 1 1 0 1 1 -
0 1 0 0 0 1 0 0 0
0 1 0 0 1 1 0 0 1
0 1 0 1 0 1 0 0 0
0 1 0 1 1 1 0 0 1
0 1 1 0 0 1 - 0 0
0 1 1 0 1 1 - 0 1
0 1 1 1 0 1 - 0 0
0 1 1 1 1 1 - 0 1 27
Tabella della verità – Estate ( I=0 )
0 0 0 0 0 0 0 0 0
0 0 0 0 1 0 0 0 1
0 0 0 1 0 0 0 1 0
0 0 0 1 1 0 0 1 -
0 0 1 0 0 0 1 0 0
0 0 1 0 1 0 1 0 1
0 0 1 1 0 0 1 1 0
0 0 1 1 1 0 1 1 -
0 1 0 0 0 1 0 0 0
0 1 0 0 1 1 0 0 1
0 1 0 1 0 1 0 0 0
0 1 0 1 1 1 0 0 1
0 1 1 0 0 1 - 0 0
0 1 1 0 1 1 - 0 1
0 1 1 1 0 1 - 0 0
0 1 1 1 1 1 - 0 1 28
Tabella della verità – Inverno ( I= 1)
1 0 0 0 0 1 - 0 1
1 0 0 0 1 1 - 0 0
1 0 0 1 0 1 - 0 1
1 0 0 1 1 1 - 0 0
1 0 1 0 0 1 0 0 1
1 0 1 0 1 1 0 0 0
1 0 1 1 0 1 0 0 1
1 0 1 1 1 1 0 0 0
1 1 0 0 0 0 1 1 -
1 1 0 0 1 0 1 1 0
1 1 0 1 0 0 1 0 1
1 1 0 1 1 0 1 0 0
1 1 1 0 0 0 0 1 -
1 1 1 0 1 0 0 1 0
1 1 1 1 0 0 0 0 1
1 1 1 1 1 0 0 0 0 29
Tabella della verità – Inverno ( I= 1)
1 0 0 0 0 1 - 0 1
1 0 0 0 1 1 - 0 0
1 0 0 1 0 1 - 0 1
1 0 0 1 1 1 - 0 0
1 0 1 0 0 1 0 0 1
1 0 1 0 1 1 0 0 0
1 0 1 1 0 1 0 0 1
1 0 1 1 1 1 0 0 0
1 1 0 0 0 0 1 1 -
1 1 0 0 1 0 1 1 0
1 1 0 1 0 0 1 0 1
1 1 0 1 1 0 1 0 0
1 1 1 0 0 0 0 1 -
1 1 1 0 1 0 0 1 0
1 1 1 1 0 0 0 0 1
1 1 1 1 1 0 0 0 0 30
Sintesi rete costo minimo SP
Sintesi del segnale ‘𝑂𝑛𝐴 ’.
AB AB
00 01 11 10 00 01 11 10
CD CD
00 0 0 1 1 00 1 1 0 0
01 0 0 1 1 01 1 1 0 0
11 0 0 1 1 11 1 1 0 0
10 0 0 1 1 10 1 1 0 0
I=0 I=1
𝑶𝒏𝑨 = 𝑨𝑰′ + 𝑨′ 𝑰
31
Sintesi del segnale ‘𝑂𝑛𝐵 ’.
AB AB
00 01 11 10 00 01 11 10
CD CD
00 0 1 - 0 00 - 0 0 1
01 0 1 - 0 01 - 0 0 1
11 0 1 - 0 11 - 0 0 1
10 0 1 - 0 10 - 0 0 1
I=0 I=1
′ ′
𝑶𝒏𝑩 = 𝑩𝑰 + 𝑩 𝑰
32
Sintesi del segnale ‘𝑂𝑛𝐶 ’.
AB AB
00 01 11 10 00 01 11 10
CD CD
00 0 0 0 0 00 0 0 1 1
01 0 0 0 0 01 0 0 1 1
11 1 1 0 0 11 0 0 0 0
10 1 1 0 0 10 0 0 0 0
I=0 ′ ′ ′ I=1
𝑶𝒏𝑪 = 𝑨 𝑪𝑰 + 𝑨𝑪 𝑰
33
Sintesi del segnale ‘𝑂𝑛𝐷 ’.
AB AB
00 01 11 10 00 01 11 10
CD CD
00 0 0 0 0 00 1 1 - -
01 1 1 1 1 01 0 0 0 0
11 - - 1 1 11 0 0 0 0
10 0 0 0 0 10 1 1 1 1
I=0 ′ ′ I=1
𝑶𝒏𝑫 = 𝑫𝑰 + 𝑫 𝑰
34
Analisi della rete SP
Reti di costo minimo SP:
𝑂𝑛𝐴 = 𝐴𝐼 ′ + 𝐴′ 𝐼
𝑂𝑛𝐵 = 𝐵𝐼 ′ + 𝐵′ 𝐼
𝑂𝑛𝐶 = 𝐴′ 𝐶𝐼 ′ + 𝐴𝐶 ′ 𝐼
𝑂𝑛𝐷 = 𝐷𝐼 ′ + 𝐷′ 𝐼
5a. E’ possibile utilizzare altri gate oltre a OR, AND e NOT per
ridurre la complessità di alcuni segnali?
𝑂𝑛𝐴 = 𝐴 ⊕ 𝐼
𝑂𝑛𝐵 = 𝐵 ⊕ 𝐼
𝑂𝑛𝐷 = 𝐷 ⊕ 𝐼
35
QUIZ
Come si può semplificare l’espressione Z = X’+Y’ ?
A. X+Y
B. X  Y
C. X⊕Y
D. X  Y
CODICE: 9799 2979
36
QUIZ
Come si può semplificare l’espressione Z = X’+Y’ ?
A. X+Y
X Y Z
B. X  Y
0 0 1
C. X⊕Y
0 1 1
D. X  Y 1 0 1
1 1 0
37
𝑂𝑛𝐶 = 𝐴′ 𝐶𝐼 ′ + 𝐴𝐶 ′ 𝐼
5b. Calcolare 𝑁𝑔𝑎𝑡𝑒 , 𝑁𝑐𝑜𝑛𝑛 , 𝑁𝑐𝑎𝑠𝑐 per la rete 𝑂𝑛𝐶 assumendo la

disponibilità di componenti elementari con fan-in a piacere e
conteggiando i gate di negazione.
38
Ripasso teorico:
Complessità e Velocità
[cap 3, slide 4]
39
𝑶𝒏𝑪 = 𝑨′ 𝑪𝑰′ + 𝑨𝑪′ 𝑰
5b. Calcolare 𝑁𝑔𝑎𝑡𝑒 , 𝑁𝑐𝑜𝑛𝑛 , 𝑁𝑐𝑎𝑠𝑐 per la rete 𝑂𝑛𝐶 assumendo la

disponibilità di componenti elementari con fan-in a piacere e
conteggiando i gate di negazione.
𝑁𝑔𝑎𝑡𝑒 = 𝑁𝑁𝑂𝑇 + 𝑁𝐴𝑁𝐷 + 𝑁𝑂𝑅 = 3 + 2 + 1 = 6
𝑁𝑐𝑜𝑛𝑛 = 𝐼𝑁𝐺𝑅𝐸𝑆𝑆𝐼𝑁𝑂𝑇 + 𝐼𝑁𝐺𝑅𝐸𝑆𝑆𝐼𝐴𝑁𝐷 + 𝐼𝑁𝐺𝑅𝐸𝑆𝑆𝐼𝑂𝑅= 3+6+2=11
𝑁𝑐𝑎𝑠𝑐 = 3
40
5c. Sintetizzare il segnale 𝑂𝑛𝑐 utilizzando solamente gate di tipo NAND ()
41
Ripasso teorico: Sintesi a NAND
[cap 3, slide 47]
42
5c. Sintetizzare il segnale 𝑂𝑛𝑐 utilizzando solamente gate di tipo NAND ()
a) 𝑂𝑛𝐶 = (𝐴′ ⋅ 𝐶 ⋅ 𝐼 ′ ) + (𝐴 ⋅ 𝐶 ′ ⋅ 𝐼)
b) 𝑂𝑛𝐶 = (𝐴′ 𝐶𝐼 ′ )(𝐴𝐶 ′ 𝐼)
c) 𝑂𝑛𝐶 = 𝐴𝐴 𝐶 𝐼𝐼 (𝐴(𝐶𝐶)𝐼)
43
Sintesi rete costo minimo PS
Sintesi del segnale ‘𝑂𝑛𝐴 ’.
AB AB
00 01 11 10 00 01 11 10
CD CD
00 0 0 1 1 00 1 1 0 0
01 0 0 1 1 01 1 1 0 0
11 0 0 1 1 11 1 1 0 0
10 0 0 1 1 10 1 1 0 0
I=0 I=1
𝑶𝒏𝑨 = 𝑨 + 𝑰 (𝑨′ + 𝑰′)
44
Sintesi del segnale ‘𝑂𝑛𝐵 ’.
AB AB
00 01 11 10 00 01 11 10
CD CD
00 0 1 - 0 00 - 0 0 1
01 0 1 - 0 01 - 0 0 1
11 0 1 - 0 11 - 0 0 1
10 0 1 - 0 10 - 0 0 1
I=0 I=1
𝑶𝒏𝑩 = 𝑩 + 𝑰 (𝑩′ + 𝑰′ )
45
Sintesi del segnale ‘𝑂𝑛𝐶 ’.
AB AB
00 01 11 10 00 01 11 10
CD CD
00 0 0 0 0 00 0 0 1 1
01 0 0 0 0 01 0 0 1 1
11 1 1 0 0 11 0 0 0 0
10 1 1 0 0 10 0 0 0 0
I=0 I=1
𝑶𝒏𝑪 = 𝑪 + 𝑰 𝑨′ + 𝑪′ 𝑨 + 𝑰′
46
Sintesi del segnale ‘𝑂𝑛𝐷 ’.
AB AB
00 01 11 10 00 01 11 10
CD CD
00 0 0 0 0 00 1 1 - -
01 1 1 1 1 01 0 0 0 0
11 - - 1 1 11 0 0 0 0
10 0 0 0 0 10 1 1 1 1
I=0 I=1
𝑶𝒏𝑫 = (𝑫 + 𝑰)(𝑫′ + 𝑰′ )
47
Analisi della rete PS
Reti di costo minimo PS:
𝑂𝑛𝐴 = (𝐴 + 𝐼)(𝐴′ +𝐼′)
𝑂𝑛𝐵 = 𝐵 + 𝐼 (𝐵′ + 𝐼′ )
𝑶𝒏𝑪 = 𝑪 + 𝑰 𝑨′ + 𝑪′ 𝑨 + 𝑰′
𝑂𝑛𝐷 = (𝐷 + 𝐼)(𝐷′ + 𝐼′ )
6a. Calcolare 𝑁𝑔𝑎𝑡𝑒 , 𝑁𝑐𝑜𝑛𝑛 , 𝑁𝑐𝑎𝑠𝑐 per la rete 𝑂𝑛𝐶 assumendo la disponibilità
di componenti elementari con fan-in a piacere e conteggiando i gate di
negazione.
𝑁𝑔𝑎𝑡𝑒 = 7
𝑁𝑐𝑜𝑛𝑛 = 12
𝑁𝑐𝑎𝑠𝑐 = 3
48
𝑂𝑛𝐴 = (𝐴 + 𝐼)(𝐴′ +𝐼′)
𝑂𝑛𝐵 = 𝐵 + 𝐼 (𝐵′ + 𝐼′ )
𝑶𝒏𝑪 = 𝑪 + 𝑰 𝑨′ + 𝑪′ 𝑨 + 𝑰′
𝑂𝑛𝐷 = (𝐷 + 𝐼)(𝐷′ + 𝐼′ )
6b. Sintetizzare il segnale 𝑂𝑛𝐶 utilizzando solamente gate di tipo NOR ()
a) 𝑂𝑛𝑏 = 𝐵 + 𝐼 ⋅ 𝐵′ + 𝐼′
b) 𝑂𝑛𝑏 = 𝐵𝐼  𝐵′ 𝐼′
c) 𝑂𝑛𝑏 = 𝐵𝐼  (BB)(II)
49
Ripasso teorico: Sintesi a NOR
[cap 3, slide 53]
50
𝑂𝑛𝐴 = (𝐴 + 𝐼)(𝐴′ +𝐼′)
𝑂𝑛𝐵 = 𝐵 + 𝐼 (𝐵′ + 𝐼′ )
𝑶𝒏𝑪 = 𝑪 + 𝑰 𝑨′ + 𝑪′ 𝑨 + 𝑰′
𝑂𝑛𝐷 = (𝐷 + 𝐼)(𝐷′ + 𝐼′ )
6b. Sintetizzare il segnale 𝑂𝑛𝑐 utilizzando solamente gate di tipo NOR ()
a) 𝑂𝑛𝐶 = 𝐶 + 𝐼 ∙ 𝐴′ + 𝐶′ ∙ 𝐴 + 𝐼′
b) 𝑂𝑛𝐶 = C𝐼  𝐴′ 𝐶′  𝐴𝐼′
c) 𝑂𝑛𝐶 = C𝐼  𝐴𝐴 𝐼  𝐴 II
51
Sintesi a MUX
7) Sintetizzare la rete 𝑂𝑛𝐴 avendo a disposizione MUX
a 2/16 vie.
a) Abbiamo MUX a 1 e 4 bit di indirizzo, ma 5 ingressi.

b) Optiamo per una sintesi a due livelli, la nostra rete sarà
quindi composta da 3 MUX, due nel livello 1 e uno nel
livello 2. I primi due useranno come indirizzo i segnali
𝐴, 𝐵, 𝐶, 𝐷 il terzo il segnale I.
c) Ripartiamo dalla tabella della verità per capire come
connettere ‘1’ e ‘0’ ai differenti ingressi dei MUX.
52
Sintesi a MUX
a 2/16 vie. 1 0 MUX 16 vie
I A B C D 𝑶𝒏𝑨 I0
I1
0 0 0 0 0 0
I2
0 0 0 0 1 0 I3
0 0 0 1 0 0 I4
0 0 0 1 1 0 I5
I6 𝑃1
0 0 1 0 0 0
I7 Z
0 0 1 0 1 0 I8
0 0 1 1 0 0 I9
0 0 1 1 1 0 I10
I11
0 1 0 0 0 1
I12
0 1 0 0 1 1 I13
0 1 0 1 0 1 I14
0 1 0 1 1 1 I15
0 1 1 0 0 1
0 1 1 0 1 1 DCBA
0 1 1 1 0 1 A
B
0 1 1 1 1 1 C 53
D
Sintesi a MUX
a 2/16 vie. 1 0 MUX 16 vie
I A B C D 𝑶𝒏𝑨 I0
I1
1 0 0 0 0 1
I2
1 0 0 0 1 1 I3
1 0 0 1 0 1 I4
1 0 0 1 1 1 I5
1 0 1 0 0 1
I6 𝑃2
I7 Z
1 0 1 0 1 1 I8
1 0 1 1 0 1 I9
1 0 1 1 1 1 I10
I11
1 1 0 0 0 0
I12
1 1 0 0 1 0 I13
1 1 0 1 0 0 I14
1 1 0 1 1 0 I15
1 1 1 0 0 0
1 1 1 0 1 DCBA
0
1 1 1 1 0 0 A
B
1 1 1 1 1 0
C 54
D
Sintesi a MUX
7) Sintetizzare la rete 𝑂𝑛𝐴 avendo a disposizione MUX a
2/16 vie.
Mux
𝑃1 I0
Z 𝑂𝑛𝑎
𝑃2 I1
55
Sintesi a MUX
8) Sintetizzare la rete 𝑂𝑛𝐶 avendo a disposizione solamente
MUX a 16 vie e operatori NOT
a) La rete ha 5 ingressi, mentre il MUX 4 bit di indirizzamento.
b) E’ possibile effettuare una sintesi a n-1 bit esplicitando la
dipendenza dell’uscita da uno degli ingressi.
c) Manipoliamo la tabella della verità per esplicitare la
dipendenza di 𝑂𝑛𝐶 dal segnale d’ingresso I.
56
Sintesi a MUX
A B C D 𝑶𝒏𝑪 (I=0) 𝑶𝒏𝑪 (I=1) 𝑶𝒏𝑪
0 0 0 0 0 0 0
0 0 0 1 0 0 0
0 0 1 0 1 0 I’
0 0 1 1 1 0 I’
0 1 0 0 0 0 0
0 1 0 1 0 0 0
0 1 1 0 1 0 I’
0 1 1 1 1 0 I’
1 0 0 0 0 1 I
1 0 0 1 0 1 I
1 0 1 0 0 0 0
1 0 1 1 0 0 0
1 1 0 0 0 1 I
1 1 0 1 0 1 I
1 1 1 0 0 0 0
1 1 1 1 0 0 0
57
Sintesi a MUX
• Sintetizzare la rete 𝑂𝑛𝐶 avendo a disposizione MUX a 16
vie. I’ I 0
Mux
I0
I1
I2
I3
I4
I5
I6 𝑂𝑛𝑐
I7 Z
I8
I9
I10
I11
I12
I13
I14
I15
DCBA
A
B
C
58
D
Esercizio 3 – Riconoscitore di numeri
Realizzare una rete che prende in ingresso un bus
𝑵[? . . 𝟎] utilizzato per codificare numeri interi con segno
in complemento a 2 (il segnale 𝑵[𝟎] codifica il bit meno
significativo del numero).
La rete ha una sola uscita 𝒀 che assume valori differenti a
seconda di un ulteriore segnale d’ingresso 𝑴 che
specifica il modo di funzionamento della rete stessa:
• Se 𝑴 = 𝟎, 𝒀 deve assumere il valore 1 se e solo se il
numero codificato da 𝑵 è uguale a -2; altrimenti, 𝒀
deve valere 0.
• Se 𝑴 = 𝟏, 𝒀 deve assumere il valore 1 se e solo se il
numero codificato da 𝑵 si trova nell’intervallo [-12, -9];
altrimenti, 𝒀 deve valere 0. 59
1. Qual è il numero minimo di segnali di cui deve essere
composto 𝑵?
2. Realizzare la rete 𝒀:
a. Progettando le sottoreti corrispondenti ai modi di
funzionamento 𝑴 = 𝟎 e 𝑴 = 𝟏, ipotizzando di poter
utilizzare dei DECODER di grandezza a piacere (soluzione
non ottimizzata): un DECODER per ogni sottorete più altri
gate elementari se necessario.
b. Progettando nuovamente le sottoreti, utilizzando
esclusivamente gate elementari AND/OR/NOT senza
utilizzare le mappe di Karnaugh o la sintesi a MUX
(soluzione ottimizzata).
c. In entrambi i casi, combinare tali sottoreti tramite un MUX
a 2 vie per ottenere la rete 𝒀.
d. Minimizzare ulteriormente il numero di gate usati nella
soluzione ottenuta usando solo gate elementari (punto b)
realizzando anche il MUX tramite gate.
60
Ripasso teorico: Complemento a 2
[cap 5, slides 16-17]
• Calcolare il valore di un numero in complemento a 2:

il bit più significativo viene moltiplicato per il valore
negativo corrispondente a quella posizione
• Esempio: se la stringa (11100)2 rappresenta un numero

in complemento a 2, il valore corrispondente è:
−1 ∙ 24 + 1 ∙ 23 + 1 ∙ 22 + 0 ∙ 21 + 0 ∙ 20
= −16 + 8 + 4
= −4 10
61
1. Qual è il numero minimo di segnali di cui deve essere composto 𝑵?
𝑵 deve poter codificare il numero -2 ed i numeri compresi tra -12 e -9.
Ragioniamo sul numero di valore assoluto massimo tra quelli dati, -12.
I numeri sono rappresentati in complemento a 2.
Dati 𝒏 segnali, il range di numeri rappresentabili in complemento a 2 è:
[−𝟐𝒏−𝟏 , 𝟐𝒏−𝟏 − 𝟏]
Da qui:
−𝟐𝒏−𝟏 ≤ −𝟏𝟐
𝟐𝒏−𝟏 ≥ 𝟏𝟐
𝒏 − 𝟏 ≥ 𝐥𝐨𝐠 𝟐 𝟏𝟐 = 3.58 = 𝟒
𝒏≥𝟓
62
2a. Progettare le sottoreti corrispondenti ai modi di
utilizzare dei DECODER di grandezza a piacere
I decoder non «ragionano» in complemento a 2, quindi

occorre capire a quali numeri interi senza segno
corrispondono i numeri negativi richiesti.
63
Ripasso teorico:
Decoder generico DEC n:2 n
[cap 4, slide 6]
Rete di trascodifica da codice binario a 𝑛bit a codice «1 su 2𝑛»64

I decoder non «ragionano» in complemento a 2, quindi

occorre capire a quali numeri interi senza segno
corrispondono i numeri negativi richiesti.
65
Ripasso teorico:
calcolo del valore di una config binaria
• Configurazione binaria: 11110
• Intero senza segno:
𝟏 ∙ 𝟐𝟒 + 𝟏 ∙ 𝟐𝟑 + 𝟏 ∙ 𝟐𝟐 + 𝟏 ∙ 𝟐𝟏 + 𝟎 ∙ 𝟐𝟎
= 𝟏𝟔 + 𝟖 + 𝟒 + 𝟐 + 𝟎
= 𝟐𝟒 + 𝟔
= 𝟑𝟎
• Intero in complemento a 2:
−𝟏 ∙ 𝟐𝟒 + 𝟏 ∙ 𝟐𝟑 + 𝟏 ∙ 𝟐𝟐 + 𝟏 ∙ 𝟐𝟏 + 𝟎 ∙ 𝟐𝟎
= −𝟏𝟔 + 𝟖 + 𝟒 + 𝟐 + 𝟎
= −𝟏𝟔 + 𝟏𝟒
= −𝟐
66
QUIZ
Come posso rappresentare «-6» con 5 bit?
A. 11100
B. 10010
C. 11010
D. Non posso
CODICE: 9799 2979
67
QUIZ
Come posso rappresentare «-6» con 5 bit?
A. 11100
B. 10010
−1 ∙ 24 + 1 ∙ 23 + 0 ∙ 22 + 1 ∙ 21 + 0 ∙ 20
C. 11010
= −16 + 8 + 2
D. Non posso = −6
68
Rappr. Intero senza Intero Rappr. Intero senza Intero
Binaria segno compl. a 2 Binaria segno compl. a 2
00000 0 0 10000 16 -16
00001 1 1 10001 17 -15
00010 2 2 10010 18 -14
00011 3 3 10011 19 -13
00100 4 4 10100 20 -12
00101 5 5 10101 21 -11
00110 6 6 10110 22 -10
00111 7 7 10111 23 -9
01000 8 8 11000 24 -8
01001 9 9 11001 25 -7
01010 10 10 11010 26 -6
01011 11 11 11011 27 -5
01100 12 12 11100 28 -4
01101 13 13 11101 29 -3
01110 14 14 11110 30 -2
01111 15 15 11111 31 -1
69
DEC 5:32
𝑴=𝟎 NOTA BENE:
𝑈0 N[0] è il bit
𝑈1 meno significativo,
… quindi viene connesso ad A
…
… (vedi testo dell’esercizio)
𝑵 𝟎 A …
𝑵 𝟏 B 𝒀𝟎
𝑈30
𝑵 𝟐 C 𝑈31
𝑵 𝟑 D
𝑵 𝟒 E
70
DEC 5:32
𝑴=𝟏
𝑈0
𝑈1
…
𝑈20
𝑈21
𝑵 𝟎 A 𝑈22 𝒀𝟏
𝑵 𝟏 B 𝑈23
𝑵 𝟐 C …
𝑵 𝟑 D 𝑈31
𝑵 𝟒 E
71
2b. Progettare nuovamente le reti, utilizzando esclusivamente
gate elementari AND/OR/NOT (soluzione ottimizzata).
-16 10000 0 00000
-15 10001 1 00001 𝑴=𝟎
-14 10010 2 00010 𝑵 𝟒
-13 10011 3 00011 𝑵 𝟑 𝒀𝟎
-12 10100 4 00100 𝑵 𝟐
-11 10101 5 00101 𝑵 𝟏
-10 10110 6 00110 𝑵 𝟎
-9 10111 7 00111
-8 11000 8 01000
-7 11001 9 01001
-6 11010 10 01010 𝑴=𝟏
-5 11011 11 01011 𝑵𝟒
-4 11100 12 01100 𝒀𝟏
𝑵𝟑
-3 11101 13 01101 𝑵𝟐
-2 11110 14 01110
-1 11111 15 01111
72
2c. Combinare le sottoreti ottenute nei punti precedenti
tramite un MUX a 2 vie per ottenere la rete 𝒀.
MUX
𝒀𝟎 I0
Z 𝒀
𝒀𝟏 I1
A
73
2d. Minimizzare ulteriormente il numero di gate usati
nella soluzione ottenuta usando solo gate elementari
(punto b) realizzando anche il MUX tramite gate.
MUX 2 vie
74
MUX 2 vie
𝒄𝒂𝒔𝒐 𝑴 = 𝟎
𝒀𝟎
𝟏
𝒀𝟎
𝒀𝟎
𝟎
𝒀𝟏
𝟎
75
MUX 2 vie
𝒄𝒂𝒔𝒐 𝑴 = 𝟏
𝒀𝟎
𝟎
𝟎
𝒀𝟏
𝒀𝟏
𝒀𝟏
𝟏
76
Possiamo ridurre ulteriormente il numero di gate?
Sì, tramite la proprietà associativa dell’AND
MUX 2 vie
Proprietà associativa
dell’AND (E2)
77
Schema finale
78

Es 1 Reti Combinatorie Soluzioni

Caricato da

Informazioni sul documento

Copyright

Formati disponibili

Condividi questo documento

Condividi o incorpora il documento

Opzioni di condivisione

Hai trovato utile questo documento?

Questo contenuto è inappropriato?

Copyright:

Formati disponibili

Es 1 Reti Combinatorie Soluzioni

Caricato da

Copyright:

Formati disponibili

About me

Laurea in Ing. dell'Automazione

PhD student – Computer Vision Lab

Ricerca su Computer Vision – Deep Learning

• Due sensori RFID 𝑷𝟏 e 𝑷𝟐 posti ai due lati della porta

2. Esistono configurazioni d’ingresso impossibili? Se si

3. Esistono indifferenze sulle uscite? Se si quali sono?

0 0 1 0 1 𝑉 = 𝑃1′ 𝑃2 + 𝑃1 𝑃′2 + 𝑆𝑃2

[cap 4, slide 18]

Useremo S come selettore del MUX 18

2. Esistono configurazioni d’ingresso impossibili? Se si

5b. Calcolare 𝑁𝑔𝑎𝑡𝑒 , 𝑁𝑐𝑜𝑛𝑛 , 𝑁𝑐𝑎𝑠𝑐 per la rete 𝑂𝑛𝐶 assumendo la

5b. Calcolare 𝑁𝑔𝑎𝑡𝑒 , 𝑁𝑐𝑜𝑛𝑛 , 𝑁𝑐𝑎𝑠𝑐 per la rete 𝑂𝑛𝐶 assumendo la

b) 𝑂𝑛𝐶 = (𝐴′ 𝐶𝐼 ′ )(𝐴𝐶 ′ 𝐼)

c) 𝑂𝑛𝐶 = 𝐴𝐴 𝐶 𝐼𝐼 (𝐴(𝐶𝐶)𝐼)

b) 𝑂𝑛𝑏 = 𝐵𝐼  𝐵′ 𝐼′

c) 𝑂𝑛𝑏 = 𝐵𝐼  (BB)(II)

b) 𝑂𝑛𝐶 = C𝐼  𝐴′ 𝐶′  𝐴𝐼′

c) 𝑂𝑛𝐶 = C𝐼  𝐴𝐴 𝐼  𝐴 II

a) Abbiamo MUX a 1 e 4 bit di indirizzo, ma 5 ingressi.

• Calcolare il valore di un numero in complemento a 2:

• Esempio: se la stringa (11100)2 rappresenta un numero

I decoder non «ragionano» in complemento a 2, quindi

Rete di trascodifica da codice binario a 𝑛bit a codice «1 su 2𝑛»64

I decoder non «ragionano» in complemento a 2, quindi

Potrebbero piacerti anche