Sei sulla pagina 1di 307

1

Semiconduttori
/

}
1.1

lf

Un elettrone emesso da un elettrodo con velocit iniziale trascurabile ed accelerato


da un potenziale V. Determinare il valore di V in modo che la velocit finale della
particella sia di 9.4 x 106mIs. [V= 252 V]

1.2

1.3

Un elettrone, avente un'energia cinetica di 10-17J in corrispondenza di una delle due


superfici di un sistema a elettrodi a facce piane parallele e che si sta spostando in
direzione normale alla superficie, rallentato da un campo ritardante dovuto a un
potenziale Vxapplicato fra gli elettrodi.
Quale valore deve assumere Vx affinch l'elettrone raggiunga l'altro elettrodo con
velocit nulla?
[Vx= 62.5 V]
Nella figura riportata una rappresentazione schematica semplificata del tubo a raggi
catodici di un oscilloscopio. La differenza di potenziale fra K e A Vae fra P1 e P2
Vpe i due campi elettrici non si influenzano tra loro.
Gli elettroni sono emessi dall'elettrodo K con velocit iniziale nulla e passano attraverso il foro al centro dell'elettrodo A. Essi cambiano traiettoria, mentre passano
fra le armature, a causa del campo elettrico presente fra gli elettrodi PI e P2 e in
seguito si muovono a velocit costante verso lo schermo S. La distanza fra le armature
d.
y
A

c~
Va

o.---------

x
Schermo

2 Capitolo 1
a) Determinare la velocit Vxdegli elettroni, in funzione di Va, quando attraversano

l'elettrodo A.

b) Determinare la componente Vy (cio secondo Y) della velocit degli elettroni,


quando escono dalle armature P1 e P2, in funzione di VI" ld' d e vx'
c) Determinare la distanza dal centro dello schermo (ds)' del punto dove gli elettroni coIIidono, in funzione della lunghezza del tubo e delle tensioni applicate.
d) Per Va = 2 kV e VI'= 100 V, ld = 1.27 cm, d = 0.5 cm e l>.= 20 cm, determinare

i valori numerici di vx' vye ds'

e) Se si desidera che la deflessione del fascio elettronico sia d., = 1 cm, quale valore
deve assumere Va considerando tutti gli altri valori numerici uguali a quelli nel
punto d).
.

Soluzione
a) Con velocit iniziale nulla, la velocit vx data dall 'Equazione (1.9), cio
v ="'-i2qVa
x
m

b) Quando un elettrone entra nel campo elettrico verticale presente fra le armature P1 e P2,
esso viene accelerato verso l'alto con accelerazione costante ay; determinabile nel modo

seguente

..

may = qy

= q(V Id)

oppure

ay

= qVImd

La velocit nella direzione Y Vy=aip' dove tI' il tempo necessario agli elettroni per
attraversare le armature P\-P2' ed dato da tI' = ljvx' Combinando queste relazioni si
ottiene
Vy

= qVpljmdvx

c) Sia ts il tempo che intercorre fra l'istante in cui un elettrone lascia gli elettrodi P1-P2 e
l'istante in cui esso colpisce lo schermo. Quindi ds =Yp + Ys' dove yp e y., sono le distanze
nella direzione y percorse dall'elettrone, rispettivamente nei tempi tpe t.,.
yp = 1/2 ai;

Ys = vis

quindi

d =.!.

qVp (.td
2 + qVpld. (,-ld12

., 2 ( md ) lvx ) mdvx
sostituendo il valore di Vxsi ha

Vx

lid vI'

d..= 2d va
d) Sostituendoi valori numericisi ottiene

Semiconduttori 3

10-19
X2000
vx= ~2 x 1.60x
9.11 X
10-31

=2.65 X 107 m/s

d = 1.27 X20
100
.' 2 X0.5 X 2000 = 1.27 cm
v
y

1.6x 10-19X 100 x 1.27 x 10-2


9.11 X 10-31 X 0.5 X 10-2 X 2.65 X 107

1.68x 1(f> m/s

e) Poich d.. inversamente proporzionale a Va, si pu scrivere


1.27 1.0
2000=V- a ovvero Va = 1575 V
1.4

Una sottile striscia di alluminio, la cui resistivit di 3.44 X 10-8 Qm, ha una sezione
di 2 X 10-4 mm2 e una lunghezza di 5 mm. Qual la caduta di tensione ai suoi capi
dovuta a una corrente di 50 mA?
[V= 43 mV]

-1.5

Con riferimento alla striscia di alluminio descritta 'nel Problema 1.4, determinare il
valore della corrente che l'attraversa se la caduta di tensione ai suoi capi di 30 ~V.
[I = 34.9 ~A]

1.6

a) Calcolare il campo elettrico necessario per fornire a un elettrone nel silicio (Si)
un'energia media di 1.1 eVo .
b) Applicare un campo elettrico un metodo di p'ratica utilit per ottenere coppie
di portatori ~Iettrone-Iacuna? .
[E

1.7

=0.522 pA]

Calcolare la mobilit degli elettroni liberi nell' alluminio (AI), la densit del quale
2.7 X 103 kg/m3 e la cui resistivit 3.44 X 10-8 Qm. Si assuma che l'alluminio abbia
tre elettroni di valenza per atomo e peso atomico di 26.98.
[~ = 10.0

1.9

kV/cm]

Ripetere il Problema 1.5 per una striscia di silicio intrinseco alla temperatura di 800 K.
[/

. 1.8

=41.4

cm2fV

' s]

a). Determinare la concentrazione di elettroni e di lacune liberi a 300 K in un

campione di silicio con una concentrazione di donatori pari a ND=2 X 1014


atomi/cm3e una concentrazione di accettori pari a NA = 3 X 1014 atomi/cm3.

b) Determinare se il campione del punto a) di tipo p o n.

4 Capitolo I

a) [p = 1.00 x 1014cm-3; n = 2.10 x 106 cm-3]


1.10

Ripetere il Problema 1.9 per ND = NA


a) [p = n = 1.45 x 1010cm-3]

1.11

= 1015 atomi/cm3.

b) [Il campione intrinseco]

Ripetere il Problema 1.9 per ND = 1016atomi/cm3 e NA = 1014 atomi/cm3.


a) [p = 2.12 x 104 cm-3; n = 9.92 x 1015cm-3]

1.12

b) [Il campione di tipo p]

b) [Il campione di tipo n]

a) Trovare la concentrazione di lacune e di elettroni in un campione di silicio di


tipo p a 300 K, assumendo la sua resistivit pari a 2 x 10-4 Om.
b) Ripetere il punto a) per silicio di tipo n.
a) [p = 6.58 x 1017cm-3; n = 3.20 x 102cm-3]
b) [n = 2.08 x 1017cm-3; p = 1.01 x 103cm-3]

1.13

Ripetere il Problema 1.12 per una resistivit di 5 x IO-20m.


a) [p = 2.63 x 1015cm-3; n = 8 x 104cm-3]
b) [n = 8.33 x 1014cm-3; p = 2.52 X 105 cm-3]

1.14

Impurezze donatori sono aggiunte a del silicio intrinseco in modo che la sua resistivit
decresca sino a 0.0 10m. Calcolare il rapporto tra atomi donatori e atomi di silicio per
unit di volume.
N
[SD
I =0.833 x 10-7]

1.15

1.16

Se il silicio fosse un metallo monovalente, quale sarebbe il rapporto tra la sua conducibilit e quella del silicio intrinseco a 300 K?
cr
[~=2.76x
cr

1012]

La concentrazione di elettroni in un semiconduttore riportata in figura.


n(x)

n(O)

nQ""'------o

l
W

Semiconduttori 5

a) Valutare l'espressione della densit di corrente di elettroni Jn(x) e tracciarne il


grafico, supponendo che al semiconduttore non sia applicato alcun campo elettrico.
b) Valutare l'espressione e tracciare il grafico del potenziale di contatto necessario
perch la corrente netta di elettroni sia nulla.
c) Determinare il potenziale tra i punti con coordinata x = O e x = W, assumendo
che n(O)/no = 103.

Soluzione
La concentrazione n(x) fornita in figura pu essere espressa come
no - n(O)
W
x + n(O) = kx + n(O)

n(x)

n(x) = n(O)

per

O< x < W

per x > W

dove k = [no- n(O)]/W < O.


a) In base all'Equazione (1.35), per E = Osi ha
dn
Jn(x) = -qDndx
e, poich n(x) una funzione lineare, Jn costante; quindi
J" = -q Dnk
Jo = O

per O < x < W

per x > W

b) Per Jn(x) = O, l'Equazione (1.35) d


J(x)=O=q~
n

n+qDn

Sostituendo

E=-

-V1k

c)

=O

V=-

n X

n~n d.t

V'l'= D,/~n e n(x) = kx + n(O), si ha

kx + n(O)
E

dn =---Dn dn

per

O< x < W

per x > W

dx=
ro Edx=- ro kx-V.;c
+ n(O)

= V1{ln

n -In
o

n(O)]

V1' In

Vrln[kx+n(O)]
I

no

n(O)

VT In 10-3 = -3 V'l'ln IO

= -3 x 25 mV In IO = -173 mV

6 Capitolo l

ln

W
I

n (x)

x.

n (O)

-"

not- - - - - - - - - -

-v.,k
n (O)

I
I
I

V"
::.....J.
"0

1.17

,x

Verificarel'Equazione (1.40) per un semiconduttoregraduale a circuito aperto.

Soluzione
La corrente netta di elettroni nulla; quindi in base all'Equazione (1.35)
o

-D n dn
E------- n~n dx -

VTdn

n dx

Dove stato fatto uso della relazione di Einstein Vl'= Dn/~n' Poich E = -dV/dx, otteniamo
dV = V7'dn/n e, integrando fra x ( e x2'
o

1.18

Verificare l'espressione del potenziale di contatto Vodata nell'Equazione (1.42) per


la giunzione graduale mostrata in Figura I.10b, considerando nulla la densit di corrente degli elettroni Jn'

Soluzione
In una giunzione graduale si ha n2 = nl1Nf) e n( = np = n//NA' Quindi, utilizzando il risultato
del Problema 1.17, si pu scrivere

1.19

V2(

= V2 -

n2
n(

VI = Vo= V7'ln-=

Nf)NA
Vl'ln~
n;

La giunzione in Figura 1.10b drogata con NA corrispondente a una concentrazione


di I atomo accettore ogni 106atomi di silicio. Calcolare la differenza di potenziale di
contatto Voa temperatura ambiente.
[V" = 753 mV]

Semiconduttori 7

1.20 Determinare la variazione del potenziale di contatto in una giunzione pn

acircuito

apert a 300 K, assumendoche NJ)vari di un fattore 2500 restando NAinvariata.


[Vo2- VoI = 196mV]
1.2'1 a) Ripetere il Problema 1.20, supponendo N~ invariato e che NA cambi di un fattore
8000.
b) Spiegare come la risposta al punto a) dipende dal fatto che NA aumenti o
diminuisca.

1.22 La resistivit dei due lati di una giunzione graduale di silicio di 0.05 Qm (Iato p) e
di 0.025 Qm (Iato n). Calcolare l'altezza della barriera di potenziale VO'
[VO= 594 mV]
1.23 Ripetere il Problema 1.22 supponendo che i valori delle resistivit dei due estremi
siano scambiati tra loro.

2
Il diodo a giunzionepn

2.1

Tracciare in scala semilogaritmica i grafici del1a concentrazione di portatori in fun-

zione del1adistanza per una giunzione brusca al silicio con NA= 5 X 1014 atomi/cm3
e ND = 5 X 1016atomi/cm3. Indicare i valori numerici sul1'asse del1e ordinate. Indicare
le regioni n e p e la zona di svuotamento.
2.2

- 2.3

Le resistivit dei due lati di una giunzione brusca al silicio sono di 2.4 Qcm (Iato p) e
di 25 Qcm (Iato n). Tracciare, in scala semilogaritmica, i grafici delle concentrazioni
dei portatori in funzione delIa distanza. Indicare i valori numerici sulI'asse delle ordinate. Indicare le regioni n e p e la zona di svuotamento.
a) Per quale valore del1atensione la corrente inversa in una giunzione pn raggiunge
il 95% del suo valore di saturazione a temperatura ambiente?
b) Qual il rapporto tra il valore del1a corrente per una polarizzazione diretta di
0.2 V e quello per una polarizzazione inversa con una tensione dello stesso
valore?
c) Se la corrente inversa di saturazione vale IO pA, quali sono i valori di corrente
in polarizzazione diretta per le tensioni di 0.5, 0.6 e 0.7 V?
a) [-150 mV]

b) [54.6]

c) [220 /lA;

1.63 mA;

12.0 mA]

- 2.4 Se la corrente

inversa di saturazione in una giunzione pn al silicio di l nA, che


tensione deve essere applicata per ottenere una corrente diretta di 2.5 /lA?
[196 mV]

- 2.5

a) A temperatura ambiente (3000K), un diodo al silicio conduce l mA con 0.7 V.


Calcolare di quanto aumenta la corrente se la tensione passa a 0.8 V. Si assuma
11 =

2.

b) Calcolare la corrente di saturazione inversa.


c) Ripetere il punto a) per 11= l.
a) [6.82 mA]

b) [1.42 nA]

c) [46.8 mA]

lO Capitolo 2

- 2.6 a)

Quale aumento di temperatura darebbe luogo a una corrente inversa di saturazione pari a 60 volte il suo valore a temperatura ambiente?
b) Quale diminuzione della temperatura determinerebbe una diminuzione della
corrente inversa di saturazione a un decimo del suo valore a temperatura ambiente?

a) [59.1 c]

- 2.7

b) [32.2 c]

Un diodo montato in un'apparecchiatura in modo tale che, per ogni grado di differenza tra la temperatura del diodo stesso rispetto a quella ambiente, una potenza termica di 0.1 mW viene trasferita termicamente dal diodo all'ambiente circostante (ci
equivale a dire che la "resistenza termica" del contatto meccanico tra il diodo e l'ambiente di 0.1 mW/C). La temperatura ambiente di 25C. La differenza tra la
temperatura del diodo e quella ambiente non deve superare 10C. Se la corrente inversa
di saturazione di 5 nA a 25C e aumenta del 7% per grado centigrado, qual il
massimo valore di tensione inversa che pu essere applicata ai capi del diodo?
[100 V]

-- 2.8

2.9

Un diodo al silicio viene fatto funzionare con una polarizzazione diretta costante di
0.7 V. Qual il rapporto tra la massima e la minima corrente del diodo nella gamma
di temperatura da -55 a + 100C?
[4.63 x 104]
Il diodo al silicio descritto in Figura 2.5 utilizzato nel circuito in Figura 2.8a con
VAA

= 6 V e R = 100 n.

a) Determinare la corrente e la tensione sul diodo.


b) Se VAAviene abbassata a 3 V, quale deve essere il nuovo valore di R se la
corrente nel diodo deve rimanere al valore calcolato nel punto a)?

2.10

a) [51 mA; 0.9 V]

b) [18.9n]

Un diodo al silicio con la caratteristica della figura di pagina seguente viene utilizzato
nel circuito di Figura 2.8a con VAA= 5 V e R = l ill.
a) Determinare la corrente in R e la tensione ai suoi capi.
b) Qual la potenza dissipata dal diodo?
c) Quanto vale la corrente nel diodo se R di 2 ill oppure 5 ill?

Soluzione
a) La retta di carico passa per il punto VD= O,ID= 5/1 = 5 mA e ha un coefficienteangolare
di -1/1000 = -l mAN.
Una ragionevole stima del punto di riposo porta a ottenere IDQ= 4.4 mA e VDQ= 0.62 V. La
corrente che scorre in R IDQe, dalla seconda legge di Kirchhoff, si ha VRQ= 5 0.62 = 4.38 V.

Il diodo a giunzione pl1 11


7
6
5

0.2

0.4

1.0
Tensione,

1.2

1.4

1.6

v~

b) PD = IDVD= 4.4 X 0.62 = 2.73 mW.


c) Portare R al valore di 2 kO determina il fatto che l'intersezione con l'asse ID diviene
5/2 = 2.5 mA e il coefficiente angolare diviene -1/2000 = -0.5 mAN.
L'intersezione con la caratteristica si ha per IDQ= 2.2 mA.
Analogamente, quando R = 5 kO, l'intersezione con l'asse ID 5/5 = l mA e il coefficiente
angolare -0.2 mA/V. Di conseguenza, si ha che IDQ= 0.9 mA.
2.11

a) Ripetere i punti a) e b) del Problema 2.10 per VAA= lO V e R = 2 kO.


b) Qual la corrente nel carico se VAAviene ridotta a 5 V?
c) Qual la corrente nel diodo se VAAviene aumentata a 20 y?
a) [4.8 mA;

9.38 V; 2.98 mW]

b) [2.2 mA]

c) [9.7 mA]

- 2.12Il circuito di figura usa il diodo del Problema 2.10. Determinare


{I

l'

V'O

Vaper VBB= 9 V.

" 6V

0.6 k!1

+
0.3 k!1

0.4 k!1

Vo

2.13

[1.56 V]
Il diodo al silicio la cui caratteristica riportata in Figura 2.5 del testo utilizzato nel
'circuito del Problema 2.12 con VBs = 60 V. Si determini la potenza dissipata sul resistoredi 0.4 kO.

12 Capitolo 2

[410 mW]
2.14

Una corrente costante I = 70 mA viene fornita al circuito di figura. Il resistore R di


precisione e ha il valore di I kQ. A una temperatura di 25C la tensione sul diodo
di 700 mV.

a) Tracciare il grafico di IR in funzione della temperatura T da -55 a 125C.


b) Discutere l'uso del circuito come termometro. Si assuma che i valori di R e della
corrente inversa di saturazione del diodo subiscano variazioni trascurabili sulla
gamma di temperature in esame.

Soluzione
Con i dati forniti si ha, esprimendo la resistenza in kiloohm, Iv = I-Iu
0.7/1 = 69.3 mA.
Pertanto, a T = 25C, Is si pu ricavare dalla relazione
Iv

=IsCeVvlV.r-l)

= I - V/I = 70-

~Is&vvlv7'

Per T= 25C = 298K, VT= T/Il 600 = 298/11600 = 25.7 mV. Quindi si ottiene

Is=Iv/evvlvT=(69.3x 1O-3)/e700125.7=
1.027x 10-13 A
Al variare della temperatura variano sia Is che VI'"Di conseguenza, per T= 45C, si ha
IsC45)=2(45-25YIOIsC25)=4x1.027 x 1O-13=4.103x 10-13 A
e

VT = (273 + 45)/11 600 = 27.4 mV

L'equazione del diodo diviene

e pu essere espressa nel grafico di pagina seguente.


Poich Iv = 70 - VdI una linea retta analoga alla retta di carico, si pu disegnarla sul
grafico e notare che praticamente orizzontale.
Il punto di intersezione determina VVQe quindi Iu = VVQ/1mA.
Per ottenere la caratteristica di IR in funzione di T, sufficiente ripetere questa procedura a
intervalli di temperatura di 20C, fino a coprire tutto l'intervallo di interesse.

Il diodo a giunzione pn

13

70

Soluzione approssimata
Siccome la retta di carico l/) = 70 - V/)II praticamente orizzontale, la sua intersezione
con la caratteristica del diodo avviene a corrente praticamente costante a tutte le temperature.
Pertanto, varier solamente VDe come conseguenza lU' Per illustrare questo ragionamento
supponiamo ID = 69.3 mA per T= 45C. Quindi,dall'equazione del diodo,possiamoricavare
VDe IR = V/)/I mA.

69.3x 1O-3=(4.l09x 1O-13)(aVv/27.4-I) o


V =27.4ln 69.3 x 10-3
/)
4.I09x 10-13
e VD= 708 mV, da cui 111
= 0.708 mA.
Si noti che questo valore porta a un valore di I/) = 70 - 0.709 = 62.29 mA, con un errore
percentuale molto piccolo.
Tramite questo metodo si ottiene la tabella seguente
617

644

668

686

700

709

713

713

707

697

-55

-35

-15

+5

25

45

65

85

105

125

In generale, V/) si pu esprimere in modo approssimato come


69.3 x 10-3
V/)(1) "" V~1) In 2(1'-25)1\0x 1.027 x 10-13

T + 273 In 67.5 x 1010


b). Il circuito esaminato non pu essere ovviamente utilizzato come termometro su un
intervallo cos ampio di temperatura. Tuttayia, il suo uso come sensore di temperatura da

14 Capitolo 2
affiancare a uno strumento di misura digitale potrebbe essere soddisfacente per temperature
al di sotto di 25C.
-

2.15

Determ inare la corrente nel circuito di Figura 2.8a del testo per VAA= 12 V e R = 4 kQ,
assumendo che il diodo:
a) sia ideale;
b) possa essere rappresentato come in Figura 2.1 I, con Vy= 0.6 V e Rf= 20 Q.
a) [3 mA]
b) [2.84 mA]

2.16

2.17

Nel circuito del Problema 2.12 determinare Vasupponendo che il diodo:


a) sia ideale;
b) possa essere rappresentato come in Figura 2. I I, con Vy= 0.6 V e Rf = 30 Q.
a) [13.3 V]
b) [12.3 V]
a) Determinare i valori di Vye di Rf' secondo il modello di Figura 2.1 I per il diodo
al silicio di Figura 2.5.
b) Utilizzare questa rappresentazione per risolvere il punto a) del Problema 2.9.
c) Confrontare il risultato ottenuto in b) con quello ottenuto al punto a) del Problema 2.9.
a) [0.9 V; 3.33 Q]
b) [49.4 mA; 1.06 V; M= 3%; ilV= 14%]

2.18

2.19

a) Ripetere il punto a) del Problema 2. I7 utilizzando la caratteristica del diodo data


nel Problema 2.10.
b) Utilizzare questa rappresentazione per risolvere il Problema 2.12.
c) Confrontare il risultato ottenuto con quello del Problema 2.12.
a) [0.55 V; 16.7 Q]
b) [1.59 V]
c) [ilV= 2%]
La corrente nel circuito di Figura 2.8 deve essere di IOmA per VAA= 1.5 V. Determinare il valore di RL nell'ipotesi che il diodo sia:
a) ideale;
b) rappresentabile con Vy= 0.5 V e Rf= 50 Q.
a) [150 Q]
b) [50 Q]

I
I

2.20

Rappresentare l'andamento della tensione di uscita voCt)nel circuito sotto riportato per
O:$;t :$;5 ms, supponendo che il diodo sia ideale.

Il diodo a giunzione pn

200n

.L

V(I)

5ms

.1

(b)

(a)
2.21

15

Ripetere il Problema 2.20, supponendo che il diodo sia rappresentabile con Vy= 0.5 V
.
eRf=50Q.

2.22 Tracciare l'andamento della tensione di uscita per il circuito di figura per
O::;;t::;;lO ms, assumendo che il diodo sia:
a) ideale;
b) rappresentabile con Vy= 0.6 V e Rf= 40 Q.
V(t)

200n
AAA

V(I)(

I."

oo.,

(a)

10ms

(b)

2.23 Tracciare la caratteristica di trasferimento (vo in funzione di v) per il circuito del


Problema 2.20, assumendo che il diodo sia:
a) ideale;
b) rappresentabile con Vy= 0.6 V e Rf = 25 Q.
2.24 Tracciare. la caratteristica di trasferimento (vo in funzione di v) per il circuito del
Problema 2.22, assumendo che il diodo sia:
a) ideale;
b) rappresentabile con Vy= 0.5 V e Rf= 40 Q.
2.25 Ricavare la caratteristica di trasferimento per il circuito della figura di pagina seguente, supponendo che i diodi siano identici e caratterizzati da Vy= 0.6 V e Rf= O.

I
I

16 Capitolo2
15 kf!

V,(I)

5 kf!

7.5 kf!

L
2.26

a) Ricavare la caratteristica di trasferimento del circuito di figura, supponendo che


i diodi siano ideali.
b) Disegnare l'andamento di un periodo della tensione di uscita, supponendo che
la tensione di ingresso sia Vi(t) = 20 sin rot.
6 kf!

12 kf!

12 kf!

D2

12 V

)1
Il

IOV

Soluzione

a) Dall'osservazione diretta del circuito si ricava che i diodi non possono condurre simultaneamente, in quanto si ha la conduzione di DI per Vo> 12 V e l'interdizione di D2 per
vo>IOV.
Pertanto, i tre possibili stati dei componenti attivi sono: DI in conduzione e D2 interdetto;
DI interdetto e D2 in conduzione; entrambi i diodi interdetti. Dapprima si assumano DI e
D2 spenti, per cui il circuito diviene
+
12

12

6
+
VI

12V

IOV

Essendo spenti entrambi i diodi nel circuito non scorre corrente e quindi Vo= Vi. Per avere
entrambi i diodi effettivamente

interdetti,

si deve verificare

che VI < O e V2 < O. In effetti,

Il diodo a giunzione pn

17

VI = Vi - 12per cui Vi< 12V. Analogamente, V2= -lO - Vi'per cui vi> -lO V.
Di conseguenza, dimostrato che, per -lO < Vi < 12, entrambi i diodi sono interdetti.
Quando Vi< -lO V, D2 acceso e DI spento; quando Vi> 12 V, DI acceso e D2 spento.
Per Vi> 12 V, il circuito diviene
+
12:

va

Dl
+
ViU
12V

+,

Dalla II legge di Kirchhoff discende che


v.-12
I=~
e
6+ 12
Vi- 12
V = 121+ 12= 12-+
a

18

2
12=-v.+4

3 '

Quando invece vi < -lO V, il circuito il seguente

+
12:

(
va

DJ
(

r "'\+
vi
-

IOV" "

Dalla II legge di Kirchhoff si ricava

1= -10- 12
6 + 12 e
10=-2 v.-lQ
3

La caratteristica di trasferimento complessiva del circuito quindi

18 Capitolo 2

"O' V

12

VI' V

20

-16t

b) Quando -lO < vi < 12, abbiamo Vo = vi' La sinusoide 20 sin rot assume il valore 12 per
rot = sin-l(12/20) = 37. In modo analogo, si ha che il valore -IO assunto per rot =
sin-l (-10/20) = 210, corrispondenti a (7t+ 1t/6).In conclusione la forma d'onda dell'uscita
Vo'V

12

001,rad

~o--------------16tl

2.27

~
---,~...'

~~

La tensione di ingresso della rete, la cui caratteristica di trasferimento rappresentata


in figura, Vi = 2 + 2 sin rot. Tracciare il grafico della tensione di uscita vo(t) corrispondente a un periodo della tensione di ingresso.
Vo, V

01

2.28

)'

Vi,

a) La caratteristica di trasferimento di una rete a diodi riportata in figura. Tracciare il grafico'della tensione di uscita per Vi(t) = 2 + 3 sin rot.

Il diodo a giunzione pn

19

b) Progettare una semplice rete, utilizzando diodi ideali, che presenti la caratteristica di trasferimento di figura.

2.29

Vi,

a) Un segnale sinusoidale Vj(t) = 3 + 2 sin rot viene applicato all'ingresso di una


rete a diodi, la cui caratteristica di trasferimento indicata in figura con "A".
Tracciare il grafico della forma d'onda d'uscita vo(t) per un periodo.
b) Quali cambiamenti ci si devono aspettare nella forma d'onda d'uscita se la
caratteristica di trasferimento della rete quella indicata in figura con "B"?
c) Progettare un circuito con la caratteristica di trasferimento "A" utilizzando diodi
ideali.
VOI

-A
I
2

l
I
4

B
)

Vi,

2.30 a) Ricavare la caratteristica di trasferimento del circuito di Figura 2.23.


b) Utilizzando il risultato del punto a), verificare che il circuito un tagliatore a
due livelli.
2.31 a) La corrente! nel Problema 2.14 varia di D.!< I. Utilizzare l'analisi per piccoli
segnali per determinare tJ.IR.
b) Per R = l kQ, qual il minimo valore di I per il quale (MR/M) ~ 0.01 a temperatura ambiente? Si trascuri l'effetto di CD.
rd
a) [MR =-M)
rd +R
b) [5.65 mA]

20 Capitolo 2
2.32

Nel circuito del Problema 2.12, VBBsubisce una variazione da 6.0 a 6.25 V. Determinare:
a) la variazione ilVo di Vo;
b) il nuovo valore di Vo'
a) [161 mV]

b) [1.12 V]

2.33

Nel circuito del Problema 2.20 parte a), v(t) = 8 + 0.02 sin rot. Trascurando l'effetto
della capacit di diffusione e assumendo che nel modello in continua del diodo siano
Vy= 0.6 e R.r=O,determinarela tensione d'uscita e rappresentarlacome appare su un
oscilIoscopio se il selettore in posizione
a) accoppiamento in alternata (ac);
b) accoppiamento in continua (dc).

2.34

Le forme d'onda vI e v2 (vedi figura) vengono applicate al circuito diodo-resistore


mostrato in figura. Tracciare vo(t) per O::;t::; 4 ms.
Supporre che la commutazione del diodo al silicio sia istantanea e che Vy= 0.6 V e
Rf= 20 n.
V1,V

+
R
(180fI)

Vo

~-

'~
o

t,ms

'tIl
l

(c)

(b)

(o)

2.35

a) In figura riportata la caratteristica di trasferimento di un circuito a diodi.


Tracciare il grafico della tensione di uscita per un periodo, supponendo
vi = 6 + Vmsin rot.
b) Se Vi= 6 + il Vi' determinare la variazione di vo' il Voper il Vipositivo e per il Vi
negativo.
V01V

I
I

I
o

"i, V

II diodo a giunzione pn
2.36

21

Tracciare la caratteristica di trasferimento per il circuito a diodi Zener rappresentato


in figura, supponendo che DI e D2 siano identici e abbiano parametri Vz, Vye RJ'

Soluzione
La prima conclusione che si pu trarre che entrambi i dio di non possono condurre contemporaneamente. Quando Iv;!> IVz+ Vyl, un diodo Zener conduce e l'altro polarizzato in
diretta. Quando IVjl< IVz + Vyl, uno dei due diodi interdetto,

non scorre corrente e Vo = Vj'

Quando si raggiunge la tensione di Zener il circuito diviene quello sotto indicato.


+

+
VY ~ I + vo

l:

vz -=-

Dalla II legge di Kirchhoff si ricava

. (Vj- Vz- Vy) e


1=
(R + Rf)
R
R
vo=iRf+ Vy+ Vz=~Vj+-(Vz+
Rf+R
Rf+R

Vy)

La caratteristica di trasferimento di conseguenza quella indicata.

I
R
I Pendenza=-.:L

-(Vz+ V)

~
I
I
I~

pendenza:

Vz+Vy

- Rf- - -I-(Vz + Vy)

Rf+R

Rf+R.
,vi

22 Capitolo 2
2.37

2.38

Ripetere il Problema 2.36 con VZ(= 5 V e VZ2= lO V. Si supponga Vy= 0.6 V,


R = lOkil, Rf= 20 Q e che la corrente di saturazionesia trascurabile.
Nel circuito di Figura 2.32 viene utilizzato un dio do Zener da 5 V, che fornisce un'adeguata regolazione per 50 mA ~ lA ~ 1.0 A. Si determini la gamma di valori della
corrente nel carico per i quali si ottiene regolazione, se la tensione non stabilizzata Vs
varia tra 7.5 e lO V. La resistenza Rs vale 4.75 Q.
[50 ~ IL ~ 476 mA]

_2.39
-

Supponendo che il regolatore di Figura 2.32 debba fornire al carico una tensione di
6 V per tutti i valori di corrente IL assorbita dallo stesso fino a IL = 0.5 A, che la
tensione non stabilizzata vari tra 8 e lO V e che il diodo Zener regoli per Iz > O,
determinare:
a) il valore di Rs;
b) la potenza che il diodo Zener deve essere in grado di dissipare.
a) [4 Q]

2.40

b) [6 W]

Nel circuito di Figura 2.32 Rs ha il valore di 20 n. Supponendo che il diodo Zener sia
da 5.6 V, che regoli per l mA ~ Iz ~ 300 mA e che si abbia regolazione sul carico per
una corrente IL sullo stesso compresa tra Oe 200 mA, determinare la gamma dei valori
della tensione di ingresso non stabilizzata per i quali la tensione sul carico risulta
regolata.
[9.62 < Vs< Il.6 V]

2.41
Il

Diodi polarizzati inversamente sono spesso utilizzati come condensatori variabili controllabili elettricamente. Supponendo che la capacit di transizione di un diodo a giunzione brusca sia di 4 pF a 4 V, calcolare la variazione di capacit per:
a) un aumento della polarizzazione di 0.5 V;
b) una diminuzione della polarizzazione di 0.5 V.
a) [-0.229 pF]

2.42

L'Equazione (2.40) per la capacit di diffusione CD stata ricavata nell'ipotesi che il


lato p sia molto pi drogato di quello n, cosicch la corrente attraverso la giunzione
sia sostanzialmente quella dovuta alle lacune. Ricavare l'espressione di CD nel caso
in cui questa approssimazione non sia valida.

2.43

Nel circuito mostrato in figura la tensione di accensione dei diodi di 0.6 Vela caduta
di tensione su un diodo in conduzione pari a V' = 0.7 V.
Calcolare Vo per i seguenti valori della tensione di ingresso e indicare lo stato (conduzione o interdizione) di ciascun diodo. Giustificare le ipotesi fatte circa lo stato di
ciascun diodo.
a) VI = lO V, v2 = OV,
b) v(=5V,v2=OV,

Il

b) [0.276 pF]

Il diodo a giunzione pn

c)
d)

23

vI = lO V, v2 = 5 V,
v] = 5 V, v2 = 5 V.
2 kf!

DI

2 kf!

D2

]8 kf!

a) [8.37V]

b) [3.87 V]

c) [8.37 V]

d) [4.07 V]

2.44 Ripetere il Problema 2.43, assumendo che il resistore da 18 k.Q sia collegato in serie
a un generatore di tensione da 5 V.
a) [8.87 V]

b) [5 V]

c) [8.87 V]

d) [5 V]

2.45 Nel circuito rappresentato nella figura di pagina precedente Vi un impulso la cui
durata compresa tra lO e 40 ns. Tracciare l'andamento dell'impulso d'uscita per
durate dell 'impulso di ingresso di 10,20,30 e 40 ns. Supporre che i diodi siano ideali.
(Suggerimento: Per x l, e-X~ l - x).
50f!

DI
50kf!

Vi

0.01J.LF
:=: 50V
+
-

I
'D2
~

VO

3
Transistori bipolari a giunzione

3.1

Nel circuito di Figura 3.3 utilizzato un generatore di corrente controllato in corrente.


Il generatore controllato definito da
i2 = 100i I mA per
per

i l ;::O

il < O

ed per il resto ideale. I valori dei parametri sono Rs = 100 n, R2 = l kQ e V22= lO V.


a) Disegnare una famiglia di caratteristiche di uscita (i2 in funzione di v2) per
O~ il ~ 200 !lA.
b) Tracciare la caratteristica di trasferimento (v2 in funzione di vs) per Vs;::O.
c) Quale valore di Vs necessario per avere v2 ~ 0.5 V?
c) [9.5 mV]
3.2

Un generatore controllato non ideale viene utilizzato nel circuito in figura. Tracciare
la caratteristica di trasferimento (v2 in funzione di vs) per ro ~ ex)(circuito aperto).
Quali segmenti della caratteristica si dovrebbero usare se il circuito dovesse funzionare come interruttore? E se dovesse funzionare da amplificatore? (Suggerimento:
Disegnare innanzitutto una famiglia di caratteristiche d'uscita del dispositivo. SuppOli che sia la tensione di accensione sia quella in conduzione ai capi del diodo siano
di 0.5 Ve che Rjvalga 50 n).
~

112

Generatore controllato

2kf!

+
-=-5 V

26

Capitolo 3

3.3

Ripetere il Problema 3.2, con ro = 20 kQ.

3.4

Il dispositivo in Figura 3.2 un generatore di tensione controllato in corrente ideale.


Disegnare una tipica famiglia di caratteristiche d'uscita e spiegare come questo dispositivo pu essere utilizzato come interruttore.

Soluzione

V22
R
/2Q

/14
/13
'/12
/11
QI
V2Q

V22

i,= o

' V2

Funzionamento da interruttore comandato: Quando la tensione di ingresso Vs= O,si ha il = O,


V2= V22'i2= Oe il punto di lavoro giace in Ql. Il dispositivo si comporta come un interruttore
aperto. Quando la corrente di controllo il aumenta, il punto di lavoro si sposta verso Q2, per
cui v2= V2Qe i2 = 12Q'Questa condizionecorrisponde a quella di un interruttore chiuso con
una caduta di tensione V2Qai suoi capi.

3.5

a) Determinare se le giunzioni emettitore-base e collettore-base di un transistore


sono polarizzate direttamente o inversamente quando la base sconnessa
(lB

= O).

b) Valutare la corrente che scorre in un transistore pnp con lES = l pA, aF = 0.99
e aR = 0.5, supponendo che il transistore lavori a temperatura ambiente.

I
I

Soluzione
a) Dall'Equazione (3.5) si ricava che, quando lB = O,lE = -le- Dall'Equazione (3.18) si
ottiene

le

= -lE = leo/(l - aF) = leEo

A stretto fine pratico, il transistore pu essere considerato molto prossimo all'interdizione,


cio con entrambe le giunzioni polarizzate inversamente.
b) Dall'Equazione (3.15) si ricava che leo = (l - ap:xR)les' Inoltre a~ES = aRles' da cui
discende che les = a~EslaR = 0.99 x 1/0.5 = 1.98 pA. Pertanto

leo = (l - 0.99 x 0.5) 1.98 = 0.9999 ~ 1.00 pA e

Transistori bipolari a giunzione 27

le = -lE = leol(l - CXF)= 1.00/(1 - 0.99) = 100 pA

3.6

Derivare l'Equazione (3.16a) e poi modificarla nel caso di un transistore npn.

Soluzione
Per un transistorepnp, l'Equazione (3.3) d
le= -aIES(gVEBlVr- l) + les(gVcBIVr- l)
Spostando -aIES(gVEBIVr- l) dal lato sinistro dell'equazione si ottiene
le+ aIES(gVEBlVr-

l)

= lcs(gVcBlVr-

I)

Dall'Equazione (3.2),
lE=lEs(gVEBlVr-1)-cxIlcs(gVcBlVr-l)

=lEs(gVEBlvr=lEs(lDall'Equazione

I) - CXR(/c+ cxIES(gVEJlvr- l))

CXPFXgVEBlVr- I) - cxIlc
(3.15).

si ha lEO

= (I - cxRcxF)IEs'
Pertanto

lE= lEo(gVEBlVr- I) - cxIlc

Per un transistore npn, dalle Equazioni (3.6) e (3.7), si ottiene


1E-- -[ ES(g-VEBlVr- l ) + CXR'CS
T ( g-VCBIVr- l )
1e--CX-T
PES( g-VEBIVr-I ) -l cs (g-VcBlVr-l )

Con una procedura assolutamente analoga a quella utilizzata nel caso precedente si arriva a
determinareche

3.7

Derivare l'Equazione (3.24) dalle equazioni di Ebers-Moll.

Soluzione
Posto lED= lEs(g-VE~rlE
lB

I) e lCD= lcs(g-VcolVr-

I), le Equazioni

(3.6) e (3.7) diventano

= lED + cxRlcD' lc = CX~ED- ICD


= -(lE + lc) = (I - CXF)[ED + (I - CXR)ICD

Risolvendo le equazioni
ricava

di 1Bel

c rispetto

a 1ED e 1CD e formando

il rapporto lEDllCDsi

28 Capitolo 3

lED- Id.l - aR) + lB


ICD- -(I-aF)Ie+a~B

lc
l
- /(I-aR)+
B
Ic
aR-/(l-aF)
B

Sostituendole espressionidi IEDe ICDe utilizzandola relazionea~ES = aRlcs si ottiene


aR E-VElvT J3forced(l- aR) + l
aF E-VCB/VT
- aR - J3forced(l-aF)
dove si supposto che il termine esponenziale sia molto maggiore dell 'unit in una giunzione
polarizzata direttamente. Riscrivendo questa relazione dopo avere posto VCE= VCB - VEB e
J3 = a/(l
- a) si ricava
EVCEIVT= J3forcei13R + l

- J3forcedlJ3 F

Infine, l'Equazione (3.24) pu essere ottenuta prendendo il logaritmo di entrambi i membri


dell' equazione e moltiplicando per VT"

3.8

Il circuito di Figura 3.24a utilizzato per polarizzare un transistore 2N2222A, le cui


caratteristiche sono date in Figura 3.16, con VCEQ= 5 V e ICQ= 15 mA, con una tensione di alimentazione Vcc = 12 V.
a) Determinare i valori di RB e Re.
b) Stimare il valore di J3F in queste condizioni di polarizzazione.

a) [188 lill;

3.9

0.47 lill]

b) [250]

Disegnare il circuito, analogo a quello di Figura 3.24a, utilizzato per polarizzare il


transistore pnp 2N2907A (complementare del 2N2222A). Per Vcc = 15 V determinare
i valori di RB e di Rc necessari per ottenere VCE= -lO V e Ic = -20 mA.

Soluzione
Il circuito il seguente
-15V

200
160
120

-20

80

-15

Transistori bipolari a giunzione 29

Dalla II legge di Kirchhoff discende che Vcc- VCE=Rdc' Risolvendo rispetto a Rc si


ottiene
R

=-15+

-20

lO

0.25 kQ

= 250n

Dalle caratteristiche del transistore pnp 2N2907 A si ricava che


lBQ = -100 ~A. Siccome Vcc- VBE= RBIBsi ricava
R
B

=-15+0.7
-l 00

ICQ = -20 mA e

143 kn

3.10 Un transistore 2N2222A utilizzato nel circuito (ji Figura 3.24a con Rc = 225 n,
RB = 100 kQ e Vcc = 9 V. Determinare Ic e VCE'

Soluzione

Si ponga I3F= 250, come calcolato nel Problema 3.8. Le equazioni risolventi delle maglie
che comprendono collettore-emettitore e base-emettitore sono rispettivamente
Vcc

VCE

= IcRc

Vcc - VBE= lBRB


Sostituendo i valori numerici e risolvendo si ottiene
9

VCE

= lc

(0.255)

e 9

0.7 = IB (100)

Quindi

9-0.7
lB =100=

83 ~A

e Ic = I3~B = 250 (83) = 20.75 mA

e di conseguenza
VCE = 9 - lc (0.225) = 4.33 V

30 Capitolo 3

3.11

Utilizzare il circuito di Figura 3.25a per polarizzare


lc = 15 mA, con VEE= lO V.

3.12

Un
nel
a)
b)

transistore con /3F = 99 e corrente inversa di saturazione trascurabile utilizzato


circuito di Figura 3.25a, con Rc = 2 kQ, RE = l kQ, RB = 200 kQ e VEE= 6 V.
Determinare lc e VCE.
Ripetere la parte a) per /3F = 199.

a) [1.749 mA;
3.13

il 2N2222A a VCE= 5 V e

0.732 V]

Il transistore utilizzato nel circuito mostrato in figura ha /3F = 150 e una corrente
inversa di saturazione trascurabile.
a) Determinare lc e VCE.
b) Ripetere la parte a) per /3F = 50.
Vo
I kf!

400 kf!
2 kf!

+10
(VEE)

a) [-1.987 mA; .-4.09 V]


3.14

b) [-0.926 mA; -7.19 V]

Un transistore con /3F = 99 e corrente inversa di saturazione trascurabile utilizzato


nel circuito in figura. I valori dei vari parametri sono Vcc = lO V, Rc = 2.7 kQ,
RF = 180 kQ e RB un circuito aperto.
a) Determinare i valori di VCEe di lc'
b) Ripetere la parte a) per /3F = 199.
+Vee
Ree

Ro
-=-

[4.42 V;

2.046 mA; 3.025 V;

2.567 mA]

Transistori bipolari a giunzione 31

3.15 Il circuito del Problema 3.14 utilizzato per ottenere VeE = 5 Vele = 5 mA con
Vee = 9 V. Viene utilizzato la stesso transistore del Problema 3.14 e Rn un ramo
aperto.
a) Determinare Re e RF.
b) Trovare i nuovi valori di l c e di VCEper PF = 49.
[0.792 ill;

85.1 ill;

3.65 mA;

7.05 V]

3.16 Il circuito del Problema 3.14 viene utilizzato con i seguenti valori: Re = 2 ill,
RB= 25 ill e Vcc = 12 V. Il transistore ha pF pari a 49 e una corrente inversa di
saturazione trascurabile.
a) Determinare RF in modo che sia lE = -2 mA.
b) Utilizzando il valore di RF ricavato nel punto a), determinare lE per PF pari a
150.
a) [182.5 ill]

b) [-3.473 mA]

3.17 Il circuito mostrato in figura utilizza un transistore con PF = 100. I valori dei parametri
sono Re = 0.5 kO, RE = 1.0 ill, RB = 44 ill,

Vee = 15 V, VEE= -15 V e VnB = O.

Vee
Re
+
VOI

Rg
Vgg

+
V02

a)

Determinare

VOI e V02'

b) Con quale valore di Re si ha VOI = O?


c) Con quale valore di Re si ha V02 = O?
Si trascuri la corrente inversa di saturazione.
a) [10.1 V; -5.04 V]

b) [1.52 ill]

c) [1.51 ill]

3.18 Per il circuito del Problema 3.17 i generatori di tensione VBB, Vee e VEEpossono,
ciascuno, valere IO, -IO o OV. Elencare tutte le possibili combinazioni di tensioni di
alimentazione con le quali possibile polarizzare il transistore in zona attiva diretta.
[Vee = lO V;

VBB= O; VEE= -lO V]

32 Capitolo 3
3.19

3.20

3.21

Ripetere il Problema 3.18 per la regione attiva inversa.


[VEE= lO V; VBB= O; Vee = -lO V]
con 13F = 125 e R = 1 utilizzato nel circuito di Figura 3.27a. Per
6 V, RE = Re = 1 kQ, determinare RB in modo che la corrente in RE sia di

Un transistore
VEE =

1 mA.

[3.4 k,Q]
I valori dei parametri nel circuito di Figura 3.26a sono Rl = 150 kO, Rz = 37.5 kQ,
Re = 7 kO e RE = 3 kQ. Il transistore caratterizzato da 13F = 100 e da una corrente
inversa di saturazione trascurabile. Si ha inoltre Vee = 9 V.
a) Determinare VCEe le.
b) Ripetere la parte a) per I3F= 50.
a) [6.69 V;

3.22

3.23

l,

13

0.33 mA]

b) [6.9 V;

0.3 mA]

Il circuito di Figura 3.26a utilizza il transistore del Problema 3.21. I valori dei com= 90 kO, Rz = lO kQ, Re = lO kQ, RE = 0.9 kO e Vee = 12 V.
a) Determinare VCEe leb) Ripetere la parte a) per I3F= 200.

ponenti sono Rl

a) [7 V;

b) [6.73 V; 0.527 mA]

500 !lA]

Il circuito di Figura 3.26a utilizza un transistorepnp con 13F= 50 e una corrente inversa
di saturazione trascurabile. disponibile una tensione di alimentazione positiva di
12 V. Le resistenze sull'emettitore e sul collettore sono da 2 kO ciascuno. Determinare
i valori di Rl e di Rz per i quali VeE= -6 V.

[64.0 kQ;

'.
3.24

'I

37.3 kQ]

Nel circuito del Problema 3.17 determinare il valore di VBBche


a) porta il transistore al limite della saturazione;
b)

rende

13forced =

lO.

I valori dei componenti circuitali sono gli stessi del Problema 3.17.
a) [14.3 V]

b) [87.8 V]

3.25

I valori dei componenti del circuito del Problema 3.17 sono Vee = O, VEE= -lO V,
RE = O,Re = 2 kQ e RH= 50 kO. Il transistore ha 13F = 125 e una corrente inversa di
saturazione trascurabile. Tracciare la caratteristica di trasferimento di VOIin funzione
di VBB,indicando chiaramente i modi di funzionamento del transistore nelle varie zone.

3.26

Ripetere il Problema 3.25, supponendo Vcc = lO V e che tutti gli altri parametri siano
gli stessi.

Transistori bipolari a giunzione 33


3.27 a) Ripetere il Problema 3.25 con i seguenti parametri: Re = 5 ill, RB = 100 kn,
RE = 2 kn, Vee = 9 Ve VEE= O V. Il transistore ha f3F= 150 e una corrente
inversa di saturazione trascurabile.
b) Tracciare la caratteristica di trasferimento di V02 in funzione di VBB.
3.28 Tracciare la caratteristica di trasferimento di Vain funzione di Videl circuito mostrato.

Il transistoreha f3F= 75 e Ieo "'" O.


12V

2.2 k!1

. ----o

Rt
15k!1
Vi o----JW'v

Vo

100k!1

-12V

3.29 Tracciare la caratteristica di trasferimento Vain funzione di Videl circuito rappresentato in figura. Il transistore utilizzato descritto nel Problema 3.28.
+5v
3 k!1

360 k!1

27 k!1

Vi
40 k!1

-IOV

3.30 Tracciare la caratteristica di trasferimento di Vain funzione di Videl circuito mostrato in


figura.Il transistore ha f3F = 75 e una corrente inversa di saturazione trascurabile. Il diodo
+

l
lO k!1
Vi o---J\M,

2 k!1

---o

Vo

34 Capitolo 3
Schottky presenta una caduta di tensione di 0.4 V ai suoi capi quando in conduzione.

Soluzione
Il diodo Schottky rimane interdetto fin quando Vo non scende fino al valore 0.3 V. Ovviamente il transistore interdetto quando Vi < 0.7 V e Vo= VcC"Quando il transistore lavora
in zona attiva, le = (Vee - Vo)/2 e lB = (Vj - 0.7)/10. Nel punto limite di conduzione del diodo
si ha pplB = le e Vo= 0.3 V. Pertanto

75(Vi- 0.7)
lO

0.3

I
I
I
I

-1-------L
0.7

Se poniamo Vee = 12 V, il diodo Schottky inizia a condurre quando Vi= 12/15 + 0.68 =
= 1.48 V. Per ulteriori aumenti di Vi la corrente nella resistenza da 2 kn rimane costante al
valore (12 - 0.3)/2 = 5.85 mA. La corrente I nella resistenza da IO kn ha invece il valore
(Vj - 0.7)/1 Oespresso in milliampere. Dalla equazione di bilancio delle correnti discende che
1=ID + lB e 5.85 + lD = le' Utilizzando le = PFIB'si possono ricavare i valori di lB e lD per
qualunque valore di Vi> 1.48 V.
.
3.31

I transistori Ql e Q2 nel circuito mostrato in figura sono identici e hanno pF = 100 e


una corrente inversa di saturazione trascurabile.
a) Determinare Voquando Vi = O.Supporre che Ql sia interdetto e verificare tale
ipotesi.
+12 Y

2.6 kf1

I
i

'

> l kf1
T

Q\ 8'kV

+-----r

Vj

'-./

:tJ

w,n

--o
Q2

Vo

Transistori bipolari a giunzione 35

b) Determinare Vo con Vi = 6 V. Supporre che Q2 sia interdetto e verificare tale


ipotesi.
c) Tracciare la caratteristica di trasferimento Voin funzione di Vi per Vi che cresce
da Oa 6 V.
d) Ripetere il punto c) per Vi che scende da 6 a OV.
a) [8.58 V]

b) [12 V]

3.32 La tensione d'ingresso per il circuito in figura Vi(t)= 2 + sin 21t x 103t.Il transistore
utilizzato descritto nel Problema 3.31 e vit) quella mostrata. Tracciare l'andamento di vo(t) per un periodo.
+S v
VE. V

4 kr!
Vo(l)

SI

230 kr!
V,(I)

1-IOJ.lS

I, J.lS

o
1--100
o

1
100

200

3.33 Il transistore del Problema 3.31 utilizzato nel circuito mostrato in figura.
+Sv

v,

2.Skr!
+
RB
Vi

I, J.lS

a) Determinare RB in modo tale che il transistore sia alla soglia della saturazione
per Vi = 5 V.
b) Se Vi l'impulso rettangolare mostrato, tracciare l'andamento di vo(t), supponendo che il transistore risponda istantaneamente.
a) [229 kQ]
3.34 a) Tracciare la caratteristica di trasferimento del circuito mostrato nella figura di
pagina seguente. Il transistore ha 13F = 120, 13 R = 2 e Ieo ~ O.Il diodo Zener da
5.6 V.
b) Tracciare l'andamento di Iz in funzione di Vi,

36 Capitolo 3
+9V

1.7 kO
Vo
100 kf!
Vi

3.35

Un
a)
b)
c)

transistore polarizzato con l c = 0.5 mA e ha 13o = 150.


Determinare gl/l e r" a temperatura ambiente.
La resistenza d'ingresso hje vale 7.6 ill. Determinare rb'
Determinare il guadagno di tensione, se viene utilizzata una resistenza di carico
Rc = 2 ill e il transistore pilotato da un generatore con resistenza interna di
30011.

a) [0.02 S; 7.5 ill]

b) [0.1 k11]

c) [-38]

3.36

Il transistore 2N2222A polarizzato con ICQ= 20 mA e VCEQ= 5 V. La tensione di


alimentazione di lO V.
a) Stimare il valore di 13o del transistore.
b) Una corrente di ingresso espressa in microampere ib(t) = 20 sin rot sovrapposta
alla corrente di riposo. Stimare la componente di segnale della corrente di
collettore.

a) [175]

b) [- 1.0 sin rot]

3.37

a) Disegnare il circuito equivalente per piccoli segnali, valido alle basse frequenze,
del circuito di Figura 3.25a.
b) Determinare un'espressione della resistenza vista tra la base e la massa.

3.38

Ripetere il Problema 3.37 per il circuito di Figura 3.26a.

3.39

Nel circuito del Problema 3.28 il transistore

ha 13F = 100 e 130

versa di saturazione trascurabile, la tensione di Early VA ~

= 100. La corrente
00

in-

e la resistenza di

dispersione di base rb nulla. La tensione Vj Vj = 3.75 + ilVj V.


a) Disegnare il modello del circuito per piccoli segnali alle basse frequenze, includendo i valori numerici dei parametri del transistore.
b) Utilizzare a) per valutare la variazione ilVo di Vocausata da ilVj.
1
I

c)

Valutare ilVo per ilVj

= 0.25 V.

d) Confrontare i risultati ottenuti in c) con l'analisi in continua del circuito per


Vj = 4.0 V. Spiegare eventuali differenze.

Transistori bipolari a giunzione 37

b) [-14.1 ilV;J

c) [-3.53 V]

3.40 a) Disegnare il circuito equivalente per piccoli segnali dello stadio a base comune
della Figura 3.13.
b) Calcolare la resistenza vista alle basse frequenze tra l' emettitore e la base
(guardando verso il transistore).

3.41 a) Disegnare il circuito equivalente per piccoli segnali, valido a bassa frequenza,
del circuito di Figura 3.37.
b) Determinare Vo2' dati VI = -V2 = 25 V. I valori dei parametri del transistore
sono ~o = 125, rb = O e ro = l MQ. Il generatore di corrente IEE vale 0.2 mA e
Re = 250 Iill.

3.42 Ripetere il Problema 3.41, parte b) per VI = 25 ~V e V2= O.


[lO mV]
3.43 Ripetere il Problema 3.41, parte b) per VI = Oe V2= 251lV.
[-lO mV]

3.44 I parametri per piccoli segnali a bassa frequenza del transistore in figura montato a
collettore comune sono gm = 40 mS, ~o = 150, ro ~ 00 e rb O.
""

+Vcc

+
Vo

Ro

a) Disegnare il circuito equivalente per piccoli segnali di questo stadio.


b) Determinare Rin eRo'
c) Valutare la funzione di trasferimento V/Vs'
b) [457 kQ; 31.5 Q]

c) [0.99]

3.45 Il transistore nel circuito mostrato in figura descritto nel Problema 3.44. Determinare

38 Capitolo 3

la resistenza equivalente per piccoli segnali Rcq del transistore collegato a diodo.
+11.2 V
10.5 kO

re

R"I

3.46

Un transistore con f3F = 100 utilizzato nel circuito di Figura 3.36a. Con Vee = 15 V,
determinare il valore di R che porta a le = 0.2 mA.

[70.1 kn]

3.47 I parametri del circuito in Figura 3.32 sono rb= 50 n, r" = 950 n, c" = 50 pF,

- CI!

= l pF, ro = 50 kn e gm = 0.1 S. Con i terminali c ed e in cortocircuito determinare:


a) il rapporto l/lb in funzione deUa frequenza;
b) a quale frequenza il modulo del rapporto calcolato in a) vale l;
c) l'impedenza Zin(s) vista guardando tra i terminali b ed e.

b) [1.96 x 109rad/s]

4
Transistori a effetto di campo

4.1

Il dispositivo presente nel circuito mostrato un generatore ideale di corrente controllato in tensione definito da 12= 3 x 10-3VI mA.

Dispositivo

V2 'l,
+

+
121'"
.=..12 V

=r
a) Tracciare le caratteristiche di uscita (12in funzione di V2)per VI che varia fra O
e 3 volt ad intervalli di 0.5 V.
b) Si determinino 12 e V2, per Vj = 1.5V.
c) Se Vj un impulso positivo, quale deve essere la sua ampiezza perch il circuito
si comporti come un interruttore' controllato?
Soluzione

a)

3.0
2.5
6

2.0
1.5

:1

1.0
VI

=0.5 V
V2'V

40 Capitolo 4

12 indipendente da V2 e dipende solamente da VI,


b) Poich in un generatore di corrente comandato in tensione ideale Il = O, si ha VI = Vi,

Di conseguenza 12= 4.5 mA e dalla II legge di Kirchhoff si ricava V2= 12 - 2 x 4.5 = 3 V.


c)

Affinch il dispositivo

si comporti come interruttore

controllato

si deve avere in un caso

12 = Oe nell'altro V2= O,cio 12= 12/2 x 10-3= 6 mA, in funzione della tensione Vi, Questo
avviene se Vi = Oe Vi = 2 V, rispettivamente. Se poniamo arbitrariamente V2= 11.5 V per

interruttore aperto e V2= 0.5 V per interruttore chiuso, si ha 12= (12

V2)/2 x 10-3, cio

12= 0.25 mA (aperto) e 12= 5.75 mA (chiuso).A questivalori corrispondonorispettivamente


Vi = (1/l2) V e Vi = 1.92V.
4.2

Si prenda come riferimento il dispositivo e il circuito del Problema 4.1.


a) Rappresentare la caratteristica di trasferimento V2 in funzione di Vi,
b)

Per Vi

= 1.5 + sin rot, disegnare la forma d'onda di V2 per un ciclo.

c) Nelle stesse condizioni del punto b), si rappresenti graficamente un ciclo della
tensione ai capi della resistenza da 2 kO.
d) Si supponga di osservare la tensione V2mediante un oscilloscopio accoppiato in
alternata. Rappresentare graficamente un ciclo della forma d'onda che si vedrebbe sullo schermo.

4.3

Nel circuito del Problema 4.1 viene ora usato un generatore di corrente controllato in
tensione definito da 12 = 2.5 x 10-3 VI + 5 x 10-5 V2.Si ripeta il Problema 4.2 in queste condizioni.

a) [V2= 10.9 - 4.55 Vd

4.4

Si consideri un dispositivo a canale n con una concentrazione di donatori NDatomi/cm3 e con una regione di gate fortemente drogata con una concentrazione di accettori NA atomi/cm3 in modo che sia NA ND, in cui la giunzione gate-canale a
gradino. Si supponga che sia VDs= O e che il potenziale di contatto sia molto pi
piccolo di IVpl.Dimostrare che, per la geometria di Figura 4.6, si ha
IVpl= qND
26 a2

dove 6 la costa' te dielettrica del materiale che costituisce il canale e q il valore


della carica dell'elettrone. Si trovi il valore di Vpper un JFET al silicio a canale n con
a = 2 flm, ND= 7 x 1014atomi/cm3 e 6r = 12.
I
.1

4.5

Ricavare l'Equazione (4.1).

4.6

a)

[2.11 V]

Si valuti il valore di rDS(ON)con VGS = Oper il JFET le cui caratteristiche sono


riportate in Figura 4.7.

Transistori a effetto di campo 41

b) Un JFET al silicio a canale n ha la struttura mostrata in Figura 4.6. Per


L = lO J.lm, a = 2 J.lm, W= 8 J.lm e Vp = -4 V, si trovi il valore di rDS(ON)per
Vas = O V.

(Suggerimento: si usino l'espressione di Vp e i parametri del JFET del Problema 4.4).

4.7

b) [18.6 kQ]

a) [600 Q]

Nel circuito di Figura 4.19 viene impiegato il JFET le cui caratteristiche sono riportate

inFigura4.7.
I valori dei componenti circuitali sono VDD= 24 V, RD = 4 kQ, Rs = 1 kQ e
Ra = 100 kQ. Si determinino VDs,ID e Vaso
[16.25 V;

4.8

4.9

-1.55 V]

Nel circuito in Figura 4.19 viene impiegato il JFET di Figura 4.7. La tensione di
alimentazione di 30 V e si desidera avere VDs= 17.5 V e ID= 2.5 mA. Si determinino
i valori di Rs e di RD.
[0.4 li;

--

1.55 mA;

5 kQ]

Un JFET a canale p ha Vp = 5 V e IDSS= -12 mA. La tensione di alimentazione disponibile di 12 V.


Facendo uso di un circuito per un dispositivo a canale p analogo a quello in Figura 4~19, si determinino i valori di Rs e di RD in modo che si abbia ID = -4 mA e
VDs=-6 V.
[0.528 kQ;

0.973 kQ]

4.10 Un JFET a canale n ha Vp = -5 V e IDss= 12 mA e viene impiegato nel circuito mostrato. I valori dei parametri sono: VDD= 18 V, Rs= 2 kQ, RD = 2 kQ, RJ = 400 kQ e
R2= 90 kQ. Si determinino i valori di VDse ID,
+VDD

RD

2
Rs

44 Capitolo 4

c) ID=-k(W/L)

(VGS- VT)2=-0.2(1)(VGs+ 1.5)2=-0.2 mA

da cui VGs= -2.5 V. Quindi,


VGG= VGs + IDRs = -2.5 - 0.2 x 5 = -3.5 V,
Dall' equazione

si ottiene
R
-3.5=

4.16

2 (-9)
240 + R2

cio R2 = 153 kQ

I transistori Ql e Q2, impiegati nel circuito mostrato, sono identici e hanno le caratteristiche riportate nella Figura 4.24b.
a) Si determini la corrente di drain di QI e la tensione Va,
b) Qual il valore di VDS2?
+6 v

+
VDS2

=
Soluzione
a) La curva di carico mostrata in Figura 4.24b. Tuttavia, in questo caso, anche il transistore
Q I collegato come resistenza non lineare con VGSl= VDSI'
Costruendo la caratteristica di resistenza di QI si ottiene l'intersezione tra le due curve per
VDSI= 3 Ve ID= 20 /lA.
Si ha dunque
Va = VDSI= 3 V
b)

VDS2= VDD-

Va

= 6- 3= 3V

Questo risultato era prevedibile perch, se abbiamo due resistenze in serie uguali tra loro, la
tensione si ripartisce in due parti uguali.

Transistori a effetto di campo 45


4.17 a) Si ripeta la parte a) del Problema 4.16 assumendo che il fattore di forma W/L
del transistore Q2 venga diminuito di un fattore 4 e che le caratteristiche di Ql
restino invariate.
b) Si ripeta la parte a) del Problema 4.16 assumendo che il fattore di forma W/L
del transistore Ql venga diminuito di un fattore 4 e che le caratteristiche di Q2
restino invariate.

a) [2.67 V;

8.89 J.lA]

b) [3.3 V;

8.89 J.lA]

4.18 Lecaratteristiche dei transistori Ql e Q2 impiegati nel circuito mostrato sono riportate
rispettivamente in Figura 4.24b e in Figura 4.26b. Determinare i valori di VDSle VDS2'
+6V
+
VDS2

[4 V; 2 V]
4.19 Si ripeta il Problema 4.18 assumendo che il fattore di forma di Q2 venga diminuito di
un fattore 5 mentre quello di Ql rimanga inalterato.
[2.89 V; 3.11 V]
4.20 Si ripeta il Problema 4.18 assumendo che il fattore di forma di Ql venga diminuito di
un fattore 5 mentre quello di Q2 rimanga inalterato.
[2.5 V; 3.5 V]

+6v
+

4.21 Si ripeta il Problema 4.18 per il circuito mostrato


a lato.

VDSI

+
VDS2

46 Capitolo 4

[4 V; 2 V]
4.22

Si ripeta il Problema 4.21 assumendo che:


a) il fattore di forma di Ql venga diminuito di un fattore 5 e quello di Q2 resti
inalterato;
b) il fattore di forma di Q2 venga diminuito di un fattore 5 e quello di Ql resti
inalterato;
c) i fattori di forma di Ql e Q2 vengano aumentati di un fattore 3.
a) [5.33 V;

4.23

0.67 V]

b) [2.89 V;

3.11 V]

c) [4 V;

2 V]

Nel circuito mostrato, Ql, Q2 e Q3 sono transistori identici aventi le caratteristiche


riportate in Figura 4.12. Determinare lo e Va.

+6V
RD
(lO kf1)

Vo
QI

Soluzione

Siccome Ql e Q3 sono uguali tra loro e hanno VasI = VaS3'anche le loro correnti di drain
sono uguali. Ql e Q2 sono collegati come resistenze non lineari ad arricchimento e, essendo
anch'essi uguali tra loro, ci si pu aspettare che siano sottoposti alla stessa caduta di tensione
(si veda in proposito il Problema 4.16).
Pertanto,

VasI

= VDSI

=3

chhoff si ottiene infine

"

Va

V e IDI

= 20 ~A

= 6 - lo X 104= 6 - 0.02

= IDJ = lo. Applicando

la seconda

legge di Kir-

lO = 5.8 V

4.24

Si ripeta il Problema 4.23 dopo avere scambiato di posizione la resistenza da lO kQ e


il transistore Q2.

[116 ~A;

4.25

1.59 V]

Si ripeta il Problema 4.23 nell'ipotesi che Q2 sia sostituito da un transistore a


svuotamento collegato come resistenza, avente le caratteristiche riportate in Figura 4.26.
[80 flA;

5.2 V]

Transistori a effetto di campo 47


4.26 Nel circuito del Problema 4.23, Ql, Q2 e Q3 sono transistori identici con
k= 40 JlA/V2, W/L = 5 e Vr= l Y. Determinare RD in modo che si abbia Va= 3.5 Y.
[3.l3kD]

4.27 Tracciare la caratteristica di trasferimento Va in funzione di Vi del circuito di Figura 4.24a per VDD= 6 Y. Il transistore Ql ha le caratteristiche riportate in Figura 4.24b
mentre Q2 un transistore identico avente per un fattore di forma pari a 0.4 volte
quello di Ql.

4.28 I transistori usati nel circuito di Figura 4.24a hanno k = 50 JlA/V2 e Vr = l Y. Le


dimensioni del gate di Ql sono W = 50 Jlm e L = 5 Jlm; Q2 ha W = lO Jlm e L = 5 Jlm.

Si tracci la caratteristica

di trasferimento

Vo in funzione di Vi per VDD= 5 V.

4.29 a) Un circuito NMOS ha la caratteristica di trasferimento riportata in Figura 4.30.


Si tracci un ciclo della forma d'onda che si vedrebbe sullo schermo di un
oscilloscopio accoppiato in continua per Vi= 3 + 0.25 sin rot.
b) Ripetere il punto a) nel caso in cui l'oscilloscopio sia accoppiato in alternata.
4.30 a) Ripetere il Problema 4.29 nel caso della caratteristica di trasferimento di Figura 4.25.

b) L'ampiezza della sinusoide in ingresso viene portata a 1.25 V. Si descriva la


forma d'onda in uscita.

4.31 Il JFET impiegato nel circuito di Figura 4.31 ha Vp= -6 V, IDSS= 15 mA, .= 0.02 y-I
ed polarizzato con ID= 6 mA e VDs= lO V.
a) Disegnare il circuito equivalente alle basse frequenze.
b) Quale valore deve avere RD se si vuole che l'ampiezza della componente di
segnale di Vosia pari a lO volte l'ampiezza di vs?
b) [23.6 kQ]
4.32 a) Si disegni il circuito equivalente per piccoli segnali del circuito del Problema 4.10.
b) Determinare il valore della resistenza di uscita vista tra il terminale l e la massa.
c) Se Rs = O, la resistenza calcolata al punto b) aumenta, diminuisce o rimane
immutata?
c) [La resistenza diminuisce]
4.33 Si prenda in esame il circuito del Problema 4.10.
a) Determinare il valore della resistenza vista alle basse frequenze fra il terminale
2 e la massa.
b) Valutare la resistenza del punto a) per RD = 5 kQ, Rs = 3 kQ, RI = 240 kQ,
R2 = 80 kQ, gm = 2 mS e rd = 50 kQ.
c) Ripetere quanto fatto al punto b) nel caso in cui sia RD = O.

48 Capitolo 4

Soluzione
a) Il modello equivalente per piccoli segnali il seguente
G

s
2

R"

dove il circuito stato ridisegnato sostituendo il gruppo rd e g/llVg.<


con il suo equivalente con
generatore di tensione.
Per calcolare la resistenza vista Ro' sufficiente applicare la corrente l, valutare Ve calcolare
R(1= VII. L'equazione relativa alla maglia di drain
ID(RD + rd)
dove

IlVgs + (/D + I)Rs

Vg.I.= - (/ + ID)Rs
Sostituendo si ottiene

Il

I
\

b)

Il = g/llrd= 2 x 50 = 100 e
R = 3 Il 5 + 50 - 0.461 k,Q
(1
l + 100

c) Con RD = O,si ha
50
R(1= 3 Il l + l 00 - 0.425 k,Q

=O

Transistori a effetto di campo 49

4.34 Il JFET del circuito mostrato ha le caratteristiche riportate in Figura 4.32. Per
IDD = 2.5 mA, si determini la componente di segnale di Voprodotta da un segnale di
ingresso Vs= 2 sin Wl mV. I corrispondentivalori dei parametri sono RD= 100kQ e
rd= 100 kn.
Si pu supporre che in RD scorra una corrente continua trascurabile e che la frequenza
sia sufficientemente bassa da considerare valido il modello del FET per basse frequenze.
+VDD

RD

+
Vo

[-200 sin wl mV]

4.35 a) Si disegni il circuito equivalente per piccoli segnali alle basse frequenze del
circuito mostrato.
+VDD

RD

b) Si determini Ro'
c) Si valuti Ro per gm = l mS, rd = 50 kQ e RD = lO kn.
c) [0.893 kn]
4.36 Si ripetano le parti a) e b) del Problema 4.35 per il circuito mostrato in figura.

50 Capitolo 4
+VDD

4.37

a) Si disegni il modello per piccoli segnali valido alle alte frequenze del circuito
nel Problema 4.35.
b) Quanto vale la capacit vista fra il drain e la massa?
b) [Cgs]

4.38

a) Si disegni il circuito equivalente per piccoli segnali valido alle alte frequenze
del circuito relativo al Problema 4.36.
b) Determinare il valore della capacit vista fra source e massa.

b) [Cds+ Cgd]

4.39

a) Si disegni il circuito equivalente per piccoli segnali dello stadio a MOSFET


riportato in Figura 4.29a.
b) Ricavare l'Equazione (4.19).
c) Ricavare un'espressione, valida alle basse frequenze, che leghi le ampiezze dei
segnali di uscita e di ingresso. (Suggerimento: si sfruttino i risultati ottenuti nel
Problema 4.36).

Soluzione
a) Il modello il seguente

RG +

b) Dall 'Equazione (4.5) si ricava che


ID = k (W/L) (Vas - VT)2
ma, siccome anche

Transistori a effetto di campo 51

Combinandole equazioni ricavate si ottiene infine

c) Dalcircuito visto nel punto a) immediato ricavare che

4.40 Si disegni la caratteristica di trasferimento del circuito mostrato, in cui QI e Q2 sono


transistori identici le cui caratteristiche sono riportate in Figura 4.12, quando
VDD =6V.
+VDD

Ql

\'i
Q2

Vo

4.41 a) Si disegni il circuito equivalente per piccoli segnali alle basse frequenze del
circuito del Problema 4.40.
b) Ricavare un'espressione per la componente di segnale di v" prodotta dal segnale
di ingresso vi'

4.42 I transistoriNMOSe PMOSdi Figura4.38 sonocomplementarie hannok =20 I,lA/V2,

- W/L
=

1 e VT

= 1 V.

Tracciare la caratteristica

di trasferimento

v" in funzione di vi per

VDD 5 V.

4.43 Il transistore NMOS in Figura 4.38 ha k = 15 I,lA/V2, W/L


store PMOS ha Vr= -1.0 V, W/L = IO e k = 151,lA/V2.

= lO e

VT = 2 V. Il transi-

52 Capitolo 4

4.44

Tracciare la caratteristica di trasferimento v" in funzione di vi per VDD:!:6 v.


I transitori di Figura 4.38 sono dispositivi complementari i cui parametri sono dati nel
Problema 4.42. Il fattore di forma W/L del transistore PMOS viene raddoppiato. Tracciare la car~tteristica di trasferimento del circuito.

5
Fabbricazione dei circuiti integrati

5.1

Elencare nel giusto ordine i passi di processo necessari per la fabbricazione di un


transistore integrato al silicio, secondo il metodo epitassiale-diffuso. Si disegni schematicamente la sezione trasversale del dispositivo dopo ogni successiva crescita di
ossido.

5.2

a) Si consideri un transistore npn integrato QI realizzato su un substrato S di tipo


p. Dimostrare che, assieme a QI, presente un altro transistore, di tipo pnp, fra
i terminali E, B, C e S.
b) Se Qllavora nella sua zona attiva, in quale condizione si trova Q2? Si argomenti
la risposta.
c) Si ripeta la domanda al punto b) nel caso in cui QI sia in saturazione.
d) Si ripeta la domanda al punto b) per QI in interdizione.

5.3

b) [Q2 interdetto]

c) [Q2 in zona attiva]

d) [Q2 interdetto]

Si rappresentino (in forma circuitale) le cinque configurazioni elementari per la realizzazione di diodi integrati.
Quale di esse sar caratterizzata dalla tensione di soglia pi bassa? E quale dal valore
della tensione di breakdown pi alto? .

Soluzione

(a)

(b)

(c)

(ti)

(e)

54 Capitolo 5
La configurazione rappresentata in a) ha la caduta di tensione diretta minore, in quanto il
transistore lavora nella zona attiva e quindi, essendo la sua corrente di base molto piccola, si
ha una tensione base-emettitore relativamente ridotta. La configurazione rappresentata in e)
(giunzione base-collettore) ha invece la tensione di breakdown pi alta, essendo essa uguale
a BVCBOdel transistore. Per la verifica di queste considerazioni si faccia riferimento al
Paragrafo 3.13 del testo.

5.4

Un wafer di silicio di spessore y = l mil = 25.4 ~m stato drogato uniformemente con


fosforo fino a una concentrazione di 10\7 cm-3; esso stato poi ulteriormente drogato
con boro a una concentrazione di 5 x 1016cm-3. Si determini il valore della sua resistenza di strato.

Soluzione
Dall'Equazione (5.3) deriva
R =.e. (010)
s y
dove

Di conseguenza si ottiene

R - 0.0960cm
s- 2.54x 10-3 cm

5.5

37.8010

a) Quale deve essere la lunghezza di una resistenza integrata da 20 kD. di larghezza


25 ~m, se Rs = 200 010 ?
b) E quale deve essere la larghezza di una resistenza integrata da 5 kQ, se la sua
lunghezza 25 ~m?

Soluzione
a) Dall'Equazione (5.4), deriva
R =R

L cio
s W

20 x 103 = 200 ..
25

da cui
L = 2500 ~m

oppue

L = 2.5 mm

b) Utilizzando ancora L'Equazione (5.4) si ha

~iabbricazionedei circuiti integrati 55

5 x 103 = 200 x 25 cio


W

W= l f.lm

5.6

Un condensatore a film sottile ha una capacit di 0.4 pF/~lm2.Lo spessore dello strato
di ossido di silicio di 50 nm. Si calcoli la costante dielettrica relativa dell' ossido di
silicio.

[2.23]

5.7

Un condensatore MOS viene realizzato con uno spessore di ossido di 50 nm. Che area
necessaria per ottenere una capacit di 200 pF, tenendo conto che la costante dielettrica relativa dell' ossido di silicio vale 3.5?

Soluzione
Si pu scrivere

c W - 200 x 10-12x 5 x 10-8 = 3.23 x 10-7= 0.323 mm2

A = A Eo -

3.5x 8.849x

10-12

dove il valore di 60 ricavato dall'Appendice

5.8

A l.

Determinare a) il minimo e b) il massimo numero di regioni di isolamento necessarie


per la realizzazione del circuito mostrato.
6

Q2

l
2
3
4

a) [3]

5.9

b) [4]

a) Qual il numero minimo di regioni di isolamento richieste per realizzare in


forma monolitica la porta logica mostrata?
b) Disegnare un layout della porta, sulla scorta di quanto fatto nella Figura 5.1.

56 Capitolo 5
3

R2
RI

Q2

5
6

100

,
R3

a) [3]
5.10

Ripetere il Problema 5.9 per l'amplificatore

differenziale mostrato in figura.

Q5

6
a) [4]

Fabbricazione dei circuiti integrati 57


5.11 Per il circuito mostrato in figura, a) determinare il numero minimo di regioni di isolamento e b) disegnarne illayout.

4
Vcc

a) [2]
5.12

Il numero tipico di diffusioni necessarie per realizzare un circuito integrato epitassiale-diffuso di silicio a) 6, b) 3, c) 4, d) 5, e) 2.
[b)]

5.13 Lo
p
a)
b)
c)
d)

"strato sepolto" in un transistore npn integrato realizzato su un substrato di tipo


usato per ridurre la capacit parassita,
drogato p+,
situato nella regione di emettitore,
drogato n+.

[d)]
5.14 La
a)
b)
c)

crescita epitassiale viene impiegata per la fabbricazione dei circuiti integrati


perch permette di ottenere basse capacit parassi te,
perch consente di ottenere giunzioni pn contrapposte di isolamento,
per crescere un monocristallo di silicio di tipo n su un monocristallo (il substrato) di tipo p,
d) per crescere selettivamente regioni monocristalline di silicio drogato p con un
valore di resistivit diverso rispetto a quello del substrato.
[c)]

5.15 L'ossido di silicio viene usato nei circuiti integrati

58 Capitolo 5

a) per controllare la posizione delle diffusioni e per proteggere e isolare la superficie del silicio,
b) perch facilita la diffusione dei droganti,
c) per controllare la concentrazione dei droganti,
d) in ragione della sua alta conducibilit termica.
[a)]
5.16

Quando viene creata un'apertura nell'ossido di silicio e attraverso questa si introducono impurit nel silicio, esse diffonderanno in senso verticale
a) in misura maggiore che in senso orizzontale,
b) nella stessa misura che in senso orizzontale,
c) in misura minore che in senso orizzontale,
d) in misura doppia che in senso orizzontale.
[b)]

5.17

Il substrato di tipo p di un circuito integrat~ monolitico dovrebbe essere collegato


a) a un qualunque punto a potenziale di nassa,
b) da nessuna parte,
c) al potenziale pi positivo disponibile nel circuito,
d) al potenziale pi negativo disponibile nel circuito.
[d)]

5.18

La resistenza di strato di un semi conduttore


a) un parametro il cui valore importante nella resistenza di un film sottile,
b) una caratteristica il cui valore determina l'area richiesta per la realizzazione di
una capacit di valore stabilito in un circuito integrato,
c) un'importante caratteristica di una regione diffusa, specialmente quando questa
viene impiegata per realizzare resistenze diffuse,
d) un elemento parassita indesiderabile.
[c)]

5.19

L'isolamento nei circuiti integrati necessario per


a) minimizzare le interazioni elettriche fra i diversi componenti circuitali,
b) semplificare i collegamenti fra i dispositivi,
c) proteggere i componenti da danneggiamenti di tipo meccanico,
d) proteggere il transistore da possibili fughe termiche.
[a)]

5.20

La maggior parte delle resistenze presenti nei circuiti integrati sono realizzate
a) durante la metallizzazione,
b) durante la diffusione di emettitore,

Fabbricazione dei circuiti integrati 59


c) durante la crescita dello strato epitassiale,
d) durante la diffusione di base.
[d)]
5.21 In un circuito integrato monolitico
a) ogni transistore viene diffuso in una diversa regione isolata,
b) possono essere realizzati resistenze e condensatori di qualunque valore,
c) sono eliminati tutti i problemi di isolamento,
d) tutti i componenti vengono realizzati in un unico cristallo di silici.
[d)]
5.22 Si ripeta il Problema 5.16, nell'ipotesi che le impurezze vengano introdotte mediante
impiantazioneionica.
[c)]
5.23 Elencare, nel giusto ordine, i passi di processo necessari per la realizzazione di un
transistoreNMOS ad arricchimento. Si disegni una sezione trasversale del dispositivo
dopoogni passo di ossidazione.
5.24 Si ripeta il Problema 5.23 per un transistore a svuotamento.
5.25 Disegnareillayout dei circuiti mostrati in figura.
+VDD
+VDD

y
Q!

RD

Q2

Q3

Q3

oD

Q4

(o)

(b)

5.26 Elencare,nel giusto ordine, i passi di processo necessari per la realizzazione del circuito CMOS mostrato nella figura di pagina seguente.

60 Capitolo 5

+VDD

Porta

NOR

elementare

Invertitore 1

Invertitore 2

Doppio buffer

Il

li

.'

-Y

5
Fabbricazione dei circuiti integrati

5.1

Elencare nel giusto ordine i passi di processo necessari per la fabbricazione di un


transistore integrato al silicio, secondo il metodo epitassiale-diffuso. Si disegni schematicamente la sezione trasversale del dispositivo dopo ogni successiva crescita di
ossido.

5.2

a) Si consideri un transistore npn integrato QI realizzato su un substrato S di tipo


p. Dimostrare che, assieme a QI, presente un altro transistore, di tipo pnp, fra
i terminali E, S, C e S.
b) Se QI lavora nella sua zona attiva, in quale condizione si trova Q2? Si argomenti
la risposta.
c) Si ripeta la domanda al punto b) nel caso in cui QI sia in saturazione.
d) Si ripeta la domanda al punto b) per QI in interdizione.

5.3

b) [Q2 interdetto]

c) [Q2 in zona attiva]

d) [Q2 interdetto]

Si rappresentino (in forma circuitale) le cinque configurazioni elementari per la realizzazione di diodi integrati.
Quale di esse sar caratterizzata dalla tensione di soglia pi bassa? E quale dal valore
dellatensionedi breakdownpi alto? .

Soluzione

(a)

(b)

(c)

(cl)

(e)

54 Capitolo 5
La configurazione rappresentata in a) ha la caduta di tensione diretta minore, in quanto il
transistore lavora nella zona attiva e quindi, essendo la sua corrente di base molto piccola, si
ha una tensione base-emettitore relativamente ridotta. La configurazione rappresentata in e)
(giunzione base-collettore) ha invece la tensione di breakdown pi alta, essendo essa uguale
a BVCBOdel transistore. Per la verifica di queste considerazioni si faccia riferimento al
Paragrafo 3.13 del testo.

5.4

Un wafer di silicio di spessore y = l mil = 25.4 !J.m stato drogato uniformemente con
fosforo fino a una concentrazione di lO17cm-3; esso stato poi ulteriormente drogato
con boro a una concentrazione di 5 x 1016cm-3. Si determini il valore della sua resistenza di strato.

Soluzione
Dall'Equazione (5.3) deriva
R =.e. (0/0)
s

dove
l
(1017- 5 x 1016)x 1.60 x 10-19x 1300 - 0.096 O cm
I:

Di conseguenza si ottiene
R

- 0.096 O cm
s- 2.54x 10-3 cm

5.5

37.8 0/0

a) Quale deve essere la lunghezza di una resistenza integrata da 20 kO di larghezza


25 Ilm, se Rs = 200 % ?
b) E quale deve essere la larghezza di una resistenza integrata da 5 kO, se la sua
lunghezza 25 Ilm?

Soluzione
a) Dall'Equazione (5.4), deriva
R = Rs

cio

20 x 103 = 200 ;5

da cui
L = 2500 Ilm

oppue

L = 2.5 mm

b) Utilizzando ancora L'Equazione (5.4) si ha

t'abbricazione dei circuiti integrati 55

5 x 103= 200 x;
5.6

cio W = l J-lm

Un condensatore a film sottile ha una capacit di 0.4 pF/~lm2.Lo spessore dello strato
di ossido di silicio di 50 nm. Si calcoli la costante dielettrica relativa dell' ossido di
silicio.
[2.23]

5.7

Un condensatore MOS viene realizzato con uno spessore di ossido di 50 nm. Che area
necessaria per ottenere una capacit di 200 pF, tenendo conto che la costante dielettrica relativa dell'ossido di silicio vale 3.5?

Soluzione
Si pu scrivere
c W

A= A g-=
o

200x 10-12x 5 x 10-8 = 3.23 x 10-7= 0.323 mm2

3.5x 8.849x 10-12

dove il valore di 60 ricavato dall' Appendice

5.8

AL

Determinare a) il minimo e b) il massimo numero di regioni di isolamento necessarie


per la realizzazione del circuito mostrato.
6

R,
Q\

Q2

\
2
3
4

a) [3]

5.9
-

b) [4]

a) Qual il numero minimo di regioni di isolamento richieste per realizzare in


forma monolitica la porta logica mostrata?
b) Disegnare un layout della porta, sulla scorta di quanto fatto nella Figura 5.1.

56

Capitolo 5

R2
R.

Q3

100

J-{

Q2
5
R4

4
>Rs

R3

a) [3]
5.10

Ripetere il Problema 5.9 per l'amplificatore differenziale mostrato in figura.


2

Rs
7

6
a) [4]

Fabbricazione dei circuiti integrati 57


5.11 Per il circuito mostrato in figura, a) determinare il numero minimo di regioni di isolamentoe b) disegnarne illayout.

4
Vcc

a) [2]

5.12 Il numero tipico di diffusioni necessarie per realizzare un circuito integrato epitassiale-diffusodi silicio a) 6, b) 3, c) 4, d) 5, e) 2.
[b)]
5.13 Lo "strato sepolto" in un transistore npn integrato realizzato su un substrato di tipo
p
a) usato per ridurre la capacit parassita,
b) drogato p+,
c) situato nella regione di emettitore,
d) drogato n+.
[d)]
5.14 La crescita epitassiale viene impiegata per la fabbricazione dei circuiti integrati
a) perch permette di ottenere basse capacit parassite,
b) perch consente di ottenere giunzioni pn contrapposte di isolamento,
c) per crescere un monocristallo di silicio di tipo n su un monocristallo (il substrato) di tipo p,
d) per crescere selettivamente regioni monocristalline di silicio drogato p con un
valore di resistivit diverso rispetto a quello del substrato.
[c)]
5.15 L'ossido di silicio viene usato nei circuiti integrati

58 Capitolo 5

a) per controllare la posizione delle diffusioni e per proteggere e isolare la superficie del silicio,
b) perch facilita la diffusione dei droganti,
c) per controllare la concentrazione dei droganti,
d) in ragione della sua alta conducibilit termica.
[a)]
5.16

Quando viene creata un'apertura nell'ossido di silicio e attraverso questa si introducono impurit nel silicio, esse diffonderanno in senso verticale
a) in misura maggiore che in senso orizzontale,
b) nella stessa misura che in senso orizzontale,
c) in misura minore che in senso orizzontale,
d) in misura doppia che in senso orizzontale.
[b)]

5.17

Il substrato di tipo p di un circuito integrat':) monolitico dovrebbe essere collegato


a) a un qualunque punto a potenziale di nassa,
b) da nessuna parte,
c) al potenziale pi positivo disponibile nel circuito,
d) al potenziale pi negativo disponibile nel circuito.
[d)]

5.18

La resistenza di strato di un semiconduttore


a) un parametro il cui valore importante nella resistenza di un film sottile,
b) una caratteristica il cui valore determina l'area richiesta per la realizzazione di
una capacit di valore stabilito in un circuito integrato,
c) un'importante caratteristica di una regione diffusa, specialmente quando questa
viene impiegata per realizzare resistenze diffuse,
d) un elemento parassita indesiderabile.
[c)]

5.19

L'isolamento nei circuiti integrati necessario per


a) minimizzare le interazioni elettriche fra i diversi componenti circuitali,
b) semplificare i collegamenti fra i dispositivi,
c) proteggere i componenti da danneggiamenti di tipo meccanico,
d) proteggere il transistore da possibili fughe termiche.
[a)]

5.20

La maggior parte delle resistenze presenti nei circuiti integrati sono realizzate
a) durante la metallizzazione,
b) durante la diffusione di emettitore,

Fabbricazione dei circuiti integrati 59

c) durante la crescita dello strato epitassiale,


d) durante la diffusione di base.
[d)]
5.21 In un circuito integrato monolitico
a) ogni transistore viene diffuso in una diversa regione isolata,
b) possono essere realizzati resistenze e condensatori di qualunque valore,
c) sono eliminati tutti i problemi di isolamento,
d) tutti i componenti vengono realizzati in un unico cristallo di silici.
[d)]
5.22 Si ripeta il Problema 5.16, nell 'ipotesi che le impurezze vengano introdotte mediante
impiantazione ionica.
[c)]
5.23 Elencare, nel giusto ordine, i passi di processo necessari per la realizzazione di un
transistore NMOS ad arricchimento. Si disegni una sezione trasversale del dispositivo
dopo ogni passo di ossidazione.
5.24 Si ripeta il Problema 5.23 per un transistore a svuotamento.
5.25 Disegnare illayout dei circuiti mostrati in figura.
+VDD

Q!

RD

Q3

Q\

1---0 c

I-->
Q2

Q3

Q2

Q4

(a)

5.26

(b)

Elencare, nel giusto ordine, i passi di processo necessari per la realizzazione del circuito CMOS mostrato nella figura di pagina seguente.

60 Capitolo 5

+Vnn

Vo

Porta NOR elementare

Invertitore l

Invertitore 2

Doppio bufTer

I
. I
I

6
Circuiti logici (digitali) elementari

Convertirei seguenti numeri decimali in numeri binari: a) 127, b) 360, c) 1066.


a) [1111111]

U
\

a) [11011110]

b) [100101110]

c) [111111 OOOg]

Convertirei numeri decimali riportati nel Problema 6.1 in numeri ottali (base 8).

~ ~5~

c) [2052]

Convertirei numeri decimali riportati nel Problema 6.2 in numeri esadecimali (base 16).

~~

c) [10000101010]

Ripetere il Problema 6.1 per i numeri a) 222, b) 302, c) 1776.

a) [177]

b) [101101000]

b) [12E]

c) [6FO]

Esprimere le forme d'onda A, B


e C indicate come numeri binari
a 8 bit, supponendo di usare:
a) un sistema a logica positiva
b) un sistema a logica negativa.

o
B

7 8

. I

4V

':1
o

=---~-

-------

62 Capitolo 6
a) [A = 01100110];

6.6

b) [A = 10011001];

[B = 10101010];
[B = 01010101];

[C = 11110000]
[C = 00001111]

Si consideri che l'interruttore di Figura 6.1 del testo sia controllato da una tensione v
e sia chiuso quando v = V(I) e aperto quando v = V(O).L'inter~ttore caratterizzato
= 50 ill quando aperto. Determinare
da una RON= 50 il quandochiusoe da una ROFF
l'intervallo dei valori di R che garantisce V(O):::;0.2 V e V(l) ~ 4.5 V.
[1.2 ill:::; R:::;5.56 ill]

6.7

Ripetere il Problema 6.6 per V(O):::;0.3 Ve V(l) ~ 4.7 V.


[783 il:::; R:::;3.2 ill]

6.8

Il circuito in Figura 6.1 del testo viene usato come descritto nel Problema 6.6 con una
resistenza R di valore pari a 5 ill. Determinare:
a) il minimo valore di ROFFper cui V(I) ~ 4.8 V,
b) il massimo valore di RON per cui V(O):::;0.2 V.
a) [ROFF= 120ill]
Le forme d'onda del Problema 6.5 sono i tre ingressi di una porta OR a logica positiva.
a) Tracciare la forma d'onda della tensione di uscita della porta.
b) Scrivere la tabella di verit della porta.

6.10

Ripetere il Problema 6.9 per una porta a logica negativa.


Le
~~rme d'onda nel Problema 6.5 sono i tre ingressi di una porta AND a logica
positiva.
a) Scrivere la tabella di verit di una porta AND a tre ingressi.
b) Tracciare la forma d'onda della tensione di uscita per gli ingressi dati.

6.12

Ripetere il Problema 6.11 per una porta AND a logica negativa.

6.~

I tre segnali mostrati nel Problema 6.5 sono posti in ingresso a tre inverti tori (porte
NOT), le uscite dei quali sono gli ingressi di una porta AND a logica positiva.
a) Tracciare la forma d'onda in uscita alla porta AND.
b) Quale funzione logica degli ingressi A, B e C viene realizzata?
[Y= ABC]

6\4

Ripetere il Problema 6.13 supponendo che le uscite degli inverti tori siano applicate
all'ingresso di una porta OR.
[Y=A + B + C]

6.15

La forma d'onda C del Problema 6.5 passa attraverso un invertitore, l'uscita del quale
applicata insieme con A e B a una porta AND a tre ingressi.

Circuiti logici (digitali) elementari 63


a) Tracciare la forma d'onda in uscita alla porta AND.
b) Quale operazione logica viene eseguita?
[Y=ABC]
6.16 I segnali forniti nel Problema 6.5 sono applicati a una porta NOR a tre ingressi. Tracciarne la forma d'onda di uscita.

Ripetere il Problema 6.16 supponendo che le forme d'onda siano applicate a una porta
NAND.

6.18 Costruire porte NOT, OR e AND utilizzando solamente porte NAND a due ingressi.
Soluzione
Laporta OR si ottiene come
A
Y=A+B

La porta AND
A

Y=AB

La porta NOT

A~Y=A

6.19 Tramite l'algebra booleana verificare


a) (A + B) (A + C) (B + C) = AB + AC + BC
b) (A + B) (A + C) = A C + AB
c) (AB + BC + AC) = AB + BC
.6.20 a) Costruire un circuito logico che realizzi l'espressione dei due termini dell' equazione booleana indicata nel Problema 6.19 parte b), utilizzando solamente porte
NOR.
b) Ripetere la parte a) con sole porte NAND.
c) Quale circuito dei due in a) e b) utilizza il numero minore di porte?

64 Capitolo 6
6.21

Ripetere il Problema 6.20 per l'equazione booleana indicata nel Problema 6.19
parte c).

6.22

a) Costruire un circuito OR esclusivo usando solo porte NOR.


b) Ripetere la parte a) con solo porte NAND.

6.23

Un half-adder un circuito logico a due ingressi e due uscite caratterizzato dalla


seguente tabella di verit:
Ingresso l

Uscita l

Ingresso 2

o
O
l
l

O
O
O
l

O
l
l
O

O
l
O
l

Uscita 2

Realizzare questo circuito con


a) porte NAND,
b) porte NOR.
6.24

Il circuito mostrato un invertitore in logica positiva che pilota N circuiti identici posti
in parallelo.
L'interruttore comandato ha RON= 100n, ROFF= 50 kn e Rin= 200 kn. Determinare
il fan-out. I livelli logici sono V(O)~ O5 ~ e V(I) ~ 3 V.
5V
R=5kO
+

Interruttore comandato

N stadi
identici in
parallelo
Vi

-i;

'...._ROFF

[22]

6.25

Nel circuito del Problema 6.24 si ha RON= 0.5 kQ, ROFF= 100 kn e i livelli logici

sono V(O)~ 0.5 V e V(1)~ 2.5 V.

Circuiti logici (digitali) elementari 65

a) Qual il valore minimo di Rin affich il fan-out sia IO?


b) Dato il valore di Rin calcolato in a), qual l'effetto della diminuzione di ROFF
sul fan-out e sui livelli logici?
c) Ripetere la parte b) nel caso in cui si abbia un aumento di R.
[Rin~ 52.6kQ]
6.26 L'interruttore comandato presente nel circuito mostrato chiuso per vi = V(1) e aperto
per Vi= V(O).
L'interruttore caratterizzato da RON quando chiuso e da ROFFquando aperto.
La tensione di ingresso vi' da lungo tempo al valore V(I), per t = O diviene pari a V(O).
Determinare l'espressione del ritardo di propagazione tpLN"
+VDD
R

Vio---

Interruttore
comandato

6.27 La tensione di ingresso vi del circuito descritto nel Problema 6.26, da lungo tempo al
valore V(O),per t = Odiviene pari a V(l). Determinare l'espressione di tpHL'
6.28 I valori dei parametri del circuito descritto nel Problema 6.26 sono VDD= 5 V,
R = lO kQ, C = 50 pF, RON= 417 Q e ROFF= 40 kQ. Per t = O, Vipassa dal valore V(O)
a V(1)e ritornaa V(O)quando t = 0.2 /ls.
a) Determinare il ritardo di propagazione (medio).
b) Qual il valore istantaneo massimo della corrente che l'interruttore deve sopportare?
c) Quanto vale il minimo tempo di ciclo del circuito?
6.29 Supponiamoche l'interruttore descritto nel Problema 6.28 sia chiuso e aperto per
intervallidi tempo uguali.
a) Determinare la potenza media dissipata dal circuito in un ciclo.
b) Valutare il prodotto ritardo-consumo.

6.30 Nel circuito di Figura 6.20b del testo, sia per QI che per Q2 si ha k = 25 /lA/V2 e
Vr= 1.5V. I fattori di forma sono W/L = 5 per Ql e W/L = 1 per Q2. La tensione di
alimentazione VDD= 5V.
a) Tracciare la caratteristica di trasferimento della porta.

66 Capitolo 6

b)

Determinare

VOH' VOL' V/H, V/L e i margini di rumore.

Soluzione
a) Il metodo utilizzato ri<:;alcaperfettamente quello descritto nel Paragrafo 6.5 e illustrato
in Figura 6.22 del testo. Si disegnino le caratteristiche di QI e Q2. La caratteristica della
resistenza di carico Q2 si ottiene ponendo VGS2= VDS2e poi si costruisce la curva di carico
sulle caratteristiche di Ql. Poich vi = VGSI e Va = VDSI' immediato ottenere la caratteristica
di trasferimento.
La tabella sotto stante indica approssimativamente i valori ottenuti.

Vi, V

3.5

3.5

3.5

0.9

0.6

0.5

004

004

1.0

1.5

2.5

3.5

4.5

b) I valori cospicui della caratteristica e i margini di rumore si ottengono determinando i


punti della caratteristica di trasferimento in cui la tangente pari a -l. Basandosi sui valori
calcolati in a), si ha
VOH =

3.4 V,

VOL= 0.75 V,

V/H = 2.7 V

V/L = 1.6 V

I valori dei margini di rumore risultanti sono


NMH = VOH-

V/H

= 3.4 - 2.7 = 0.7 V

NML = V/L - VOL= 1.6 - 0.75 = 0.85 V


6.31

L'invertitore del Problema 6.30 soggetto a variazioni dei parametri durante la fabbricazione. Ripetere il Problema 6.30 supponendo che il valore di k vari di :t20%.
Valutare le variazioni nelle prestazioni.

Soluzione
Poich k varia contemporaneamente e della stessa entit per Ql e per Q2, varieranno solamente le correnti di drain. Se tracciassimo le caratteristiche in forma normalizzata, cio
tracciassimo IDN=Ir/(hV/L), la caratteristica della resistenza di carico e la curva di carico
resterebbero inalterat.
Pertanto, la caratteristica di trasferimento e i margini di rumore saranno essenzialmente quelli
gi calcolati nel Problema 6.30.

6.32

I transistori di Figura 6.20b del testo sono identici con Vr = 1.25 V. Per Ql si ha
kW/L = 100 JlA/V2, per Q2 kW/L = 50 JlA/V2. La tensione di alimentazione
VDD= 5V.
a) Tracciare la caratteristica di trasferimento.
b) Determinare i margini di rumore.

Circuiti logici (digitali) elementari 67

NML = 0.2 V]

6.33 Variazioni dei parametri durante la fabbricazione portano Vr ad avere variazioni di


:1:0.25V. Ripetere il Problema 6.32 tenendole in debito conto e valutando le variazioni
nelle prestazioni del circuito.

6.34 Le tensioni di alimentazione in Figura 6.23a del testo sono VDD= 5V e VGG= 10V.
Ql e Q2 sono identici tra loro e hanno kW/L = l mA/V2 e Vr= 1.5 V.
Tracciare la caratteristica di trasferimento e determinare i margini di rumore.

6.35 a) Qual la variazione percentuale nei margini di rumore, se il fattore di forma di


Q2 nel circuito del Problema 6.34 aumenta delIO%?
b) Ripetere la parte a) supponendo che ad aumentare del 10% sia il solo fattore di
forma di Q1.
6.36 La tensione di polarizzazione di gate VGGnel circuito di Figura 6.23 del testo varia da
7 a 12 V. Tracciare la curva dei valori dei margini di rumore in funzione di VGG'

6.37 Nel circuito di Figura 6.24a del testo, il transistore ad arricchimento ha kW/L =

0.1 mA/V2 e Vr = 1.5 V, mentre il MOSFET

a svuotamento

ha kW/L

= 20

J!A/V2 e

Vr= -1.5 V. Per VDD= 5 V:


a) tracciare la caratteristica di trasferimento,
b) valutare i margini di rumore.

6.38 Nelcircuito in Figura 6.24a si ha QI con le caratteristiche descritte nel Problema 6.37
e VDD= 5 V. Per il transistore a svuotamento si ha kW/L = 25 J!A/V2 e una tensione
di soglia Vr che varia da -0.5 a -2.5 V.
Disegnarele curve dei margini di rumore come funzione della Vr di Q2 con passo di
0.5V.
.

6.39 Nel circuito in Figura 6.24a si ha QI con le caratteristiche descritte nel Problema 6.37

e VDD= 5 V.
Per il transistore

a svuotamento

si ha k

= lO J!A/V2 e Vr = -1.5 V.

a) Tracciare la caratteristica di trasferimento nei casi in cui il fattore di forma di


Q2 assuma valore pari a 1,2.5,5,7.5 e lO.
b) Disegnare le curve dei margini di rumore in funzione del rapporto tra kW/L di
Ql e kW/L di Q2.

6.40 DeterminaretpLHper il circuito dell'Esempio 6.5 del testo.

Soluzione

Perrisolverel'esercizio seguiremo il metodo descrittto nell 'Esempio 6.5 e nel Paragrafo 6.6
deltesto.Per una transizione da VOLa VOHsi ha

68 Capitolo 6

Ctot

tpLH= 21IAVI [V(l) - V(O)]

l
IAv= _
2 [(iD - iL)lvOL + (iD - iL) Iv]
L'ingresso, che pari a VGS1'ha subito una transizione da V(l) a V(O). Con VGSI=
V(O)= 0.3 V si ha iD = Osia quando VDSI= VOL'che quando VDSI= V'. La corrente di carico
carica la capacit Ctote si ha
iL

= 20!-lA quando

iL = 20!-lA

quando

VDS2 =

VDD

VDSl

= 6 - 0.5 = 5.5 V per

VDS2 = 6 - V' = 6 - 3.15 = 2.85 V

VGS2= O

VGS2 = O

Di conseguenza otteniamo
l
IAv=

2 [(O -

t pLH-

20) + (O - 20)]

0.2x 10-12 X 5.3

2 x 20 x 10-6

=-20

!-lA

26.5 ns

Nota: Come indicato nel Paragrafo 6.6 del testo, tpLH tpHL'Una ulteriore giustificazione
di questo risultato risiede nel fatto che nel transitono in salita la capacit viene caricata dalla
relativamente piccola corrente di carico, per cui richiede un tempo "significativamente
lungo". Invece, durante il transitorio in discesa, la corrente disponibile per la scarica della
capacit Ctot prevalentemente quella "elevata" del transistore pilota.

6.41

Calcolare il ritardo di propagazione medio del circuito descritto nel Problema 6.37.

[4.99ns]

6.42

Calcolare il prodotto ritardo-consumo per il circuito del Problema 6.38, con


Vr= -1 V. Si supponga l'uscita a livello alto per met del tempo considerato.

[2.62 pJ]

6.43

Calcolare il prodotto ritardo-consumo per il circuito del Problema 6.30. Si supponga


l'uscita a livello alto per il 25% del tempo considerato.
[5.03 pJ]

6.44

Nella porta NOR in Figura 6.28a del testo, si consideri che entrambi i transistori pilota
abbiano applicata una tensione V(l) = 5 V e si ricordi che essi agiscono in parallelo.
I MOSFET utilizzati sono quelli descritti nel Problema 6.37 e VDD= 5 V. Determinare
la corrente di drain in ciascun transistore. Si suggerisce di disegnare prima la caratteristica composta dei transistori pilota in parallelo e poi di costruire la curva di carico.

6.45

a) Si considerino due invertitori NMOS isolati tra loro. L'ingresso di uno di essi
detto A e quello dell'altro B. Le due uscite sono poi collegate tra loro e il nodo

"

l'jl

Circuiti logici (digitali) elementari 69

comune detto Y. Qual la relazione logica tra Y, A e B?


b) Disegnare il circuito e dimostrare che la relazione logica trovata in a) corretta.
Si trascuri uno dei due FET di carico in quanto in parallelo tra loro.
a) [Y=(A + B)]
6.46 Ripetereil Problema 6.45 utilizzando porte NAND a due ingressi al posto degli invertitori.

Il

a) [Y= (AB + CD)]

il

6.47 a) Tre invertitori sono posti in cascata. Ciascuno di essi ha la caratteristica di


trasferimento mostrata.
Ricavare la caratteristica di trasferimento della cascata di invertitori.
Si suggerisce di costruire la caratteristica in molti punti dell'intervallo 2.45 <
Vi< 2.55 V.
b) Confrontare la pendenza della caratteristica di trasferimento cos ricavata con
quella del singolo invertitore.
c) Confrontare i margini di rumore del singolo invertitore e della cascata.

11
Il

I
I
:;11

I~

i'

~I
o

1.5

Vi

3.5

6.48 Disegnareil circuito di una porta NAND CMOS a due ingressi.


Soluzione

..

.
I

oY

111

'.

,I

"\

70

6.49

Capitolo 6

Se gli invertitori del Problema 6.45 fossero fabbricati in tecnologica CMOS, si potrebbe ancora collegarne insieme le uscite e ottenere la stessa relazione logica tra Y, A e
B? Argomentare la risposta.

6.50

Si consideri il circuito di Figura 6.30a del testo i cui MOSFET sono descritti nel
Paragrafo 6.8. La tensione di ingresso vi varia linearmente nel tempo e raggiunge 5 V
in 100 J.LS.
a) Disegnare l'andamento nel tempo della corrente nel circuito.
b) Qual la potenza media dissipata in ogni intervallo di 100 J.Ls?

[0.088

6.51

J.LW]

L'ingresso dell'invertitore CMOS in Figura 6.30a, descritto nel Paragrafo 6.8, mostrato in figura.
a) Determinare la potenza media dissipata in un ciclo.
b) Il risultato ottenuto in a) aumenta, diminuisce o rimane inalterato al diminuire
di T (aumentare della frequenza)?
Vi,

6.52

6.53

I
I
IJ

il

6.54

Disegnare il circuito CMOS che realizza la funzione logica ottenuta nel Problema 6.46.
Si consideri la porta di trasmissione mostrata in Figura 6.32 del testo con applicate le
tensioni di controllo V(O)= -5 V, V(1)= 5 Ve una sinusoide di 5 V di ampiezzadi
picco.
Si supponga la tensione di soglia VT= O.
a) Verificare che l'intera sinusoide presente in uscita se C = V(1).
b) Mostrare che la trasmissione attraverso la porta non avviene se C = V(O).
c) Ripetere le parti a) e b) ponendo VT= 2.5 V.
Indicare l'intervallo della tensione di ingresso per cui si ha la conduzione di Ql
e Q2.
d) Tracciare l'andamento della tensione di uscita supponendo l'ingresso sinusoidale di ampiezza pari a 7.5 V di picco e la tensione di controllo pari a V(l).
e) Ripetere la parte d) ponendo la tensione di controllo pari a V(O)e VT = 2.5 V.
L'invertitore a BJT in Figura 6.34a del testo stato progettato con RB = 12 kQ,
Re = 3 kQ e Vee = 6 V.
Le correnti inverse di saturazione sono trascurabili.

Circuiti logici (digitali) elementari 71

a) Determinare il valore minimo di

~F per

portare il transistore al limite della

saturazionequando Vs = V(1) = 6 V.
b) Supponendoche l'uscita del transistore sia al valore V(1) per la met del tempo,
calcolare la potenza media dissipata.
a) [4.39]

b) [7.1 mW]

6.55 Per il transistore usato in Figura 6.34a del testo si ha 50::; ~F::; 150. La tensione di
alimentazionevale 5 V, V(O)= 0.3 V e V(l) = 4.8 V. L'impulso di corrente in uscita
deveessere di .lOmA.
a) DeterminareRHe Re affinch il transistore sia al limite della saturazione con il
valore minimo di ~F'
b) Supponendoche il transistore sia acceso per la met del tempo, determinare la
potenza media dissipata

dalla porta. Si usi

~F =

150.

c) Stabilire, senza risolvere nuovamente il problema, se la risposta alla parte b)


sensibilmente diversa nel caso in cui sia ~F = 50.

a) [20.5 kO;

0.48 ill]

b) [25.45 mW]

6.56 L'invertitoremostrato pilota N porte uguali.


a) Con ~F = 40, per quale valore di vi = V(1) si ha il transistore al limite della
saturazione?
b) Dato Vi= V(O)= 0.3 V, calcolare N supponendoche ciascuno degli stadi a valle
sia al limite della saturazione.
+5v
2.4 kQ

20 kf!

v,

a) [1.7V]

b) [27]

6.57 L'invertitoredel Problema 6.55 pilota N porte uguali.


a) Calcolare il valore minimo di ~F del transistore considerando
sia al limite della saturazione quando acceso.

b) Determinareil valore di N quando Vo = V(1).


c) Qual il valore approssimato dei margini di rumore?
a) [47.8] b) [2]
NML = 0.4 V]
c) [NMH=8 mV;

che il transistore

72 Capitolo 6

Nell'invertitore di Figura 6.34a del testo, con Vcc = lO V, Rc = 500 Q e RH = 50 kQ,


viene usato un transistore 2N2222A.

6.59

Il circuito mostrato in figura viene talvolta usato come invertitore in circuiti logici

6.58

Disegnare la caratteristica di trasferimento della porta per O~ vi ~ lO V.

TTL. I transistori sono identici e hanno

~F = 25 e ~R = 0.5.

Si ponga inoltre

V(O)= 0.2 V e V(l) = 3.5 V.


a) Verificare che il circuito si comporta da invertitore.
b) Determinare le correnti di base e di collettore in ciascun transistore per Vs = V(O)
e Vs = V(l).
c) Qual il valore del fan-out?
+5V

R2
(1.2k!"!)
+

v,

R3
(1.2 k!"!)

b) [I81 = 1 mA;

= 183 = IC3 = O; 181= 0.70 mA; 182= 1.05 mA


IC) = 61.0 mA]

ICI:::::O; IC2 = 182

183= 2.44 mA; IC2= 1.98 mA;


c) [35]
6.60

Ricavare la caratteristica di trasferimento del circuito del Problema 6.59.

6.61

Un diodo Schottky viene collegato tra base e collettore nel circuito del Problema 6.56.
Tracciare la caratteristica di trasferimento per O ~ Vs~ 5 V e valutare i margini di
rumore.
NML = 0.4 V]

6.62

Il transistore del circuito mostrato nella figura di pagina seguente ha ~F = 50. Determinare Voe le correnti di base, collettore e nel diodo quando Vs= V(l) = 4 V.

[vo= 0.3 V;

Ic= 2.48 mA;

ID= 0.13 mA;

18= 0.0496 mA]

!!!Il

Circuiti logici (digitali) elementari 73


+5v
Re
(2k!1)
+

RB
(18k!1)
v,

Vo

6.63 Determinare il fan-out del circuito nel Problema 6.62, dato V(O)= 0.3 V.
[N = 2]
6.64 a) Nel circuito mostrato in figura verificare che Y = (ABC).
b) Quanto vale il fan-out se PF = 25?
c) Qual la potenza media dissipata dalla porta nell 'ipotesi che Y = V(I) per il 50%
del tempo?
+5v

4k!1

2 k!1
4 k!1

A
y

c
lkf!

b) [N= 50]

c) [14.4 mW]

6.65 a) Per la porta NAND TTL di Figura 6.37 del testo, calcolare il valore PF(min)che

garantisceil funzionamentocorretto.Si suppongacheQ2e Q3saturinoquando

tutti gli ingressi sono a V(I) e per QI sia PR= 0.1.


b) Ripetere la parte a), supponendo che Q2 rimanga nella regione attiva e Q3 saturi,
quando tutti gli ingressi sono a V(I).

a) [2.820]

b) [0.957<PF <2.381]

6.66 a) Tracciare la caratteristica di trasferimento della porta NAND TTL di Figura 6.37, indicando accuratamente lo stato di ciascun transistore in tutti i tratti
della caratteristica. Si assuma PF = 25 e PR = 0.2 per tutti i transistori.

74 Capitolo 6
b) Determinare i margini di rumore.
c) Determinare il fan-out.
Soluzione
In assenza di carichi, con vi < 0.5 V, QI saturo e di conseguenza Q2 e Q3 sono interdetti.
Quando Vi = 0.5 V, si ha VBE2
= VCEI+ vi = 0.2 + 0.5 = 0.7 V, tensione che in grado di
accendere Q2, anche se non scorre ancora corrente in R3. Un aumento di Viporta a polarizzare
Ql in zona inversa (prima in saturazione inversa e poi in zona attiva inversa) e alla conduzione di Q2, la quale porta poi alla conduzione di Q3. Questo fatto produce una caduta su
Rc, per cui la tensione di uscita Vo= Y diminuisce. Ulteriori aumenti di Vi portano alla
saturazione di Q2 con Q3 in zona attiva diretta. Infine, Q3 satura e la tensione di uscita viene
limitata a VCE(sal)= 0.2 V.

0.2

'I

0.5

1.2

1.7

Nota: Per un transistore integrato di piccole dimensioni VCEin saturazione pu scendere al


di sotto di 0.2 V. Dal punto di vista teorico VCEin saturazione potrebbe anche essere leggermente negativa.
Quando Q2 e Q3 sono saturi, si ha Vp= 1.6 Ve VBl= 2.3 V. Per polarizzare inversamente la
giunzione base-emettitore di QI, deve essere Vi> 1.7 V, cos che VBEI< 0.6 V. Quando
Vi = 1.3 V, Ql saturo nella regione inversa. Poich per accendere contemporaneamente Q2
e Q3 necessaria una tensione Vp di almeno 1.4 V e in saturazione inversa VCE= 0.2 V, si
ha Vi= VCE+ Vp= 1.2 V.
6.67

La porta NAND TTL mostrata in figura utilizza uno stadio totem-pole modificato. Si
supponga che gli ingressi siano forniti dalle uscite di porte identiche a questa e che
~F= 20 e ~R = 0.5.
a) Dato A = B = C = V(l), determinare le correnti che scorrono in ogni resistenza,
collettore e base; valutare inoltre i valori delle tensioni rispetto a massa di
ciascuna base e collettore. Si verifichi che Q5 lavora nella regione attiva.
b) Ripetere la parte a) nella situazione in cui almeno uno degli ingressi al valore
V(O). Si verifichi che Q5 lavora in saturazione.
c) Determinare i livelli logici.
d) Determinare il fan-out.

Circuiti logici (digitali) elementari

75

+5V

4 kO

1.4kO

"-.

1200

Q5

N
porte
identiche

B
C
2 kO

c) [V(O) = 0.2 V;

V(l) = 1.65 V]

d) [61]

6.68 a) Nel circuito mostrato nella figura a) si ha che Vs = V(l) = 5 V per un lungo
periodo di tempo. Per t = O, VS= V(O)= 0.2 V. Determinare il tempo di salita di
vo'

+5 v

+5 v

(a)

5 kO

0.5 kO

(b)

b) Per ridurre il tempo di salita visto in a), viene aggiunto, come indicato nella
figura b), un circuito attivo di pull-up ai capi della resistenza da 5 kQ. Spiegare
il funzionamento del circuito e la sua efficacia ai fini della riduzione del tempo
di sali ta.
c) Perch la semplice sostituzione della resistenza da 5 kn con una da 0.5 kQ
efficace per la riduzione del tempo di salita?

76 Capitolo 6

6.69

L'uscita della porta TTL di Figura 6.38 del testo viene involontariamente cortocircuitata a massa. Determinare la corrente di corto circuito dato 13F = 20 e che a) tutti gli
ingressi siano a livello V(l ); b) almeno un ingresso sia a livello V(O).
[O;

6.70

43.5 mA]

La porta TTL in figura ha gli ingressi collegati insieme e i transistori, tutti uguali tra
loro, caratterizzati da I3R= 0.5.
a) Determinare 13F(min)affinch la porta funzioni correttamente. Si supponga che
Q2 e Q3 saturino e Vs= V( l).
b) Ripetere la parte a), supponendo che Q2 non saturi.
+5v

130 f!

5 kf!

v,
v.

\.4 kf!

a) [2.47]

6.71

b) [2.10<I3F<2.41]

a) Tracciare la caratteristica di trasferimento del circuito nel Problema 6.70, supponendo

13F

= 25.

b) Quanto vale il fan-out?


c) Calcolare in maniera approssimata i margini di rumore.

6.72

b) [20]

c) [NMH= 3.2 V;

NML = 0.3]

a) Ricavare la caratteristica di trasferimento per l'uscita OR della porta ECL di


Figura 6.47 del testo.
b) Determinare i margini di rumore.

Soluzione
a) Si supponga il valore di 13F sufficientemente elevato in modo da trascurare sempre Il
correnti di base. Si ha che VR= VB4 - VBE4e VBE4pu essere valutato come equivalente d

Circuiti logici (digitali) elementari 77

Thvenin della rete di base di Q4 come mostrato. Assumeremo VBE= 0.75 V per i dispositivi
di piccola dimensione utilizzati nella ECL.

,r

2VD~.

,--

907f1

i498J

,,
I

,
i

1-- - --~E~=":::::_I

v -

907
907
TI,- 907+ 4980 (-VEE+ 2VD) = 5887(-5.2+

1.5)=-0.57

VR= -0.57 -0.75 = -1.32 V


Si supponga che QI e Q3 siano spenti e che Q2 sia acceso. Allora si ha
VE2 = - VB1 + VR

-11 =

= -0.75 -1.32 = -2.07 V

V1 + VEE- -2.07 + 5.2 = 4.02 mA

Poich IC2 =

779

1/11,

v C2 = -/C2 x 0.245 = -4.02 x 0.245 = -0.984 V


VCE2 = VC2

VE2

= -0.984

- (-2.07)

= 1.086

V > 0.3 V

per cui Q2 in zona attiva.


Vo2

= -VBE6

+ VC2 =

-0.75. - 0.984 = -1.734 V = V(O)

Essendo Ql e Q3 interdetti, Voi = -VBE5 = -0.75 V = V(1). Se invece QI (e/o Q3) conduce e
VBI= -0.75 V, si ha che Q2 interdetto e
IIEd

= (VEI + VEE)/RE= (VBI -

VBEI

+ VEE)/RE

= (-0.75 - 0.75 + 5.2)/0.779 = 4.75 mA


Siccome ICI = IIEd,
VC! = -lclRI

= -4.75 x 0.22 = -1.04 V

Voi = VCI - VBE5= -1.04 - 0.75 = -1.79 V


Con IC2 ~ Osi ha
Vo2

= -VBE6 = -0.75 V

78 Capitolo 6
Quando !VBI - VRI > 4 VT>il circuito si comporta nella maniera appena descritta, quando
invece si ha

IVBI -

VRI< 4 VT>il circuito ha un comportamento

lineare. La caratteristica

di

trasferimento quella sotto riportata.


VR
-1.32

-1.42

-1.22
"j.V

NOR

OR

OR

-~

NOR

-0.75

-].734

( vedere il problema 6.73 )

b) NMH = -0.75 - (-1.22) = 0.47 V

NML = -1.42 - (-1.74) = 0.32 V

6.73 Ripetere il Problema 6.72 per l'uscita NOR.

Soluzione
a) Utilizzando i risultati ottenuti nella risoluzione del Problema 6.72, si nota che VoIcostituisce l'uscita NOR.
La caratteristica di txasferimento invertita rispetto a quella gi calcolata nel Problema 6.72
ed stata riportata nella figura sopra. Quando Vi> -0.75 V, un aumento di Vj stessa potr
portare alla saturazione di Q1. Ponendo VCE(sal)
= 0.2 V, si ha
ICI

= IlEd = [0.2- (-5.2)]/(0.220+ 0.779)= 5 mA

VEI = IIEIIRE-

VEE

=5

x 0.779 - 5.2 = -1.30 V e

Vi = VBI = VBEI+ VEI = 0.80 - 1.30 = -0.5 V


Una volta che il transistore saturo, l'ulteriore aumento della corrente di base determina
l'aumento di VEe la diminuzione di lc, come descritto nel Capitolo 3 del testo. Quindi, per
Vj> -0.5 V, la caratteristica NOR assume la forma

-0.5
I
I
I
I

VO.
V

Circuiti logici (digitali) elementari 79


b) I margini di rumore rimangono quelli gi calcolati nel Problema 6.72.
6.74

Ricavare i margini di rumore relati vi ai punti a pendenza unitaria per il deviatore di


corrente. Si suggerisce di utilizzare le espressioni analitiche di forma esponenziale
relative a ICI e IC2'

Soluzione
Poich

Vo2

= -VBE6 -

IC2R2, i punti dove Vo2 ha tangente unitaria saranno esattamente

quelli

dove unitaria la tangente di IC2R2.Quindi,


aFIEER2
IC2R2= l + e.v,/vr u
Ponendo A = a FIEER2e x = v/V p otteniamo

u=-

A
e
l+e.x

-1

Quindi
(l + e.x)2= l + 2f.x + f.2x = +Ae.xoppure
e2x + eX(2

A) + l

=O

Questa una formula quadratica in eX.Ponendo y = eX,si ottiene


y2 + (2

A-2
y=~[l:bJl-

A)y + l

=O

4/(A - 2)2]

Detti YI e Y2i due valori cos ottenuti, da questi si ottengono XI = InYI e X2 = InY2' Siccome
x= viVT=

(Vi - VR)IVT; i valori corrispondenti

di vi sono Vii = VR + VTlnYI e vi2

= VR

+ VTlnY2'Questi valori corrispondono a V/Le V/Il (uno dei due valori YI o Y2 minore di l,
cos che il suo logaritmo minore di O). Sostituendo i valori trovati nell'espressione di Vo2
si ottengono i valori di VOlie VaL' dai quali si risale poi al valore dei margini di rumore.

6.75 a) Determinare V(O) e V(l) per la porta ECL elementare di Figura 6.47 del testo,
considerando anche le correnti di base. Si supponga ~F = 50.
b) Quanto valgono i margini di rumore?

6.76

Dimostrare che, quando Q2 conduce, IC2 nella Figura 6.45a del testo maggiore di
ICI (con Ql in conduzione).

6.77

Per il circuito mostrato nella figura di pagina seguente si ha VEE 5 V, VR =-1.2 Ve


v" proviene dall'uscita
di una porta identica. I livelli logici sono V(O) = -1.6 V,

V(l) = -0.8 Vela

corrente massima in ciascun transistore 6 mA. Si supponga

80

Capitolo 6

13F l in modo da trascurare le correnti di base. Determinare


R\, R2, RA, RH e RE'

i valori delle resistenze

--L-

Q3

VR
V02
RI

e
R2

VOI

I
..

!!!!!

7
Circuiti digitali combinatori

7.1 a) Indicare come realizzare Sn dell'Equazione (7.1) del testo con porte AND, OR
e NOT.

b) Verificare che la somma Sn generata da un full-adder pu essere posta nella


forma

7,,2 a) Per comodit supponiamo

--

che An

= A, Bn = B, Cn- l = C e Cn= C. Tramite

l'Equazione
(7.4)
Cn= BnCn-l + Cn-l An + AnBn
che esprime C dimostrare che
C=BC+CA+AB
b) ValutareD = (A + B + C) C e dimostrare che Sn nell'Equazione (7.1)
Sn=AnBnCn-l + AliBn Cn-l +AnBn CII-l + AnBn Cn-I
data da

Soluzione

--a) C =BC + CA + AB

- - =

= (B q(

- -

(B+ ex C + AXA + B)

--

--

--

C=BCA+BA+CA+
PoichX + x= X, si ha

--

= (B C + B A

NotandocheXX = X otteniamo

- ---

CA)(A B) (De Morgan)

--

--

--

--

--

--

CA+BC+BA+BC+
.

+ C C + C A)(A + B)

--CAB

82 Capitolo 7
--

--

--

--

--

--

--

--

c =B A( C + l) + C A + B C = B A + C A + B C = B C + C A + A B

---b) D = (A + B + C) C = (A + B + C) (B C + C A + A B)
Siccome XX = O,allora

D=ABC+BCA+CAB
Dall'Equazione (7.1)
Sn = A li C + A B C + A B C + ABC = D + ABC

7.4

Si consideri un sistema digitale a tre ingressi A, B e C, la cui uscita Y deve essere


uguale a l se due o tre degli ingressi sono a l.
a) Scrivere la tabella di verit della funzione realizzata.
b) Ricavare dalla tabella di verit l'espressione booleana di Y.
c) Minimizzare Ye mostrarne lo schema logico.
Il tempo necessario per sommare due numeri in parallelo determinato dal tempo
necessario alla propagazione del riporto lungo la parola. Con l'impiego di qualche
logica aggiuntiva, questa propagazione del riporto pu essere evitata generando un
riporto look-ahead. Dimostrare che nella somma di due parole di 4 bit (A3A2AlAo e
B3B2B)BO'dove A3 il MSB) il riporto in uscita C3 ha la seguente espressione
----------dove C-l il riporto di ingresso. Si noti che il riporto in uscita espresso come
funzione delle sole variabili di ingresso e non contiene riporti intermedi. Si suggerisce
di applicare ricorsivamente l'Equazione (7.5)
Cn = Bn Cn-l + Cn-l An + AnBn'
espressa nella forma Cn= Cn-l (B~n) + (An + Bn), per 4 volte (con Il = O, 1,2 e 3).
Verificare la tabella di verit del sistema mostrato in figura.

Ingressi
di controllo
L

A a .

o---

Ma

-..o

O
l
l

O
l
O
l

I Uscita

1---;
A
A
l
O

Circuiti digitali combinatori

83

a) Verificare che una porta OR-esclusivo in grado di realizzare il complemento


di un dato.
'
b) Se un ingresso detto A, l'altro (quello di controllo) C e l'uscita Y, si ha Y = A
per C = 1 o C = O?
[O]

7.7

7.8

a) Ricavare la tabella di verit del semi-sottrattore binario che realizza A meno B


(corrispondente allo half-adder in Figura 7.4 del testo). Invece del riporto si
introduca un prestito P.
b) Verificare che la cifra D ottenibile tramite una porta OR-esclusivo e che P
segue la logica "B ma non A".
Si consideri un comparatore a 8 bit. Spiegare la ragione dei collegamenti C' = CL>
D' = DL ed E' = EL per i chip che operano sui bit pi significativi. Si suggerisce di
aggiungere 4 a ciascun pedice nella Figura 7.13 e di estendere le Equazioni (7.12) e
(7.13) di E e C per tenere conto di tutti i bit.

Soluzione
I collegamenti utilizzati nella figura possono essere spiegati nel modo seguente: si prendono
e si confrontano tra loro i primi quattro bit (LSB) di A e B nel circuito le gli ultimi quattro
bit (MSB) di A e B nel circuito 2. Nello schema riportato nella Figura 7.13 del testo sono
descritti i collegamenti interni di ogni circuito, con riferimento ai segnali C' ed E' (il segnale
D' e la circuitistica ad esso associata non sono mostrati).

I I I I

D'o
E'2
I

I I I I

E,=.
2
I

Se
A

= B -?

= 1 -?

dove
EL = EoE.E2E3
E~4EsE6E7 = 1

B39 'j>9 'j>BoA39 9 9 9 Ao

A4

EoE.E2E3E4EsE6E7=1

D',

""=

C' l

..

84 Capitolo 7

per cui il collegamento di EL giustificato. Se invece


A > B ~ C

1 ~ Aii7 + E~6B6 + E7E6AsBs + E7E6EsA4B4


+ E7E6EsEiA3B3

+ E3E2E(AOBo)

+ E3A2B2 + E3E2A.B(

7.9

Si consideri un comparatore che ha in ingresso due parole da n bit e ali 'uscita i segnali
E, C e D di Figura 7.13, in cui per non sono disponibili i terminali di ingresso E, C
e IY. Quali elementi logici aggiunti vi sono necessari per effettuare il confronto di due
numeri da 2n bit utilizzando due di tali comparatori a n bit?

7.10

Si considerino due parole di 5 bit SAA3A2A(AOe SBB3B2B(BO'dove,SA e SB sono i bit


di segno e i restanti bit indicano il modulo della parola. SA (SB) = O significa che la
parola corrispondente positiva, mentre SA (SB) = l significa che negativa. Progettare un sistema in grado di eseguire il confronto tra le due parole, utilizzando un
comparatore a 4 bit per il confronto dei moduli e uno a l bit per confrontare i segni.

7.11

a) Con l'ausilio di una tabella di verit verificare l'identit booleana


Y = (A Ej;)B) E9C = A E9(B E9C)

b) Verificare che si ottiene Y = I (O) se pari a l un numero dispari (pari) di


variabili. Questo risultato valido non solo per tre, ma per un numero qualsiasi
di ingressi ed stato utilizzato nel Paragrafo 7.5 per realizzare un controllore di
parit.

7.12

Costruire la tabella di verit dell'albero di OR-esclusivi in Figura 7.14 per tutti i


possibili ingressi A, B, C e D. Si considerino anche le uscite intermedie A E>
B e C E9D
insieme all'uscita Z. Verificare che Z = l (O)per parit dispari (pari).

7.13

a) Disegnare lo schema logico di un generatore di parit su parole di 8 bit.


b) Verificare che l'uscita vale O(l) per parit dispari (pari).

7.14

a) . Si indichi un controllore di parit a 8 bit come un blocco con 8 bit di ingresso

(designati con ~! simbolo A(), un'uscita P( e un ingresso di controllo p... Si


consideri anche un secondo elemento a 8 bit con ingressiA2, uscita P2 e controllo
P2'. Mostrare come porre in cascata i due elementi per ottenere un controllore
di parit dispari su parole di 16 bit. Verificare che il sistema funziona correttamente se p(' = I, considerando le quattro possibili combinazioni di parit tra A l
e A2.
b) Mostrare come porre in cascata tre elementi per ottenere la parit di una parola
a 24 bit. Per avere parit dispari, deve essere p(' = l oppure O?
c) Mostrare come porre in cascata pi elementi per ottenere la parit di parole a lO
bit.

- -~

+"

Circuiti digitali combinatori 85


Soluzione
a)

Essendo PI' = l, abbiamo le combinazioni elencate nella tabella sottostante.


Parit
diA!

PI

Parit
diA2

P2

Parit
diAI eA2

dispari
dispari
pari
pari

1
1
O
O

dispari
pari
pari
dispari

1
O
1
O

pari
dispari
pari
dispari

Questo verifica la correttezza della soluzione.


b) facile verificare, costruendo una tabella analoga a quella utilizzata nella parte a)
dell'esercizio, che deve essere PI' = Oper garantire che il sistema funzioni correttamente. In
generale si pu affermare che P l' = l se il numero di unit in cascata pari, mentre P l' = O
se il numero di unit in cascata dispari.

c) La soluzione identica a quella proposta nella parte a) dell' esercizio, eccetto il fatto che
sei degli ingressi devono essere posti a massa.
7.15

a) Disegnare lo schema di un decodificatore da 4 a lO linee.


b) Mostrare come convertirlo in un decodificatore da 3 a 8 linee.
Disegnare il diagramma a blocchi di un albero di demultiplexer con 32 uscite, utilizzando NI = 8 e N2 = 4. Illustrarne il funzionamento facendo riferimento alla linea
numero 25.

Soluzione
La linea di uscita numero 25 corrisponde a un indirizzo EDCBA = 1100 l, dove i due bit meno
significativi vanno a N2, mentre i tre bit pi significativi vanno a NI. Supponendo di avere
disponibili due elementi N2 per chip (demultiplexer da l a 4 linee ), il numero totale dei circuiti
integrati richiesti l + 8/2 = 5.

---

86 Capitolo 7

EDC =000

~
B

001

o
I
2
3

N2=4

4
5
6
7

r-::~
B.A

sq~

24
25
26
27
B

A
28
29
30
31

N2

111

~,
";z."

~
B

a) Disegnare lo schema a blocchi di un albero di demultiplexer con 1024 uscite. Si


noti che, essendo 1024 = 16 x 8 x 8, sono necessari due livelli di ramificazione.
b) Quanti circuiti integrati sono necessari?
c) Supponendo di considerare 1024 = 16 x 16 x 4, indicare la possibile soluzione
e determinare il numero di circuiti integrati necessari.

Soluzione

8 xl6 chip

00000oo

a)

N3 8
O

0000

8 uscite

.Tb
.

C B A

7
I chip

L-

0000111
o

8 uscite

,;)J
C B A

15
1111000

,
J I HG

...

I}
I

obb

C B A
I

1111111

8 uscite

'--"
N3

8 uscite
1=

Circuiti digitali combinatori

87

b) Il numero totale di circuiti integrati pari a l + 16 + 8 x 16 = l + 16 + 128 = 145.


c)
16 x 16 chip

} 4 uscite

I chip
O

J666

J/HG

o
B

o
A

15

Quanti ingressi di porte NAND ha un demultiplexer da 1 a 16?


Di quanti ingressi dotato un demultiplexer da l a 16 realizzato utilizzando
solamente demultiplexer da l a 4?
a) [80]

b) [60]

7.19

a) Disegnare lo schema logico di un multiplexer da 6 a l.


b) Come si pu espandere tale rete per ottenere un multiplexer da 8 a 1.

7.20

Progettare un sistema che utilizza due chip selettori dati da 16 a l linea per ottenere
un selettore di l dato fra 32. Spiegare il modo di funzionamento del sistema. Come
suggerimento si consideri che l'ingress~ di abilitazione S2 di un elemento pari al
complemento dell'ingresso SI dell'altro e che le uscite Y1 e Y2 dei due circuiti sono
gli ingressi di una porta OR che genera l'uscita Y del sistema.

Soluzione

Uscita
y

A
B
C
D
E
Abilitazione

y.

Y2

Selettore
dati I

Selettore
dati 2

88

Capitolo 7

Gli ingressi E, D, C, B e A formano il codice a 5 bit. Quando E = Osi ottiene la parola ODBCA,
cio un numero compreso tra Oe 15. Quando invece E = 1 si ottiene la parola lDBCA, cio
un numero compreso tra 16 e 31. Quando
E = O,

e quindi Y= O+ J0 =J0.
Quandoinvece
E=l,
SI=1
e quindi Y=J0 + O=J0.

7.21

7.22

(O 5,j 5, 15)

SI = O e YI = J0,
eY1=0,

S2=0

(16~j~31)

eY2=J0

a)

Disegnare il diagramma a blocchi di un selettore di l linea tra 32 come in


Figura 7.22, ma con N2 = 4 e N1 = 8. Spiegarne il funzionamento facendo riferimento all'ingresso X25'
b) Quanti circuiti integrati sono necessari?
[5]

Ripetere il Problema 7.21 per un multiplexer


circuito integrato.

64 a l, utilizzando

lo stesso tipo di

[9]
7.23

a) Disegnare lo schema a blocchi di un multiplexer


che 512 = 16 x 8 x 4.
b)

con 512 ingressi ricordando

Quanti circuiti integrati sono necessari?

Soluzione
N3=16

a)

N3.0

16:l

Lo

N2=8
Loo-

XIS

X'8

..

N3.1

X"8

-<>L

16: I

X"
16:1

:"

j.-

G F

Primostadio -.j

4: l

J3

I H

;:

D C B A
di 32 elementi

NI

XSII

x'0

DCBA

"

j.-

Secondo
stadio-.j
di 4 elementi

j.- Terzostadio -.j

Circuiti digitali combinatori 89

b) Sono necessari 32 circuiti integrati da 16 linee a 1 linea, 4 circuiti integrati da 8 a 1 e


metdi un circuito integrato da 8 a l (si utilizza come selettore di una linea su 4), per un
totale di 36.5 chip.

7.24 a) Realizzare la somma SII di un full-adder espressa dall'Equazione (7.1) con un


multiplexer.
Trovare i valori X in termini di C, C, O e l. Per semplicit si eliminino i pedici
di A, B e C e si ponga Y==SII'
b) Realizzare l'Equazione (7.2) CII= AIIBIICII-1+ Aiincn-, + AIIBIICII-1+ AIIB" Cn-I
del riporto Cn tramite un multiplexer. Sia Cn-l ==C e Cn ==Y.
c) Si pu utilizzare lo stesso multiplexer per ottenere sia Sn che Cn? Argomentare
la risposta.

7.25 Utilizzare un multiplexer per sintetizzare l'equazione logica combinatoria


Y=DCBA

+ DCBA + DCBA + DCBA +DCBA + DCBA + DCBA + DCBA

Quanti ingressi sono necessari? Trovare i valori degli ingressi X.


= X = D' X 4 = X l' = D' tutti g li altri sono O]
[8', X 62'= X = l' X SO,
7.26

Si consideri un sistema digitale che realizza una logica di maggioranza dotato di


quattro ingressi A, B, C, D e di un uscita Y che vale l se tre o quattro degli ingressi
sono a l.
a) Scrivere l'espressione booleana di Y.
b) Se per realizzare questa funzione si utilizza un multiplexer, quali devono essere
i valori degli ingressi X?
tutti gli altri sono O]

XS=D;

7.27 Progettare un codificatore a matrice di diodi che soddisfi la seguente tabella di verit.
Uscite

Ingressi
H/3

W2

Wl

Wo

Y3

Y2

YI

Yo

O
O
O
1

O
O
l
O

O
l
O
O

l
O
O
O

O
l
l
O

l
l
1
O

l
O
O
1

1
O
1
O

7.28 a) Progettare un codificatore con transistori multiemettitore che soddisfi la seguente tabella di verit.
b) Quanti transistori sono necessari e quanti emetti tori ci sono in ciascun transistore?

90 Capitolo 7

Uscite

Ingressi

[3;

7.29

W2

Wl

Wo

Y4

Y3

Y2

Y[

Yo

O
O
l

O
l
O

l
O
O

l
l
O

O
l
l

l
l
O

l
O
l

O
O
l

Qo=2;

QI =2;

Q2 = 3]

Lo schema a blocchi della matrice di un decodificatore a 3 ingressi (A, B e C) e 8 uscite


(da Yo a Y7) indicato in figura.
Il bit Ys deve valere l quando il codice di ingresso vale lOl, corrispondente al numero
decimale 5.
a) Indicare quale deve essere il collegamento dei diodi sulla linea Ys.
b) Ripetere la parte a) anche per Y2, Y3 e Y4.
sv

. >

A
Il
B
B

c
C
Ys

Ya

Soluzione

a) Se poniamo A come bitmeno significativo, Ys = 101 = CBA. Di conseguenza, costruendo


un AND a logica positiva a diodi, si ottiene la figura di pagina seguente.
b) Y2 = 010= CBA, Y3= 011= CBA, Y4= 100= CBA. Con i collegamentiindicatinella
figura quando l'ingresso 010 = 2, si ha Y2 alto; quando invece l'ingresso 011 = 3, si ha
Y3alto, e cos via.

Circuiti digitali combinatori 91


+sv

A
Il
B
jj

c
E

7.30 Per il codificatore con priorit di Tabella 7.3 si verifichi che:


a)

Y3 = W9 + Wg

b)

Y2 = (W9+ Wg)(W7+ W6 + Ws + W4)

Soluzione
a) Dalla Tabella 7.3, facendo uso delle propriet illustrate nella Tabella 6.3, si ottiene
Y3 = WgW9 + W9 = Wg+ W9
b) Dalla Tabella 7.3 si ottiene
Y2 = W4WSW6W7WgW9+ WSW6W7WgW9+ W6W7W8W9+ W7WgW9

= WgW9

(W4WSW6W7

Utilizzando l'Equazione

+ WSW6W7

+ W6W7 + W7)

(6.18) AB + B = A + B, con B = W7 e

otteniamo
Y2 = WgW9 (W4WSW6

+ WSW6 + W6 + W7)

Analogamente ponendo B = W6 e A = W4Ws + Ws, deriva che

92 Capitolo 7

Applicando ancora l'Equazione (6.18) con B = Ws e la legge di De Morgan al primo termine


del prodotto si ottiene infine la relazione

7.31

Per il codificatore con priorit da lO linee decimali a 4 linee BCD si verifichi che:
Yo= W9+ Wg(W7+ W6Ws+ W6W4W3+ W6W4W2W\)

Soluzione
Dalla Tabella 7.3 si ottiene

----

--------

------

~=~+~~~+~~~~~+~~~~~~~+~~~~~~~~~
Utilizzando l'Equazione (6.18) AB + B = A + B, con B = W9

-----

---

-------

------

---Utilizzando ancora l'Equazione (6.18) con B = W7

---

-----

---Utilizzando ancora l'Equazione (6.18) con B =' Ws

Utilizzando ancora l'Equazione (6.18) con B = W3 si ottiene la relazione finale

---

7.32

a) Determinare la tabella di verit di un codificatore con priorit da 8 linee a 3 linee


(ottale), utilizzando il simbolo X per indicare uno stato non specificato.
b) Determinare l'espressione di Yo.

7.33

Ripetere il Problema 7.32 per YI.

7.34

a) Realizzare la conversione di codice indicata nella tabella sotto riportata per


mezzo di una memoria a sola lettura (ROM). Si indichino tutti i collegamenti tra
gli ingressi X e le uscite Y. Si usino i simboli standard per inverti tori, porte AND
e OR.

Circuiti digitali combinatori 93

Uscite

Ingressi
XI

Xo

Y3

Y2

YI

Yo

O
O
l
l

O
l
O
l

l
O
O
l

O
l
l
l

l
O
l
O

l
l
l
O

b) Realizzare le porte OR come transistori multiemettitore.


7.35

a) Disegnare lo schema a blocchi di una ROM 1024 x 4 bit con un indirizzamento


bidirezionale.
b) Quante porte NAND sono necessarie?
c) Quanti transistori devono essere usati nella matrice di memoria e quanti emettitori deve avere ciascun transistore?
b) [132]

7.36

c) [64;

64]

Si consideri una ROM 1024 x 8 bit con indirizzamento bidimensionale realizzato con
selettori da 8 a I linea.
a) Quanti bit sono necessari per indirizzare la ROM?
b) Quanti bit sono necessari per l'indirizzo X?
c) Quante porte NAND sono richieste?
d) Specificare il numero dei transistori nella matrice di memoria e quanti emetti tori
deve avere ciascun transistore.
a) [lO]

b) [7]

c) [200]

d) [128;

64]

7.37 a) Scrivere l'espressione di Yoe Y2nel convertitore da codice binario a codice Gray.
b) Indicare come realizzare la funzione Yo utilizzando dei diodi.
7.38

7.39

a) Esprimere .Ia relazione tra gli ingressi e le uscite Y3 e Y2 nel convertitore da


codice Gray a codice binario.
b) Indicare come realizzare Y3 per mezzo di transistori.
a) Scrivere l'espressione canonica in somme di prodotti di Ys della Tabella 7.5 per
il codificatore a sette segmenti.
b) Verificare che questa pu essere espressa in forma minima come
Ys

= D C A + CBA + BA

7.40 Minimizzare l'Equazione (7.33)

--

Yo= D C BA + D CB A + D CB A + DCBA + DCBA + DCB A + DCBA + DCBA

94 Capitolo 7

fino a ottenere l'Equazione (7.34).


Yo=D CBA + CA +DB
Soluzione
Poich DCBA = DCBA + DCBA, si pu manipolare l'Equazione (7.33) nel modo seguente
-

--

Yo= D C BA + DCB A + DCBA + DCBA + DCBA + DCBA + DCB A + DCBA (+ DCBA)

=D C BA + CB A + DCB
7.41

Si consideri una ROM da 4 kbit con uscita espressa su 4 bit. Se il codificatorf; della
memoria ha forma quadrata, quanti bit sono necessari per
a) L'indirizzo X?
b) L'indirizzo Y?
c) Disegnare lo schema a blocchi del sistema.
a) [6]

7.42

--+ DCB+ CBA = D C BA + CA + DB

b) [4]

Si consideri una ROM da 8 kbit con uscita espressa su 8 bit. Se la matrice di memoria
ha 128 righe, quanti bitsono necessari per
a) l'indirizzo X?
b) L'indirizzo Y?
c) Ripetere le parti a) e b) supponendo che la matrice di memoria abbia 64 righe.
d) Quante parole contiene questa ROM e quanti sono i bit necessari per indirizzarla? Verificare la risposta fornita confrontando la con la somma dei bit
degli indirizzi X e Y per ciascuno dei due casi gi considerati in questo
problema.
a) [7]

b) [3]

c) [6; 4]

d) [1024;

lO]

7.43

Sono disponibili due ROM da 16 kbit organizzate come 2048 x 8. Mostrare come
collegarle per ottenere a) una ROM da 32 kbit (2048 x 16) e b) una ROM da 32 kbit
(4096 x 8).

7.44

Indicare con uno schema a blocchi come collegare trentadue ROM da 16 kbit (2048
x 8) per ottenere una ROM equivalente con 16 linee di indirizzo e 8 bit di uscita.

7.45

a) Una ROM 32 x 8 deve essere convertita in una ROM 64 x 4. Le otto uscite sono
0 ... 7 e gli indirizzi sono Ao ... A4' Si aggiunga un ulteriore bit di indirizzo
X = As che controlli delle porte AND-OR, in modo che, quando X = l, si abbia
in uscita 0 ... 3 e, quando X= O, si abbia 4 ... 7'
b) Illustrare come trasformare due chip ROM 32 x 8 in una ROM 128 x 4.

,Iil

Circuiti digitali combinatori

95

7.46 a) Mostrare lo schema a blocchi di un sistema per convertire una ROM 64 x 8 in


una ROM 512 x l che utilizzi un multiplexer.
b) Ripetere la domanda a) quando si converta una ROM 64 x 8 in una ROM 256
x 2.

I
I

I
I

Il
I
I

I I

8
Circuiti e sistemi sequenziali

8.1

a) Verificare che impossibile che le uscite del circuito in Figura 8.1 siano entrambe nello stesso stato.
b) Verificare che nel circuito di Figura 8.1 la condizione B l = B2 = Onon consentita.

Soluzione
a) Nella Figura 8.la si assuma Q = Q = l. Allora, a causa della reazione, si avr A) = A2 = I
e di conseguenza Q = Q = O,contraddicendo l'ipotesi iniziale. Allo stesso modo, dall'ipotesi
Q = Q = Oconsegue che A l = A2 = Oe quindi Q = Q = l. Ne concludiamo quindi che entrambe le uscite Q e Q non possono essere nelle stesso stato.
b) Se nella Figura 8.1b assumiamoBl = B2 = O,allora le uscite di N1e N2(Q e Q) varranno
l indipendentemente dal valore assunto in precedenza da Q e Q. Essendo la condizione Q = Q
non consistente con la definizione di latch, si conclude che l'ingresso Bl = B2 = Onon
consentito.
.

8.2

Si consideri l'interruttore senza rimbalzi di Figura 8.2. Nell'istante tI' > t6 il tasto
viene rilasciato e il contatto si sposta da 1 a 2. Raggiunge la posizione 2 nell'istante
t2' e quindi rimbalza tre volte. Indicare le forme d'ondaB2, BI e Q e spiegare come si
ottenuto il risultato.

Soluzione
Con il tasto in Figura 8.2a nella posizione l, le uscite valgono Q = l e Q = O,come spiegato
nel testo. Appena il tasto premuto, B l sale a 5 V, come mostrato. B2 va a OV nell 'istante
t2' (essendo t2' - ti' l'intervallo di tempo necessario alla commutazione) e quindi la tensione
in B2 sale e scende seguendo i rimbalzi del contatto.

98 Capitolo 8

B,

B2 l
O.
/'2

/'3

= B2 = l, e cos l'uscita mantiene lo stesso valore che aveva prima che il


tasto fosse premuto, cio Q = l. Nell'istante t2' si ha BI = 1 e B2 = Oe quindi Q = O.
Quando l'interruttore rimbalza dopo l'istante t2', gli ingressi dellatch possono valere Bl = 1
e B2 = O(negli intervalli tra t2' e t3', t4' e ts', t6' e t/) oppure B l = l e B2 = l (negli intervalli
tra t3' e t4', ts' e t6', t7' e t8'). In entrambi i casi rimane Q = O, che l'uscita corretta.
Tra ti' e t2' si ha BI

~a)

Verificare che la topologia AOI mostrata ha lo stesso comportamento logico del


latch di Figura 8.3.
b) Trasformare il diagramma a blocchi in modo che essa diventi equivalente a
quella di Figura 8.3.

DI(=

NS

NI~

N2

N6

N4~
R

Soluzione
a) Se G = O, le uscite di N3 e N4 sono O. Cos N5 e N6 non dipendono da D. Perci Q
mantiene il suo valore indipendentemente dai cambiamenti di D. Sia ora G = l. Se D = 1,
allora S = 1, R = O,P l = l e P2= O.Poich P l = l, deve essere Q = O.Cos ingresso e uscita
di N2 sono entrambi nulli e poich entrambi gli ingressi di N6 sono nulli si avr Q = l. Allo
stesso modo, se D = Oallora Q = O.
b) L'abilitazione G e gli invertitori a sinistra di Se R sono gli stessi in entrambi i circuiti.

\
\

Circuiti e sistemi sequenziali 99

Il resto del circuito pu essere modificato in tre passi:


l)
s

2) Si sostituiscono le porte OR in logica negata con AND in logica affermata.

~Q

Positivo AND

3) Si elidono le due porte NOT in cascata.

:~::

Aggiungendo a quest'ultimo schema l'abilitazione G e il circuito dell'ingresso D si ottiene


il circuito di Figura 8.3.

8.4

Le porte NOR di Figura 8.4 sono realizzate con tecnologia NMOS. I transistori ad
arricchimento hanno kW/L = 400 ~AN2 e Vr = l V; il carico a svuotamento ha
kW/L = 100 ~AN2. Per VDD= 5 V, determinare i livelli di uscita del circuito bistabile.

[0.1 V e 5 V]

8.5

Le porte NAND di Figura 8.1 sono realizzate con tecnologia TTL con Vcc = 5 V. Le
porte TTL hanno V(I) = 2.7 V, V(O)= 0.3 Ve NMH = NML = 0.2 V.
Assumendo che le porte NAND abbiano una caratteristica di trasferimento simile a
quella data in Figura 8.5a, determinare i livelli di uscita dellatch e il livello minimo
di un segnale di trigger necessario a far commutare gli stati.

100 Capitolo 8

Soluzione
La caratteristica di trasferimento di una porta data in modo approssimato nella Figura a.
Rena
v.. V

2.7

VO' V~
VOH2.7

I
I
I
I
I
I
I

VOL0.31-_.JI- - ---'
o

0.5
VIL

V.= Vi
Pendenzaunitaria
"""" I .

...

Figura a)

Figura b)
1.5

2.5
V/H

1.5

2.7

Poich NMH = VOH- V/H = 0.2 V, si ha V/H = 2.7 - 0.2 = 2'.5 V. Allo stesso modo
V/L = 0.2 V, d V/L= 0.2 + 0.3 = 0.5 V. La caratteristica di trasferimento della
serie delle due porte mostrata in Figura b, dove pure tracciata la retta Vo= Vi, Le uscite
saranno allora 0.3 Ve 2.7 V.
La costruzione grafica delle tangenti alla caratteristica di trasferimento con pendenza unitaria
identifica i punti P1 e P2.
I corrispondenti valori di Viin ciascun punto possono essere stimati in Vi = 2.3 V e Vi = 0.6 V.
I livelli di un segnale di trigger necessari a innescare la transizione saranno quindi
0.6 - 0.3 = 0.3 V e 2.7 - 2.3 = 0.4 V.

NML = VOL -

8.6

Le porte NOR di Figura 8.4'sono realizzate con tecnologia CMOS. I transistori NMOS
hanno kW/L = 200 jJ.A/V2e VT = 2 V, mentre i PMOS hanno kW/L = 200 jJ.A/V2e
VT= 2V. Supponendo VDD= 5 V, determinare a) i livelli di uscita dellatch e b) il
valore minimo del segnale di ingresso necessario per provocare il cambiamento di
stato dell'uscita.

a) [OV e 5 V]

8.7

8.8

b) [2.4 V]

Mostrare come si pu realizzare il bistabile di Figura 8.3 usando la configurazione


AOI.
data la tabella di eccitazione di un FF-JK. Il valore X nella tabella significa che
l'ingresso corrispondente non ha influenza sullo stato di uscita per quel particolare
valore dell'altro ingresso.
Cos la seconda riga indica che l'uscita commuta da Oa l, l'ingresso J deve essere a
l, mentre K pu assumere qualsiasi stato.
Verificare questa tabella di transizione facendo riferimento alla tabella di verit di
Figura 8.11.

Circuiti e sistemi sequenziali

Qn

Qn+1

Jn

Kn

O
O
1
1

O
1
O
1

O
1
X
X

X
X
1
O

101

8.9

Verificare che la tabella di verit del FF-JK soddisfatta dall' equazione alla differenza

Qn +

= JnQn + KnQn'

8.10 a) Dimostrare che il FF-JK di Figura 7.7 presettato correttamente (Pr = O, Cr = l)


solo se K + Ck = l.
b) Dimostrare che il FF-JK di Figura 7.7 azzerato correttamente (Pr = l, Cr = O)
solo se] + Ck= l.
c) Verificare che la condizione Cr = Pr = Ck = O porta il FLIP-FLOP a uno stato
indeterminato.
d) Dimostrare che la condizione Cr = Pr = l abilita il FLIP-FLOP.

8.11 a) Verificare che non vi alcuna condizione di corsa critica nel circuito JK di
Figura 8.12 tranne che per la condizione J = K = l.
b) Spiegare perch se si fa in modo che sia tp < M < T non vi alcuna condizione
di corsa critica (neanche per J = K = l).

8.12 a) Nel FF-JK master-slave di Figura 8.13 si assuma Q = O,Q = l, Ck = l, J = Oe


K arbitrario. Qual il valore di QM?
b) Se J commuta a l, quanto varr QM?
c) Se J torna a O, che valore assumer Q!vI?Si noti che QMnon torna al suo valore
iniziale. Perci J (e K) non devono variare durante l'impulso.
Soluzione
a)
Q
J
Ck
QM
K
Q

102 Capitolo 8
Essendo Q = O, dalle condizioni di corretto funzionamento del FLIP-FLOP deduciamo che
durante l'intervallo precedente in cui Ck = Odoveva essere QM= O.Quindi nell'istante in cui
Ck saliva a 1 si aveva QM= O.Essendo QM= O,all'uscita di N4 si deve avere QM= 1. Poich
J = O, all 'uscita di Nl sar pure X = 1. Poich poi QM= 1, l'uscita di N3 si conferma essere
QM= O.Si ha cos QM= Oe QAL=1 e tale stato stabile.
b) Sia ora J = 1; dal fatto che Q = Ck = 1, discende X = O.Questo sufficiente a far commutare l'uscita di N3, per cui si avr QM= l. Siccome Q = O, anche Y= 1 e perci all'uscita
di N4 si avr QM = Oe il circuito rimane stabile. Cos ora si ha QM= 1 e QM= O.
c) Se ora si pone J = O,si ha nuovamente X = 1, mentre rimane Y= 1 come al punto b). Ma
essendo dal punto b) QM = O si ha che all 'uscita di N3 QM = 1 e a quella di N4 viene
confermato QM= O.Si ha cio lo stesso stato trovato al punto b).
8.13

Le forme d'onda indicate per J, K, e Ck sono applicate a un FF-JK. Disegnare la forma


d'onda di uscita per Q e Q, in riferimento agli impulsi di c1ock. (Nota: si assuma che
l'uscita Q = Oquando arriva il primo impulso di clock e che Pr = Cr = 1).

Ck
J

8.14

a) Verificare che un FF-SR si trasforma in un FF-T se si collega S a Q ed R a Q.

b) Verificare che un FF-Ddiventa un FF-T se si collega D a Q.

Soluzione
a)

Ck

Ck
R

Si consideri Ja
r tabella di verit del FF-SR in Figura 8.1Ob. Poich S e R possono assumere
i
i
Ll

Circuiti e sistemi sequenziali 103


solamentevalori complementari, in quanto collegati rispettivamente a Q e Q, hanno signifi-

catosolo le righe 2 e 3 della tabella. Se Rn = l si avr Qn+ I = O,mentre se Rn = Oallora


Qn+ I = l. Ma dal fatto che R = Q discende in entrambi i casi Qn +
mento di un FF -T.

b) Un FF-D si comporta secondo l'equazione

= Qn' che il comporta-

Qn + 1= Dn. Se Dn = Qn' allora Qn + 1= Qn

(FF-1).

8.15 data la tabella di verit di un FF-AB. Mostrare come costruire questo FLIP-FLOP
facendo uso di FF-JK e della logica addizionale necessaria.
An

B"

O
l
O
l

O
O
l
l

Qn+1

Qn
Q"
l
O

8.16 mostrato un registro modulare a 4 bit a codifica di priorit


a) Si ponga Po = O, Do = DI = D3 = Oe D2 = l. Si verifichi che Y2= l e che tutte
le altre uscite sono nulle.
b) Si ponga Po = O,D(!= DI = Oe D2 = D3 = l. Si verifichi che solo Y2 = l.
c) Generalizzare i risultati precedenti per dimostrare che il Dn di ordine pi basso
tra quelli nello stato alto (l) trasferito in uscita cos da rendere il corrispondente Yn alto.
d) Assemblare in cascata due di tali moduli. Si ponga Po = Oper il chip di ordine
inferiore. Si colleghi Po del chip di ordine superiore al complemento dell'uscita
Po

QJ

DJ

D2

DI

Do

QJ

Q2

Q2

QI

Q.

Qo

Qo

r
Yo

104 Capitolo 8

8.17

PI del chip di ordine inferiore. Dimostrare che questo sistema funziona come un
registro a codifica di priorit a 8 bit.
Per il registro a scorrimento di Figura 8.17 verificare le modalit operative indicate in
Tabella 8.4 per a) la seconda riga, b) la terza riga, c) la quarta riga.

Soluzione
a) So =SI = l: Si noti immediatamente che le porte AND per gli ingressi seriali di scorrimento a destra (e a sinistra) sono inibite, mentre quelle relative agli ingressi paralleli A, B,
C e D sono abilitate. chiaro che della tripletta di porte AND che pilota ciascuna NOR (le
cui uscite coincidono con i terminali R), soltanto quella relativa agli ingressi paralleli
abilitata, come appare dalla Figura 8.17. Cos quando So = SI = l entrano nel registro i dati
degli ingressi paralleli.
b) So= l, SI = O: Si osservi ora che in ciascuna tripletta abilitata solamente la porta AND
di sinistra. Quindi i dati entrano dall 'ingresso seriale per scorrimento a destra nel FLIP-FLOP
pi a sinistra.
Si osservi che l'uscita QAdi quest'ultimo inviata (attraverso la porta AND di sinistra della
seconda tripletta) alla porta NOR che, complementata, la invia al terminale R del secondo
FLIP-FLOP. Questo equivale a porre S = QA.
La stessa cosa avviene per i rimanenti FLIP-FLOP. Questa configurazione assolutamente
equivalente a quella presentata nel testo in Figura 8.16. Questo conferma che si ottenuto
uno scorrimento seriale verso destra.
c) Le argomentazioni relative a questo punto sono del tutto simili a quelle presentate in b),
essendo i due casi immagini speculari l'uno dell'altro.

8.18

Si aggiunga al registro a scorrimento di Figura 8.16 un NOR a 4 ingressi la cui uscita


sia collegata al terminale di ingresso seriale. Gli ingressi della porta NOR sono Q4'
Q3' Q2 e Q,.
a) Verificare che, indipendentemente dallo stato iniziale di ciascun FLIP-FLOP,
quando il sistema viene alimentato il registro funziona correttamente come
contatore ad anello dopo P periodi di clock, con P::5;4.
b) Tracciare le forme d'onda di Qo per i primi 16 impulsi di clock, assumendo che
inizialmente Q4 = O,Q3 = l, Q2 = l, QI = Oe Qo= l.
c) Ripetere il punto b) per Q4 = l, Q3 = l, Q2 = O, QI = l e Qo = o.

8.19

a) Tracciare le forme d'onda del contatore di Johnson; indicare in particolare le


forme d'onda di Q4' Q3' Q2 e Q, per almeno 12 impulsi, assumendo che inizialmente Q4

Q3

= Q2 = Q, = Qo= o.

b) Scrivere la tabella di verit dopo ciascun impulso.


c) Esaminando la tabella, mostrare che per la decodifica pu essere usata una porta
AND a due ingressi. Per esempio, il primo impulso decodificato da Q4Q3.
Spiegare perch.

'\

Circuiti e sistemi sequenziali 105


Soluzione
a)
I
I

11

o
,,

:, l
,

I
I

:,
Q2 ....Q

I
I
I
I
I
I

,
,
,

,
,

I
I

,
I

Ql ....Q

I
I
I

Qo

Impulso
b)

,
,
,
,, I

,
,
,
,
,
,
I
I

23456

9 lO II 12

e (c)
So Ro SI R, S2 R2 S3 R3 S4 R4 Qo QI Q2 Q3 Q4 Decodificato
da

Prima dell'impulso l
Dopo l'impulso l
Dopo l'impulso 2
Dopo l'impulso 3
Dopo l'impulso 4
Dopo l'impulso 5
Dopo l'impulso 6
Dopo l'impulso 7
Dopo l'impulso 8
Dopo l'impulso 9
Dopo l'impulso lO

O
O
O
O
l
l
l
l
l
O
O

l
l
l
l
O
O
O
O
O
l
l

O
O
O
l
l
l
l
l
O
O
O

l
l
l
O
O
O
O
O
l
l
l

O
O
l
l
l
l
l
O
O
O
O

l O
l l
O l
O l
O l
O l
O O
l O
l O
l O
l O

l
O
O
O
O
O
l
l
l
l
l

l
l
l
l
l
O
O
O
O
O
l

O
O
O
O
O
l
l
l
l
l
O

O
O
O
O
O
l
l
l
l
l
O

O O O
O O O
O O l
O l l
l l l
l l l
l l l
l l O
l O O
O O O
O O O

O
l
l
l
l
l
O
O
O
O
O

Q4Q3
Q3Q2
Q2QI
QIQO
QOQ4
4Q3
fbQ2
Q2QI
IO
QOQ4

e Q4 al ciclo seguente torna a I e cos via.

8.20

a) Per il contatore ad anello modificato mostrato in figura, si assuma che inizialmente Q2 = l, Q! = Oe Qo= o. Disegnare una tabella con i valori che assumono
Qo, Q!, Q2' J2 e K2 dopo ogni impulso. Quanti impulsi sono necessari prima che
il sistema inizi a funzionare come un divisore per N? Quanto vale N?
b) Ripetere il quesito a) per i valori iniziali Qo = O, QI = l e Q2 = o.

106 Capitolo 8

J2

Q2

--

JI

QI

Qo

Ck

Ck
K2

Jo

Q2

--C

Ck
KI

QI

Ko

Qo

Clock

a) [0,5]
8.21

Si desidera realizzare un contatore a ondulazione 25: I.


a) Quanti FLlP-FLOP sono necessari?
b) Se su un singolo chip sono disponibili 4 FLlP-FLOP, quanti chip occorrono?
Come devono essere interconnessi?
c) Indicare i percorsi di reazione verso ciascun terminale di cIear.
a) [5]

8.22

8.23

b) [1,5]

b) [2]

a) Mostrare lo schema a blocchi di un contatore a ondulazione divisore per 20.


Inserire un latch nell'ingresso di clear.
b) Quali sono gli ingressi della NAND di reazione per un contatore a ondulazione
125: l?

Si consideri il funzionamento dellatch di Figura 8.21. Valutare e raccogliere in una


tabella i valori dei segnali Ck, Q\, Q3' PI' Ck e P2 = Cr per le seguenti condizioni:
a) Immediatamente dopo il decimo impulso.
b) Dopo il decimo impulso e assumendo che QI si azzeri prima di Q3.
c) Durante l'undicesimo impulso.
d) Dopo l'undicesimo impulso.
Questa tabella dovrebbe dimostrare che
a) Il decimo impulso attiva illatch per azzerare il contatore.
b) IIlatch resta attivo finch tutti i FLlP-FLOP sono azzerati.
c) Il fronte in salita dell'undicesimo impulso azzera illatch in modo che Cr = l.
d) Il fronte in discesa dell 'undicesimo impulso inizia un nuovo ciclo di conteggio.

8.24

Disegnare lo schema a blocchi di un sistema contatore che possa essere usato per
generare segnali con periodo da un decimo di secondo a un ora, con incrementi di un
decimo di secondo.
disponibile un segnale di clock con frequenza di 1.8 MHz.

Circuiti e sistemi sequenziali 107

Soluzione
Il contatore che pu essere usato a questo scopo un semplice orologio digitale. Un segnale
con periodo di 0.1 s corrisponde a una frequenza di 10Hz. Quindi possibile dividere per
60 il clock assegnato per ottenere una frequenza di 1800/60 = 30 kHz e ancora per 60, per
ottenereuna frequenza di 500 Hz. La divisione per 50 (ovvero per 25 e poi per 2) d il segnale
richiesto con periodo di 0.1 s; ulteriori divisioni per lO, 60 e ancora 60 danno i segnali per i
secondi, i minuti e le ore. La figura seguente mostra lo schema a blocchi di tale sistema.

0.1 s

1.8MHz

+60

+60

+25

+2
(lO Hz)

Ore

+<50

+60

Minuti

+10

Secondi

8.25 a) Disegnare lo schema a blocchi di un contatore asincrono che divida la frequenza


per Il. Indicare come sono collegati J, K, Q e Q di ciascun FLIP-FLOP e gli
ingressi alla porta di reazione per l'ingresso di azzeramento (si pu omettere il
latch). Gli ingressi di preset sono collegati a l.
b) C' un secondo modo per realizzare un divisore per Il asincrono. Gli ingressi
di clear sono ora mantenuti a l e la porta di reazione pilota l'ingresso di preset.
Disegnare lo schema a blocchi di questo divisore programmabile. Indicare con
attenzione tutti i collegamenti.
8.26 a) Per lo schema logico del contatore decimale mostrato scrivere la tabella di verit
di Qo, Q\, Q2 e Q3 (iniziando da 0000) dopo ciascun impulso. Se non mostrato
alcun collegamento all'ingresso J, K, allora questi terminali si intendono alti (1).
Verificare che questo sistema si comporta come un divisore 10: 1.
b) Come possibile usare questo sistema per ottenere un divisore 5: l?

Qo

Q2

QI

Q21-

Jo
Clocko--- Ck

Ko

Q3

FO
Qo1-F'
Q"

Ck
KI

F1
Q, 1Q,

Ck

FF2

K2
l,

Q2

Ck
r-

K3

Q3
FF3
Q3

108

Capitolo 8

Soluzione
a)
Q3 Q2 Q( Qo
Prima
Dopo
Dopo
Dopo
Dopo
Dopo
Dopo
Dopo
Dopo
Dopo
Dopo

dell'impulso l
l'impulso l
l'impulso 2
l'impulso 3
l'impulso 4
l'impulso 5
l'impulso 6
l'impulso 7
l'impulso 8
l'impulso 9
l'impulso lO

O
O
O
O
O
O
O
O
l
l
O

O
O
O
O
l
l
l
l
O
O
O

O
O
l
l
O
O
l
l
O
O
O

O
l
O
l
O
l
O
l
O
l
O

Si noti che quando viene applicato il decimo impulso, FF l viene disabilitato, in quanto
J( = Q3 = o. Il sistema si dimostra cos un contatore IO:1.
b) Per ottenere un contatore 5: l sufficiente applicare all'ingresso Ck di FFI il segnale di
clock esterno al posto dell'uscita Qo di FFO.
8.27

Modificare nel modo seguente lo schema logico del Problema 8.26. Togliere il clock
dall 'ingresso di FFO e applicare l'uscita Q3 a questo ingresso. Non cambiare alcuna
altra connessione. Scrivere la tabella di verit per Qo, Q], Q2 e Q3 (iniziando dallo
stato 0000) dopo ogni impulso di clock. Verificare che questo sistema un divisore
per lO. Questo circuito detto contatore biquinario perch presenta per Qo una forma d'onda simmetrica. La tabella di verit ottenuta dovrebbe dimostrare quanto affermato.

8.28

a) Per lo schema a blocchi mostrato, scrivere la tabella di verit per Qo, Ql' Q2 e
Q3 (iniziando dallo stato 0000) dopo ogni impulso di clock. Verificare che
questo un contatore 12: 1.
b) Come possibile usare questo sistema per ottenere un divisore di frequenza 6: l?

Qo

QI

Il
I

Q2 I

h
Ko

Fro1t=m--LFF2mJ
Qo
KI = I

QI

K2

ili

=I

Q2

-,

Q3

ili

K3

Q3

Circuiti e sistemi sequenziali

109

Soluzione
a)
Q3 Q2 QI Qo
O
O
O
O
O
O
l
l
l
l
l
l
O

Prima dell'impulso l
Dopo l'impulso l
Dopo l'impulso 2
Dopo l'impulso 3
Dopo l'impulso 4
Dopo l'impulso 5
Dopo l'impulso 6
Dopo l'impulso 7
Dopo l'impulso 8
Dopo l'impulso 9
Dopo l'impulso lO
Dopo l'impulso Il
Dopo l'impulso 12

O
O
O
O
l
l
O
O
O
O
l
l
O

O
O
l
l
O
O
O
O
l
l
O
O
O

O
l
O
l
O
l
O
l
O
l
O
l
O

Si ha cos un contatore 12:l.


b) Per ottenere un contatore 6: l sufficiente applicare all'ingresso Ck di FFI il segnale di
clock esterno al posto dell 'uscita Qo di FFO.

8.29 a) Il circuito mostrato un divisore di frequenza asincrono programmabile. Inizialmente Ck = Oe il contatore azzerato ponendo temporaneamente Cr = O. Quindi
si suppone J = K = Cr = l e che tra Pie p 2 sia presente illatch di Figura 8.21 b.
Se Pro = Prl = O e Pr2 = Pr3 = 1 e se si applica un impulso da una sorgente
esterna (non mostrata) all'ingresso di abilitazione al preset, che valore caricato
in ciascun FLIP-FLOP? Spiegare accuratamente il funzionamento del sistema.
b) Perch necessario l'uso dellatch?
c) Generalizzare come segue il risultato ottenuto in a). Il contatore ha Il stadi e deve
dividere per N, dove 2n > N> 2n - I. A quale valore devono essere programmati
gli ingressi di preset?

I,.i

Pr,

di Preser--

Pr2

J
Ck

Abilitazione

al Preset

rf

r1
Clocko---

Pr3

Pr

Pr

Pr

Pi

QOLJ
FFO

Cr

FFIQ'LJ

Ck

Q2LJ
FF2

Ck
K

Cr

Q2l

Q3FF3

Ck
K

Cr

Q'l

r1
P2
p.
Cr
Q3L

110 Capitolo 8

Soluzione
a) Inizialmente si ha Qo = Q] = O e Qz = Q3 = 1, quindi il contatore precaricato con il
valore 12. Dopo 4 impulsi il conteggio a 16 e perci tutti i Q sono O.Contemporaneamente
tutti i Q sono 1 e vale 1 anche l'abilitazione al presct. Quindi le porte NAND di preset
programmate a l sono attive. In questa situazione FF2 e FF3 sperimentano Pr = Oe cos il
valore 12 caricato nuovamente nel contatore prima dell'impulso successivo. Il ciclo si ripete
e pertanto si ha un contatore 4: 1.
b) Se un FLIP-FLOP presenta un ritardo di propagazione del preset molto minore di quello
degli altri, cambier rapidamente il suo stato, la porta AND andr a Oe fermer l'operazione
di preset. Per evitare ci necessario un latch che mantenga abilitato il preset sino al
successivo fronte in salita del clock, assicurando che tutti i FLIP-FLOP assumano il valore
programmato dopo il conteggio di N.
c) Basta programmare Pro, Pr" Prz e Pr3 in modo che rappresentino il complemento a 2 di
N, ovvero 2" - N.
8.30

Disegnare lo schema logico di un contatore sincrono up-down a 5 bit con riporto seriale.

8.31

Verificare che il sistema mostrato un contatore sincrono 3: l. Iniziando con Qo = Oe


QI = O, mostrare lo stato di Qo e Q, dopo ciascun impulso di clock.

Qo
8.32

Per il contatore sincrono di cui mostrato lo schema logico, scrivere la tabella di verit
di Qo, Q, e Qz e verificare che si tratta di un contatore modulo 5.
Qo

QI

Ck
K

QJ-

FFO-

Qrt=J

Ck
K

FFI
Q

Q2

n=

Ck
K

Q
FF2
Q

Pu'ses o

8.33

Si consideri un contatore sincrono a due stadi (entrambi gli stadi ricevono impulsi
clall'ingresso Ck). In ciascun contatore K = l. Dati Jo = Q, e J( = Qo, disegnare il

Circuiti e sistemi sequenziali

111

circuito. Dalla tabella di verit di Qo e Q, dopo ciascun impulso, dedurre che si tratta
di un contatore modulo 3.

8.34 Prendendo spunto dalla Figura 8.19, disegnare le forme d'onda presenti in un contatore modulo 6 e dedurne i collegamenti necessari per realizzare un contatore sincrono.
Disegnarne lo schema a blocchi.

8.35 Risolvere il Problema 8.34 per un divisore 5: l.


8.36 Si abbia a disposizione un oscillatore al quarzo che genera impulsi di c10ck alla frequenza di 131.0 kHz. Realizzare un sistema che abbia in ingresso questi impulsi, la
cui uscita piloti un diodo LED in modo che lampeggi approssimativamente una volta
al secondo. Quanti secondi perde il sistema nel periodo di un'ora? (Suggerimento:
217= 131 072).
[1.98 s]

9
Sistemi a larghissima scala
di integrazione

9.1

a) Modificare l'inverter dinamico MOS di Figura 9.1 del testo aggiungendo un


altro MOS Q4 in serie a Ql. Indicare con V4 (VI) l'ingresso di Q4 (Ql).
Verificare che questo circuito esegue la funzione di una porta NAND dinamica.
I livelli di ingresso di VI e V4sono O e lO V.
b) Mostrare che questo circuito dissipa una potenza minore della corrispondente
porta NAND NMOS statica di Figura 6.29a.

Soluzione
a) Se uno dei due ingressi VI o V4 a OV (Ologico), o se lo sono entrambi, almeno uno dei
due transistori Ql e Q4 interdetto. Quindi, quando <1>
= lO V, Q2 e Q3 conducono e C si
carica a lO V. Si ha cos Va= lO V (l logico).

Se entrambi gli ingressi VI e V4sono a lO V, i relativi transistori sono contemporaneamente


in conduzione. Cos, quando <1>= lO V tutti e quattro i MOS conducono e C si scarica
attraverso Ql e Q4 in serie. Ne consegue che Va = OV (O logico). I precedenti ragionamenti

114 Capitolo 9
sono riassunti nella tabella seguente, da cui si verifica che il comportamento del circuito
quello di una NAND.
VI

V2

Va

O
l
O
l

l
O
O
l

l
l
l
O

b) Durante l'intervallo in cui <I>= OV, l'alimentazione non collegata al circuito e pertanto
non viene dissipata potenza anche nel caso VI = V4= lO V. Pertanto questo circuito dissipa
una potenza minore di quello di Figura 6.29a.

9.2

Modificare il circuito di Figura 9.1 del testo aggiungendo un altro FET Q4 in parallelo
a Ql. Ripetere il Problema 9.1 (sostituendo nel testo la parola NAND con NOR e
sostituendo la Figura 6.29a del testo con la Figura 6.28a del testo.

9.3

a) Si consideri lo stadio di registro a scorrimento di Figura 9.2 del testo con carichi
non dinamici; cio i gate di Q2 e Q5 siano mantenuti a VDDinvece di essere
eccitati dalla forma d'onda del clock. Spiegare il funzionamento del circuito.
b) Mostrare che questa cella dissipa una potenza maggiore di quella con il carico
dinamico collegato al clock di Figura 9.2 del testo.

9.4

a) dato un registro a scorrimento dinamico NMOS. Le forme d'onda a due fasi


<I>
I e <1>2sono mostrate in Figura 9.2b del testo. Spiegare dettagliatamente il
funzionamento di questo circuito. Si assuma CI C2.
b) Gli inverter sono a rapporto o non a rapporto? Spiegare.
<1>1

VDD

VDD

<>2

1.QS.ov.

C3

a) Si assuma che inizialmente tutti i condensatori siano scarichi e che Vi = O.Fino


all'istante t = tl- si ha <1>1
= <1>2
= O e pertanto tutti i transistori sono interdetti e
i condensatori

rimangono

scarichi.

Per ti < t < 12' si ha <1>,=

= o.

VDD e <1>2

Pertanto QO entra in conduzione e CI si carica a VDD(con una inversione


attraverso QI). Poich <1>2
= O,allora Q3 c Q5 sono interdetti e C2e C3restano

Sistemi a larghissima scala di integrazione

scarichi. Tra t2 e t3 le tensioni dei condensatori

115

restano immutate perch

<1>1=<1>2=0.

9.5

Per t3 < t < t4' si ha <1>1


= Oe <1>2
= VDD'cosicch Corimane a OVeCI a VDD.
Ma ora Q3 in conduzione e C2 posto in parallelo a CI, La tensione Vai capi
del parallelo data dall'Equazione (9.1) e se CI C2, allora questa tensione
vale approssimativamente V = VDD'Pertanto Q4 e Q5 conducono e la tensione
di C3 vale O V. Si ha infine Va= Vi = O e alla fine del ciclo si ha avuto lo
scorrimento dell'ingresso verso l'uscita.
Si assuma ora che Vi = VDD.Per tI < t < t2' <1>1
= VDDe <1>2
= O. Pertanto QO
conduce e Co si carica a Vi = VDD.Ql conduce, Q2 conduce e CI vale perci OV
(con un'inversione dovuta a Ql). Come discusso precedentemente, i condensatori C2 e C3 mantengono la loro tensione sino a t3-'
Per t3 < t < t4 si ha <1>1= O e <1>2= VDD'cos che Co rimane a VDDe CI a OV. Ma
ora Q3 conduce e C2 si viene a trovare in parallelo a CI, assumendone la tensione
di OV. Essendo Q4 interdetto e Q5 in conduzione, la tensione Vasale a VDD.In
conclusione, in un ciclo si ha avuto lo scorrimento di Vi = VDDverso l'uscita
Va= VDD.
b) Gli inverter sono a rapporto. Per esempio, q anc1osia Q4 che Q5 conducono,
l'uscita Va(sinora consideratra a OV) in realt uguale a VDDvolte la resistenza
di conduzione di Q4 rapportata a quella di Q4 lr. &eriea Q5.
Verificare l'Equazione (9.1). (Suggerimento: quand;) la porta di trasmissione Q3 si
chiude, la stessa carica che lascia Cl deve essere sonEOi1<tta
a C2).

+
t=t

t.Q la carica che lascia CI per andare verso C2. Pertanto la caduta di tensione ai capi
di CI vale t.Q/CI e quella ai capi di C2 t.Q/C2, quindi
t.Q
V= VI--=

t.Q
V2+-

CI

C2

C1C2

t.Q = Cl + C2 = VI - V2

e
9.6

V = VI -

C2
CI + C2

da cui

(VI - V2)=

t.Q = CI + C2 (VI - V2)

CI VI + C2V2
CI + C2

a) Si consideri l'invertitore a due fasi NMOS mostrato che usa le forme d'onda di
clock di Figura 9.5b del testo. Spiegare il funzionamento del circuito conside-

116 Capitolo 9

rando prima l'intervallo t)-t2' poi t2-t3 e cos via.


b) Spiegare se l'invertitore cos realizzato sia o non sia a rapporto.
c) Usare due di tali inverti tori e due porte bidirezionali per disegnare lo stadio di
un registro a scorrimento. (Suggerimento: scambiare <1>1
e <1>2
nel secondo invertitore e leggere l'uscita

durante <I>l)'

d) Spiegare il funzionamento di questa cella di registro a scorrimento.

Soluzione
a) Nell'intervallo t)-t2 si ha <1= VDD(I logico) e <1>2= OV (Ologico). Perci Q2 interdetto e QI conduce, caricando C a VDD.
Tra t2 e t3 si ha <1>1
= <1>2=
O,cos QI e Q2 sono interdetti e C si mantiene alla tensione VDD.
Tra t3 e t4 si ha <1>1
= Oe <1>2
= VDD,cos QI interdetto e Q2 conduce. Se Vi= O,allora Q3
interdetto e la corrente in Q2 nulla e C3non si pu scaricare, da cui Vo= VDD'D'altra parte,
se Vi = VDDallora Q3 conduce e C si scarica a massa attraverso Q2 in serie a Q3, portando a
Vo= O.Poich da Vi= Osi ha Vo= VDDe da Vi= VDDsi ha Vo= O, il circuito si comporta da
invertitore. Tra t4 e t5 sia QI che Q2 sono interdetti e perci l'operazione di inversione
avviene in un periodo di clock.
b) Poich il valore dell 'uscita non dipende dal rapporto tra le resistenze dei MOSFET, si
tratta di un invertitore non a rapporto.
c)

Sistemi
a larghissima scala di integrazione 117
d) Tra t( e t2' QO, Ql e Q6 sono in conduzione. Pertanto Vi si ritrova ai capi di Co e
all'ingresso di Q3. Poich Q4 interdetto, i due invertitori sono isolati.
Il condensatore C( viene precaricato a VDD.Come spiegato al punto a), durante l'intervallo
(3-t4' con <1>2= VDD'ha luogo un'inversione e C( viene caricato con il complementare di Vi.
Poich quando <1>2= VDDanche Q4 conduce, allora per CI C2 la tensione su Cl si trasfe= VDD,
risce quasi completamente a C2 [Equazione (9.1)]. Inoltre durante il tempo in cui <1>2
Q5 in conduzione

e precarica

Tra t4 e t5 non cambia

nessuna

C3 a VDD.
delle

tensioni

ai capi delle

capacit,

perch

<1>(=

<1>2

= Oe

perci non pu scorrere alcuna corrente.


Alla fine, per t = t5+, quando si ha <I>( = VDDe <1>2
= O, la tensione su C2 trasmessa, invertita,
aVo.
Il risultato finale che il valore assunto dall'ingresso
Vi durante l'impulso di <I>I viene
trasferito nel periodo seguente all'uscita Vo.

9.7

Si consideri la cella di registro a scorrimento a quattro fasi NMOS mostrata. Si noti


che le quattro fasi del clock non sono sovrapposte, cio se una fase alta le altre tre
sono basse.
Spiegare il funzionamento e verificare che Voeguaglia il valore di Vi del ciclo precedente.
</>.</>3

Vnn

Vnn

.J

Q4
VDD

Vo
Q5

C, I

I
:;;':::C2

</>,

</>21

</>3

</>.
J

9.8

In qualche caso il circuito mostrato definito porta NAND "push-pull" NMOS ed


usato per migliorare il prodotto ritardo-potenza di una porta NMOS convenzionale.
a) Verificare che la porta esegue la funzione NOR.
b) Confrontare le tensioni VGS3e VGS4con VGSdel transistore di carico durante una
transizione di ingresso da V(O) a V(1).
c) Come questi livello hanno influsso sulla carica e la scarica di CL durante una
commutazione?

118 Capitolo 9
+VDD

A o

9.9

a) Per il circuito mostrato, qual la relazione logica tra Vine Val?


b) Che variazione nel livello di ingresso necessario per causare la commutazione
da V(O)a V(l)?
c) Ripetere il punto b) per la transizione da V(1) a V(O).
d) I risultati ottenuti in b) e c) possono essere uti lizzti per migliorare il prodotto
ritardo-potenza?
+VDD

l,

9.10

Una ram da 1024 bit formata da 128 parole di 8 bit ciascuna. se si usa la selezione
lineare, mostrare uno schema a blocchi dell'organizzazione del sistema. Nota: si usi
un rettangolo per rappresentare una cella scrittura-lettura di un bit di Figura 9.8 del
testo con tre terminali: X per l'address input, W per write input e R per read output.

9.11

a) Quante porte NAND e quanti ingressi ciascuno ci sono in un decoder (o nei


decoder) di una RAM 4096 x l, se si usa la selezione lineare?
b) Ripetere il punto a) assumendo che si usi la selezione a due dimensioni e usando
una matrice di memoria quadrata.
c) Ripetere il punto a) assumendo che si usi l'indirizzamento bidimensionale per
produrre una matrice di memoria 256 x 16.

Sistemi a larghissima scala di integrazione

119

Soluzione
a) Per indirizzare 4096 parole occorre un decodificatore a 12 bit, con 4096 uscite. Quindi
ci sono 4096 porte NAND e ciascuna porta ha 12 ingressi.
b) La dimensione della matrice quadrata contenente 4096 parole 64 x 64. Quindi ciascuno
dei due decodificatori ha 6 ingressi e 64 uscite. Il numero totale di porte AND quindi
64 + 64 = 128, e ciascuna ha 6 ingressi. Si noti il grande risparmio di porte rispetto all'indirizzamento lineare.
c) Per le 256 linee occorrono 256 porte, ciascuna con 8 ingressi; per le 16 linee occorrono
16 porte, ciascuna con 4 ingressi. Il numero totale di porte 272. Pertanto l'organizzazione
proposta al punto b) la migliore.
9.12 Nella figura il chip (O)contiene le parole da Oa 1023, il chip (1) quelle da 1024 a 2047
e cos via. Che parola decodificata dall'indirizzo
a) All' ..., Ao = 011100101011?
b) 111000010110?
c) Che indirizzo occorre applicare per ottenere la parola 2600?

Soluzione

I
Ao

..
.

(3)

(O)

(I)

(2)

1024x 1

I024x I

1024x I

A9

cs

cs
J 00

01

1024x 1

cs

cs
IO

RAM

11

DecodHicatorc

da2a
4 lince
A

a) I dieci bit meno significativi dell'indirizzo danno la parola e gli altri due individuano il
chip. Cos l'indirizzo 011100 l OIOIl corrisponde alla parola 1100 l OlO Il = 512 + 256 + 32
+ 8 + 2 + 1 = 811 del chip 01 = l. Quindi la parola decodificata l x 1024 + 811 = 1835.
b) Allo stesso modo, l'indirizzo 1110000 IOIl Ocorrisponde alla parola 10000 l OIl O= 512
+ 16 + 4 + 2 = 534 del chip Il = 3. Quindi la parola decodificata 3 x 1024 + 534 = 3606.
c) Poich 2600 = 2 x 1024 + 552, occorre decodificare la parola 552 sul chip 2. Si ottiene
cos AlI = l e AIO = O. La rimanente parte dell'indirizzo si ottiene dalla codifica binaria di

120 Capitolo 9

552 = 512 + 32 + 8 = 29 + 25 + 23 ovvero A9 = A5 = A3 = L Se ne deduce che la parola decodificata lOl 000 l O1000.
9.13

Disegnare lo schema a blocchi di un sistema RAM 4096 x 16 realizzato con memorie


da 1024 x L

9.14

Disegnare lo schema a blocchi di un sistema in lettura e scrittura da 128K x 4 bit


realizzato con memorie da 16K x 1 bit.

9.15

Si consideri la struttura CCD di Figura 9.23a funzionante con le forme d'onda a due
fasi di Figura 9.27. Tutti gli elettrodi di posto dispari sono collegati a <P1e quelli di
posto pari a <P2.Disegnare i profili di potenziale come in Figura 9.23 e dimostrare che
questo sistema non ha un comportamento soddisfacente perch la direzione del trasferimento di carica non determinata.

Soluzione

ti
<1>2=0
<1>1=V

lJLJ
o
--u-LJ

t2
<1> t

o
--------------------_.

= <1>2= vn

All'istante tI le buche sono ben formate sotto gli elettrodi pari. Si noti che tI e t2 sono gli
istanti mostrati in Figura 9.27 del testo, mentre tI' a met strada tra tI e t2. Assumiamo che
inizialmente una certa carica sia immagazziantata sotto 2. Mentre il tempo passa, il potenziale <PI aumenta e <P2decresce cosicch l'energia della buca di potenziale decresce. Per t = t2
non c' pi alcuna buca e pertanto la carica non pi intrappolata ma pu diffondere ovunque
nel canale. Per t = t3le buche si formano di nuovo sotto gli elettrodi dispari, come nella figura
seguente

'3
<1>.=3/4

q'z=V/4

Sistemi a larghissima scala di integrazione

121

Tuttavia a questo punto non pi possibile determinare dove sia finita la carica iniziale, che
si trover distribuita nelle buche sotto E\, E3 e sotto tutti gli altri elettrodi dispari.
9.16 Si consideri un CCD a due fasi. La lunghezza effettiva di ogni elettrodo 8 mm e la
sua larghezza 8 ~m. La distanza tra righe di elettrodi pure di 8 ~m.
a) Calcolare l'area in mm2 occupata da una cella di memoria.
b) La Mnemonics Inc. ha realizzato una memoria da 64 kb (65,536 bit) usando la
cella descritta in a). Le dimensioni del chip sono di 218 x 235 (25.4 x 10-3)2
mm2. Quale frazione del chip occupata dalla circuiteria ausiliaria (ingressi,
uscita, clock, ecc.)?

9.17 Mostrare l'organizzazione della RAM in Figur::..9.10 del testo, data la cella usata come
mostrato in Figura 9.20 del testo.
9.18 Si consideri la struttura CCD a due fasi di Figura 9.26a del testo eccitata dagli impulsi
positivi di clock mostrati. Si assuma che V2= Ve VI = V/2. Disegnare i profili di
energia potenziale sotto i primi quattro elettrodi per i cinque istanti ti' ..., /5 indicati.
Iniziare con la carica sotto E\ nell'istante t = ti e dimostrare che essa passata sotto
E2 nell' istante t = ts. Si usi carta a quadretti.

Soluzione

Nessuno

Sco1Tmenlo

I~I-'

"',=VI2 I
I
I
"'2=VI2I
I
"

I I II
I Ivi I
I I II
I I II
I I II
'2 '3 '4'5

Potenziale

'2

<1>1 VI2
<1>2=3/4 V

'3

<I>.=VI2
<112=
V

'4

<II.=VI2
<112=3/4 V

'5
<II.=VI2
<112
= VI2

scorrimento

I
I
I
I
I
'6

I
I
I
I
I
'7

I
I
I
I
I
'8

122 Capitolo 9

9.19

9.20

Si consideri la struttura CCD a due fasi di Figura 9.26a del testo eccitata dagli impulsi
negativi di clock mostrati. Si assuma che V2= Ve VI = O.Disegnare i profili di energia
potenziale sotto i primi quattro elettrodi per i cinque istanti tI' ..., t5 indicati. Iniziare
con un bit memorizzato sotto EI nell'istante t = ti e dimostrare che l'informazione
passata nella buca di potenziale sotto E2 nell'istante t = t5' Si usi carta a quadretti.
a) Si consideri la struttura CCD a singola fase. Gli elettrodi dispari sono polarizzati
con una tensione costante V/2. Gli elettrodi pari sono eccitati da una forma
d'onda a impulsi positivi <1>2
mostrata in Figura 9.27 del testo VI = Oe V2= V.
Disegnare i profili di energia potemiale sotto i primi quattro elettrodi negli
istanti t2' t3 e t4' Iniziare con elettron:: sotto EI nell'istante t2 e mostrare che tale
carica memorizzata

nella buca di potenziale

sotto E2 per t

= t4' Si usi carta a

quadretti.
b) Disegnare il profilo di energia potenziale per un istante t4' (in cui <1>2
= V/4), per
t5 o t6 (in cui <1>2
= O) e per t7 (in cui <1>2
= V/2). Dimostrare che l'informazione
stata trasferita da EI a E3 in un periodo di clock.

Soluzione
<I>,=V/2
0-

<I>

----.

12

<1>, V/2
<1>2=3/4V

13
<1>1
=V/2
<1>2
= V/2

14
<1>1
= VI2
<1>2
= V/4
l'4

<1>1=VI2

<l>2=V/2
15.16
<1>1
= V/2
<1>2=
V
17
<1>1
= VI2
<1>2
= VI2

.--<1>2

Sistemi a larghissima scala di integrazione

123

L'intervallo t7-t2 = T il periodo di clock e la carica nella buca di potenziale sotto E) si


ritrova alla fine sotto E3'
9.21 Si considerino tre variabili logiche A, B, e C ai collettori di tre invertitori 12L.Collegare
assieme le tre uscite. Mostrare con argomenti di carattere fisico che nel nodo comune
si ha la variabile logiva Y = ABC. In altre parole, giustificare il comportamento wiredAND per la logica a iniezione.
9.22 Date le quattro variabili esterne, A, B, C e D, disegnare uno schema di collegamenti
12Lper l'uscita AOI pari a Y=AB + CD.
9.23 I tre ingressi di un decodificatore sono A, B e C. Disegnare lo schema dei collegamenti
12Lper ottenere le otto uscite.
9.24

Si consideri il multiplexer con abilitazione 2 a l. Disegnare uno schema di collegamento 12Lper questo circuito.

9.25 Il riporto in un sommatore a l bit (full-adder) ha la forma C = AB + BC + CA. Disegnare uno schema di collegamenti 12Lper C.
9.26 Disegnare lo schema dei collegamenti 12Lper un FF-JK sincrono.

lO
Circuiti e sistemi amplificatori

Nel corso del presente capitolo si far riferimento ai transistori indicati di seguito con le
corrispondenti caratteristiche.
Trallsistori

Tipo
F
o
VA (V)

IIpll
125
125
00

IIpll
150
150
100

pllp
200
200
00

pllp
150
150

pllp
50
50
50

00

Si assumer inoltre che tutti i transistori abbiano rb = O e che lavorino alla temperatura di
25C, a meno che non venga diversamente specificato.

10.1 Lo specchio di corrente rappresentato in Figura 10.5a del testo realizzato con il
transistore A e fornisce una corrente di 0.5 mA con Vcc = lO V.
a) Determinare il valore di R.
b) Assumendo che tutti gli altri parametri restino costanti e che la VBE vari di
-2.2 mV/oC, determinare la massima escursione di temperatura compatibile con
una variazione percentuale di ICI inferiore all' 1%.

Soluzione
a) Risolvendo l'Equazione (10.8) rispetto a R e sostituendo i valori numerici si ha
R=~VCC-VBE=
PF+2
le

125 1O-0.7_18.3kQ
125+2
0.5

b) In base all'Equazione (10.8), IMcI pu essere espresa in funzione di I~VBElcome

126 Capitolo lO

Sostituendo i valori numerici si ha


0.005 = 125 ILlVB~
125+2 18.'1 e ILlVBEI= 93.0 mV
ILl71= ILlVB~/2.2= 93.02/2.2 = 46.2C
La massima escursione di temperatura risulta di :!:42.6C.

10.2

Per realizzare il circuito rappresentato in Figura 10.5a si impiega il transistore C, con


Vcc= 5 V edR= 5 kO.
a) Valutare ICI'
b) Determinare i valori minimo e massimo di I3F,tali da mantenere il valore di ICI
entro un intervallo dell' 1% intorno al valore nominale.
a) [ICI = 0.85 mA]

10.3

b) [I3F,max
= 1145; I3F,min
= 91]

Lo specchio di corrente rappresentato in figura realizzato con il transistore D. Per


I CI =

l mA e Vcc = 15V:

a) Determinare il valore di R.
b) Determinare la variazione percentuale di ICI conseguente a una variazione della
temperatura di 50C, se la VBEvaria di -2.2 mV/oC e tutti gli altri parametri
restano inalterati.
+vcc

a) [R= 14.1 kO]

10.4

b) [IMd = 0.192%]

I transistori rappresentati in figura sono identici. Quali sono i valori minimo e massimo
di lc ottenibili con 75 ::;;I3F::;;
175?

l.

Circuiti e sistemi amplificatori

127

+5 v

le

lO k!1

-5 V
[IC,min

= 0.495 mA; IC,max= 0.462 mA]

10.5 Con riferimento al circuito di figura, realizzato con il transistore C:


a) determinare ICI e IC2;
b) determinare il valore di Rc tale che si abbia Vo = 6 V.
+11.2 V

21k!1
lC2Vo

2.8 k!1

+15V

10.6 Per realizzare il circuito di figura a lato si utilizza


il transistore B.

a) Assumere VA--+00 e determinare il valore di


Rc per il quale si ha Vo= O.
b) Utilizzando il valore di Rc determinato al
punto a), calcolare Vocon VA = 100 V. [Suggerimento: la relazione lc = (Ics gVBEIV1)
(1 + VCEIVA)tiene conto della tensione di
Early].
a) [Rc = 7.81 kQ]

b) [VO= -1.95 V]

15 k!1

Re

lC2

Vo

-15V

128 Capitolo lO

10.7

Lo specchio di corrente del Problema 10.1 viene modificato nel circuito di Figura 10.8
ed eroga una corrente ICI = 50 !lA. Determinare RE,

10.8 Per realizzare il circuito di Figura 10.8 si utilizza il transistore C e i valori dei parametri sono Vcc = 15 V, R = 30 kQ e RE = l kQ.
a) Determinare ICI'
b) Qual la variazione percentuale di ICI se Vcc aumenta di 0.3 V?

a) [lci = 0.0541 mA]

b) [LVCI = 0.544%]

10.9 Nel circuito rappresentato in Figura 10.9 i transistori sono identici. Dimostrare che il
rapporto ICI/IC2 proporzionale a R2/RI.

Soluzione
Nell'ipotesi che sia f3F l, le correnti di base possono essere trascurate, quindi
VSEI + ICIRI = VSE2 + IC2R2
VSEI - VSE2 = IC2R2 - ICIRI

Di conseguenza

Se poniamo ICI = IC2' risulta RJ = R2; inoltre, dal momento che si assunto che le
correnti di base sono trascurabili, l R = l C2e in base alla II legge di Kirchhoff l C2= (Vcc -

Nota:

0.7)/(R + R2).

10.10 Per il circuito di Figura 10.8, dimostrare che, se VBEcambia di I1VBE'il rapporto LVR/IR
inversamente proporzionale a [(VCdVBE)- l], assumendo che tutte le altre grandezze restino costanti.

Circuiti e sistemi amplificatori 129


Soluzione
Se VBEcambia di f1VBE' si ha

Sostituendo IR = (Vcc- VBE)/Re ricavando MR/IR risulta


MR - -f1VB/VBE
IR - VCdVBE-: l

10.11 Per realizzare un generatore di corrente di Widlar si impiegano transistori del tipo D;
si dispone inoltre di una tensione d'alimentazione negativa di 9 V, e di una resistenza
R da 25 kQ. Determinare il valore di RE per il quale il generatore eroga una corrente
di 40 /lA. [RE = 1.31 kQ]

10.12 a) Ripetere il Problema 10.11 nel caso di una tensione d'alimentazione positiva di
9V.
b) Disegnare il circuito del generatore ottenuto.

10.13 Ricavare l'Equazione (10.15).

Soluzione
In base alla I legge di Kirchhoff si ha
IR

= IC3 +

IB1.

Poich
VBE3

VBE2' si ha che IC3

= IC2

e IB3

= IB2;

inoltre risulta
IIEII= ICI + IBI = IC2 + 2 IB2 = IC2(1 + 2/~F).
Quindi

130 Capitolo lO
ovvero

Poich

Ponendo lCJ. in Funzione di lCI>si ottiene


(1)

Poich

I Cl ==lCJ. si pu assumere

si ha

VBEI == VBE2 =

VBE'Quindi in base alla II legge di Kirchhoff

(2)
Combinando le Equazione (l) e (2) e risolvendo rispetto a I CIsi ottiene l'Equazione (10.15).

10.14 Ricavare l'Equazione (10.16).

Soluzione
Poich
VBEI = VBE2.e lCI = lCJ.= lc.
Applicando la I legge di Kirchhoff alle basi di Ql e Q2 risulta
IlE31

= lBl +

lB2

= 2ldPF.

Quindi
lB3 = IlE311(I3F+ 1)

ovvero
lB3 = 2ldPA13F + 1)
Inolttre applicando
lR

= lCJ. +

lB3

la I legge di Kirchhoff

= lc

al collettore di Q2 si ha

+ 2 lc IPF(PF+ 1)

Riorganizzando opportunamente i termini si ottiene l'Equazione (10.16)

10.15 Il circuito di Figura 10.1Oa impiegato per ottenere una corrente di l mA utilizzando
una tensione d'alimentazione di 12 V e il transistore A.
a) Determinare il valore di R.

Circuiti e sistemi amplificatori 131

b) Determinare la variazione percentuale di ICI conseguente a una variazione percentuale di (3F del 60%.

a) [R = 10.6 kD]

b) [McI = 0.07%]

10.16 Ripetere il Problema 10.15 per il circuito in Figura 10.lOb.


a) [R = 10.6 kQ]

b) [McI = -0.08%]

10.17 I transistori impiegati nel circuito di Figura 10.11 sono identici, con VA~ 00.
a) Determinare l'espressione di ICI in funzione di (3F' VBE'R e Vcc.
b) Con Vcc = 15 V e (3F = 150, determinare il valore di R in modo che si abbia
ICI = 300 !lA.
c) Qual la massima variazione di temperatura ammissibile, se VBEcambia di
-2.2 mV/oC e tutti gli altri parametri restano invariati, in modo che si abbia
IMcd:::; 30 !lA?

a) [lci

~}

Vcc- 2VBE

(3}+ 4f3F+2

b) [R = 44.1 kD]

10.18 Nel circuito di Figura 10.12 si impiega il transistore C. Si ha inoltre Vcc= 11.2 V,
Rc= 1.2 kD, RE= 0.3 kQ, RI = 90 kD eR2 = IO kD.
a) Determinare il punto di lavoro.
b) Determinare i nuovi valori di l CQe VCEQse ~F viene diviso per 2.

a) [lc = 1.21 mA; IB = 6.06 !lA; VCE= 9.38 V]


b) [ICQ= 1.07 mA; VCEQ= 9.59 V]

10.19 Nel circuito di Figura 10.12 si impiega il transistore A e si ha inoltre Vcc= 15 V,


RI = 72 kD, R2 = 18 kD, RE= 1.4 kD eRc= 4 kD.
a) Determinare il punto di lavoro.
b) Ipotizzando che il valore di ~F raddoppi, determinare il nuovo punto di lavoro.
c) Commentare l'efficacia del circuito di polarizzazione impiegato.
a) [lc=1.51mA;
IB= 12.1 !lA;
b) [lc= 1.57 mA; IB=6.29!lA;

VCE=6.83 V]
VCE=6.51 V]

10.20 Il circuito mostrato in figura (realizzato con il transistore C) progettato in modo che
si abbia Va= Oe VCEQ= 3 V.
a) Determinare i valori di Rc ed RE,
b) Utilizzando i valori ottenuti al punto a), determinare la variazione di Va se (3F
viene diviso per 2.
c) Utilizzando ancora i valori ottenuti al punto a), determinare la massima variazione di Va conseguente a una variazione del 5% del valore di entrambe le
tensioni di alimentazione.

132 Capitolo lO
+6V

90 kf!

Re

+
Vo

IO kf!

-6V

a) [Rc = 0.587 lill;

RE = 0.274 lill]

c) [Vo= -.4'?6 V]

10.21 Il circuito realizzato con il transistore B (con VA~ (0) in figura.


a) Determinare ICQe VCEQ.
b) Qual il valore della resistenza da inserire tra base e massa, affinch si abbia
VCEQ= 6.7 V?
c) Se il valore di ~F cambia di :t100, entro quale intervallo varia il valore di VCEQ
nel circuito modificato secondo quanto trovato al punto b)?
+12v
I.5kf!
60 kf!

c
B

a) [ICQ = 5.92 mA; VCEQ= 3.13 V]


b) [R = 9.08 k!1]
c) [VcE=8.40 per ~F=50;
VCE=6.36 per ~F=250]

10.22 Il circuito in Figura 10.12 alimentato alla tensione di 28 V ed progettato per operare

4a OCa 100C.Il transistoreha un ~F di valore compresotra 50 e 200 e il suo punto


di riposo caratterizzato da ICQ= 1.5 mA e VCEQ= 13 V. Si richiede inoltre che la le
non varii di pi di 150 !lA intorno al valore nominale. Trascurando la l Coe assumendo
che le variazioni

Rc e RE.

di ~F e di VBEproducano

effetti uguali, determinare

i valori di RI, R2,

Circuiti e sistemi amplificatori 133

[RE= 2.93 kO;

Rc = 7.0 kO;

RI = 35.2 kO; R2 = 8.49 k!1]

10.23 Nel circuito rappresentato in figura, i transistori Q3 e Q4 hanno la funzione di polarizzare Ql e Q2; i transistori Q5, Q6 e Q7 costituiscono uno specchio multiplo di
corrente, con Q6 e Q7 carico dinamico, rispettivamente, per Ql e Q2.
Per tutti i transistori, di tipo pnp, si ha pF = 150, ed possibile assumere VA-7 00 .
Determinare il valore di R in modo che il circuito funzioni correttamente.
+15v

Q5

28 kf!

-15 V

[R = 54 kO]
10.24 Nello specchio di corrente rappresenato in figura si impiega il transistore A. Determinare i valori di lCI' lC2e lC3'
+9V
30kf!

1.94kf!

134 Capitolo lO

[Ic I = IC2

= 0.271

mA;

IC3 = 0.0287 mA]

10.25 Per i MOSFET rappresentati in Figura 10.15a, in condizioni di saturazione vale la


relazione
ID =25 (~)(VGS-

1.5f /lA

a) Per W/L = 4, determinare il valore di R in modo che si abbia ID = 400 /lA con
VDD= 9 V.
b) Utilizzando il risultato ottenuto nel punto a), determinare di quanto varia la 1m
se per Ql si ha invece W/L = 2.
c) Ripetere il punto b) con il valore W/L = 8.
a) [R = 13.75 kO]

b) [MDI = 46.3 /lA]

c) [MD = 37.8 /lA]

10.26 Nel circuito Figura 10.15a si impiegano MOSFET con le caratteristiche date in Figura
10.15b; la tensione d'alimentazione vale 5 V: Determinare il valore di R in modo che
si abbia ID = 100 /lA.
[R = 7 kQ]

10.27 Per i MOSFET rappresentati in Figura 10.15a si ha k(W/L) = 200 /lA/V2 e Vr= 2 V e
la tensione d'alimentazione vale 12 V. Determinare il valore di R in modo che si abbia
ID = 0.5 mA.

[R= l kn]
10.28 Per i transistori ad arricchimento rappresentati in figura si ha ID = 100 x (VGS- 3)2
/lA; per il transistore a svuotamento si ha invece ID= 100 x (VGS+ 1)2/lA. Determinare ID!'
+IOV

Circuiti e sistemi amplificatori 135

10.29 Per
a)
b)
c)

il FET mostrato in figura si ha IDss= 4 mA e Vp = --4 V.


Determinare Va,per VI = O.
Determinare Va, per VI = 15 V.
Determinare VI, per Va = O.
+24 V

6 kn

12kn

+
Vo

-12 V

b) [Va = 15.95 V]

c) [V;=-2 V]

10.30 Per il FET del circuito rappresentato in Figura l 0.18a si ha IDSS= 3 mA e Vp= - 3 V.
Determinare il punto di riposo del transistore (IDSQ'VasQ' VDSQ)con RI = 1.5 MQ,
R2 = 0.3 MQ, RD= 20 kQ,Rs= 5 kQ e VDD=60 V.
[VasQ=-0.49V;

IDQ=2.10mA;

VDsQ=7.5V]

10.31 Determinare gli intervalli di variazione di IDsQe VDSQdel Problema 10.30, in conseguenza di una variazione del valore della Vp di :t0.5 V.

[2.08~IDQ~2.11

mA;

7.18~ VDSQ~7.93V]

10.32 Nel circuito di Figura l 0.18a si impiegato il FET con la caratteristica mostrata in Figura
10.19.
Determinare i valori di RI, R2, RD e Rs in modo che si abbia 4.0 ~ IDSQ~ 5.0 mA e
VDs~ 6V, con una tensione d'alimentazione di 24 VeRa ~ 100 kQ.

10.33 Per realizzare un circuito analogo a quello rappresentato in Figura l 0.18a si impiega
un JFET a canale p, per il quale il costruttore fornisce le seguenti caratteristiche:

Vp
IDSS

Valore minimo

Valore massimo

5V
-2.5 mA

6V
-4.5 mA

136 Capitolo IO

Si vuole ottenere una 1DQcompresa tra -1.6 e -2.0 mA, con VDD= -30 V e RG
~ 100 kQ.
a) Determinare R., R2 e Rs.
b) Quali sono i valori minimo e massimo di VDSQottenibili con RL = IO kQ?
a) [Rs = 2.5 kQ; RJ = I MQ; R2 = I I I kQ;
b) [VDSQ= -IO V; VDSQ= -5 V]

10.34 Ricavare l'Equazione (10.29).

Soluzione

1m =k(~).(VGS.

- Vr) 2 e 1m =k(~)2(VGS2 - Vr?

Poich VGSJ= VGS2'

- (W/L).
1m - (W/Lh

1m

10.35 Per realizzare il circuito di Figura 1O.21a si impiega il transistore A, polarizzato in


modo da ottenere IeQ = I mA.
Determinare A ve R; con Rs = 100 Q e Re = 1.2 kQ.
[Av=-43.8;

R;= 3.125 kQ]

10.36 Per realizzare il circuito di Figura 10.21a si impiega il transistore C, polarizzato in


modo da ottenere 1eQ= 0.5 mA.
a) Determinare Re in modo che risulti Av = 100 per Rs = 2 kQ.
b) Determinre Av per un aumento di ~F del 60% e Re = 6 kQ.
c) Ripetere il punto b) per una riduzione di ~F del 60%.

Soluzione
a) Utilizzando le Equazioni (10.33) e (10.34) si ha
0.5
gm =25 =20 ms

200
e r1t = 20 = IO kQ

Utilizzando le formule riportate in Tabella 10.3a si ottiene


200Re
-100 = 2+ lO e Re = 6 kQ

Circuiti e sistemi amplificatori

b)

Per

~o

= 200 (1 + 0.6) = 320,

r =320=16kQ
l!

e A =320x6_-107

20

Per ~o = 200

c)

137

(1

v 2+ 16

0.6)

= 80,

80
-80x 6
r =- = 4 kQ e A =
-80
l!

20

2+ 4

10.37Per realizzare il circuito di Figura 10.22b si impiega il transistore

B; lo' ottenuta mediante uno specchio di corrente realizzato con il transistore E,vale 50 /lA. Determinare
Av, R; ed Ro, con Rs = 5 kQ.

Soluzione
Il transistore B caratterizzato dai seguenti parametri
0.05
g11/=-=2
25

ms

150
e r =-=75
l!

100

kQ e r =-=2
o

0.05

MQ

Il carico costituito dall'uscita di uno specchio di corrente realizzato con i transisori B,


quindi,

Utilizzando le formule riportate in Tabella 10.3a si ottiene


Av=
R; =

-150x 667 =-1250


5+75
rl!

= 75 kQ

Ro = ro= 2 MQ

e R~=RL=667

kQ

10.38 Per realizzare il generatore di corrente di Figura 1O.22bsi impiega il transistore E. Il


transistore amplificatore, che invece del tipo B, pilotato da un generatore di tensione di resistenza interna Rs = 20kQ e polarizzato in modo da ottenere R;= Rs.
a) Determinare il valore di lo.
b) Determinare il valore di Av.
a) [lo = 0.1875 mA]

b) [Av= -667]

138 Capitolo lO

10.39 Il circuito rappresentato in Figura 10.22a pilotato da un generatore di segnale di


resistenza interna Rs = lO kil.
Il transistore (del tipo C) polarizzato con una corrente ICQ = 1.5 mA. Si ha inoltre
RE

= 2 kil.

a) Determinare A v.
b) Determinare R;,
c) Determinare Ro ed R~.
a) [Av=-15.9]

b) [Rj = 305 kil]

c) [Ro ~

R~ = 33.3 kil]

00;

10.40 Per realizzare un amplificatore a collettore comune si impiega il transistore D, polarizzato con ICQ = -0.25 mA e pilotato da un generatore di tensione di resistenza interna pari a 3 kil.
a) Qual il valore di RE necessario perch si abbia R~ = 110 il?
b) Utilizzando il valore di RE appena determinato, valutare A ve Rj'
. a) [RE =

1.42kil]

b) [R;= 229 kil;

Av= 0.924]

10.41 In un inseguitore di emettitore si utilizza il transistore A, polarizzato con ICQ= 2 mA.


Si vuole avere una resistenzad'ingresso Rj:2:500 kil.
a) Determinare il valore di RE da impiegare.
b) Determinare Av, Ro ed Ro' per Rs = 5 kil.
a) [RE:2:3.96 kil]

b) [Av=0.988;

Ro=52il;

R~=5l il]

10.42 Verificare le relazioni approssimate valide per un amplificatore a base comune, riportate in Tabella 10.3a.

Soluzione
Il circuito equivalente dell'amplificatore a base comune, per ro ~
le
--.

00

e l'h

= O, risulta

+
gmvx

v:

le

AI=-

lei

Re

rn

le

le = g",V1[ e

Vo

V1[= -l' 1[(I e + g", V1[)


B

I
Ro

Ricavando

V1[si ha

ol

Ro

Circuiti e sistemi amplificatori 139

V=- -r,/e
n

l + ~o

e quindi

Per valutare Ro' assumendo che lE sia fornita da un generatore di corrente, si ottiene

Vn = -gmVnrn = -~oVn
che risulta soddisfatta solo pe\"Vn = O,quindi

V.

v,

Applicando in ingresso al circuito un generatore di tensione Vs con resistenza interna Rs'


risulta

Vn = -rn (le + gmVn) ovvero


Quindi
Vo =

-~olfij(1

+ ~o) = AfR)e

Applicando la II legge di Kirchhoff alla maglia d'ingresso si ha


-Vs + leRs - V1t = O
Sostituendo l'espressione di Vne risolvendo rispetto a le si ottiene
le = V/[Rs + r/(1 + ~o)]
Combinando le Equazioni (1) e (2) si pu ottenere l'espressione di Av. Poich
Rs + R;, utilizzando l'Equazione (l) si ricava R; = r/(l + ~o) ==l/gm'

10.43 Nel circuito di Figura 1O.25a si impiega il transistore A, polarizzato con una corrente
di collettore di 0.2 mA. Per Rs = 2 kn, RE = 100 Q ed Re = 5 kQ, determinare:
a) AveR;;
b) l'intervallo entro cui varia A v in conseguenza di una variazione di ~o del 60%.
a) [Av= -20.7;

R;= 28.2 kQ]

b) [-18.7 ~ Av~ -21.2]

10.44 a) Ripetere il Problema 10.43 per il transistore B.


b)

Determinare

Ro ed R~.

140 Capitolo lO

a) [Av= -20.9; R;= 33.7 kO;


b) [Ro= 860 kn; R~ = 5 kn]

-19.2;::: Av;:::-21.4]

10.45 a) Determinare l'espressione di M viA v per una variazione di ~13di 13o nel circuito

diFigura10.25,assumendo
chesi abbia130 I.

b) Con riferimento al transistore C, determinare RE in modo che si abbia IMvlAvi


:::;0.1 per variazioni di 13o del 50%.
c) Determinare il valore di RE per Rs = 0.6 kO e con il transistore polarizzato con
IeQ = 0.5 mA.
d) Valutare Re, assumendo che si abbia A v= lO.

c) [RE= 374 O]

d) [Re = 4.29 kO]

10.46 Verificare i risultati relativi all'amplificatore a collettore comune riportati in Tabella 10.3b.

10.47 Verificare i risultati relativi all'amplificatore a emettitore comune con resistenza sull'emettitore riportati in Tabella 10.3b.

10.48 Verificare i risultati relativi all'amplificatore


la 10.3b.

a base comune, riportati in Tabel-

10.49 Verificare i risultati numerici approssimati riportati in Tabella 10.4.


10.50 Ripetere il Problema 10.49 nell'ipotesi che si abbia ro= 50 kO.
10.51 Per ciascuna delle configurazioni indicate in Tabella 10.4, determinare A v' assumendo
cha si abbia rb = 50 O ero = 50 kO.
[Per la configurazione CE risulta lAvi = 88.2]
[Per la configurazione EC risulta lAvi = 0.989]
[Per la configurazione CB risulta lAvi = 2.50]
10.52 Determinare la resistenza d'uscita del generatore di corrente di Widlar.

Soluzione
Il circuito equivalente per piccoli segnali del generatore di Widlar riportato nella pagina
seguente. La parte di circuito racchiusa nel rettangolo tratteggiato equivale a una resistenza
Rx= R IlrOI lIl/gm Ilr,,1= l/gm.
Si osservi che V"I insiste ai capi del generatore gmV"I' quindi V"I/gmV,,1 una resistenza di
valore l/gm.

Circuiti e sistemi amplificatori 141


B2

I
I
I
I
I
I
I
I
I
I
I
I
I
I

:5 R

I
I
I
I
I
I
I
I

C2

~-+
V"2

To2

+
V"I
Toi

La restante parte del circuito risulta quindi

immediato riconoscere nello schema di figura uno stadio a emettitore comune con resistenza di emettitore.
Quindi Ro la resistenza d'uscita di questo stadio con Rx al posto di Rs.

Poich r1l2= ~J8m2 = ~oVT'IC2 una resistenza di valore elevato, essendo IC2 una "piccola"
corrente, frequentemente risulta rIl2 (Rx + RE). Quindi
!)02RE

Ro'" ro2 [ l +

= roil

+ 8m2RE)

10.53 Un JFET (per il quale si ha IDSS =5 mA e Vp =-4 V) polarizzato in modo da avere


VGSQ=-1 V. Esso inoltre utilizzato nel circuito di Figura 10.27a, con RD = 16 kQ
ed Rs= l kQ.

142 Capitolo lO

a) Determinare Av = Voi/Vs'
b) Determinare le resistenze Ro ed R' o viste tra il terminale voI e massa. assumendo
che si abbia 1I.=

a) [Av = -8.80]

90 Y.

b) [R'0= 13.7 kD]

c) [Ro= 92.8 kD]

10.54 Con riferimento al circuito a JFET relativo al Problema 10.53:


a) determinare Av= Vo/Vs'
b) determinare le resistenze Ro ed R' o viste tra il terminale v02 e massa.
a) [Av=0.550]

b) [Ro=789D]

c) [R'0=441 D]

10.55 Il JFET del Problema 10.53 polarizzato in modo da avere VasQ= -2.Y.
a) Determinare il valore della resistenza RD che assicuri un guadagno di tensione
lAvi = 20 nella configurazione a source comune.
b) Assumendo che la IDSSresti invariata e con il valore di RD determinato al
precedente punto a), valutare il guadagno Av per Vp = -5 Y.
c)

Ripetere il punto b) con Vp

a) [RD=20.6 kD]

= -3

b) [lAvi = 21.9]

Y.

c) [RL= 18.3 kD;

lAvi = 15.2]

10.56 Il circuito di figura rappresenta un amplificatore a gate comune. Determinare le espressioni di A v' R; ed Ro'

RD

~VDD

10.57 Nel circuito di Figura 10.27a, con RD = 20 kQ ed Rs = 1.5 kQ, si impiega un JFET
con
= I mS ed r d = 40 kD.
a) Determinare Av = Vo/Vs'
b) Determinare il nuovo valore di A V>nel caso in cui il valore di IDSScambi del
20% e Vp e Vas restino invariati.
gl1l

a) [Av= -6.58]

b) [Av= -6.97]

10.58 Il JFET del Problema 10.57 impiegato come inseguitore di source.


a) Determinare il valore di Rs tale che si abbia Av = 0.95.
b) Facendo uso del valore di Rs appena determinato in a), calcolare Ro ed R' o'
a) [Rs = 36.2 kQ]

.1

b) [R'0= 0.976 kD;

Ro = 0~950kQ]

Circuiti e sistemi amplificatori 143


10.59 Il circuito rappresentato in figura un amplificatore a MOSFET a source comune, con
i transistore Q l e Q2 e caratterizzati rispettivamente dai parametri gli/Ie rdi' e gll/2ed
rd2'Determinare l'espressione del guadagno di tensione Av= V/Vs e commentare il
risultato.
+

J
Q2

---o

v.

"1

+Il''VGG

"::"

10.60 Ripetere il Problema 10.59 per il circuito CMOS rappresentato in figura.


+

J
Q2
+
vd

")

d
I

Q\

"+
V.
-

110.61 Un amplificatore costituito da due stadi CE in cascata. Ciascuno di essi realizzato con il transistore A polarizzato con ICQ= l mA; si ha inoltre Rs = 0.6 ld1 e
RCI = RC2= 1.2 ld1. Determinare A VI'A JI2e A v.
[AvI = -40.3;

AJ12= -34.7;

Av= 1400]

10.62 All'amplificatore descritto nel Problema 10.61 viene aggiunto un ulteriore stadio, anch'esso realizzato con il transistore A, ma polarizzato con ICQ= 2 mA; la resistenza
di collettore vale 0.6 ld1.
a) Determinare il guadagno complessivo dell'amplificatore quando il terzo stadio
aggiunto a valle degli altri due.
b) Determinare il guadagno quando il terzo stadio a monte degli altri due.
c) Determinare il guadagno quando il terzo stadio posto fra gli altri due.

144 Capitolo IO
+

2 k{}

l k{}

----o
Q3

Q2
'0

100 {}

a) [A v = -38.000]

5 k{}

b) [Av= -38,000]

c) [Av= -44,200]

10.63 L'amplificatore a transistori descritto nell'Esempio 10.7 mostrato in figura.


a) Determinare il guadagno di tensione complessivo A v.
b) Confrontare il risultato ottenuto al punto a) con quello fornito nell'esempio,
giustificando la differenza.
[A v = 2960]

10.64 Ripetere il Problema 10.62 per il circuito mostrato in figura.


+

2 k{}

l k{}
----o

Q3

QI

2 k{}

V.r.!

.0
5 k{}

100{}

[Av= 2890]

10.65 Il generatore di segnale (con la propria resistenza interna) dell'Esempio 10.7 pilota un
amplificatore a emettitore comune a singolo stadio, realizzato con il transistore Q2.
a) Determinare il valore di Re necessario ad ottenere lo stesso guadagno complessivo determinato nell'esempio detto.

Circuiti e sistemi amplificatori

145

b) Qual il minimo valore della tensione di alimentazione richiesto, se si utilizza


il valore di Rc determinato al punto a)?

Soluzione
a) Per avere lAvi = 1010 deve essere
100Rc
1010=- 2+0.5 e Rc = 25.3 kQ
b) gm= ~/r1C= 100/0.5 = 200 ms e

- ICQ
- ~.
gm-y T ovvero 0.2- 25 da ICQ- 5 mA
Affinch il transistore sia polarizzato in regione attiva, deve essere
VCC = VCE + ICQRc = 0.3 + 5 x 25.3 = 126.8 V

Nota:Qualunquesegnale positivo porta Q in saturazione.


10.66 L'amplificatore CC-CE mostrato in figura realizzato con due transistori, caratterizzati
dai valori dei parametri ~F= 150 e VA= 130 V e polarizzati con ICIQ= IC2Q= 100 /-lA;
si ha inoltre Rs = 50 kQ ed Rc = 250 kQ.
Determinare il guadagno Av = V/Vs'
+

Re

-o
v, ('\

'

Q2

+
VO
-l-

[Av= -985]
10.67 Due stadi a base comune sono connessi in cascata e ciascuno realizzato con il transistore C, po1arizzato con ICQ= 0.5 mA.
Il circuito pilotato da un generatore di segnale con resistenza interna di 50 Q e si ha
inoltre RCI = RC2 = 5 kQ. Determinare:
a) il guadagno dei singoli stadi;

146 Capitolo lO
b) il guadagno complessivo dell'amplificatore.
a) [AvI = -49.8;

b) [Av=49.0]

AV2= -0.985]

10.68 Un amplificatore cascode realizzato utilizzando per ciascuno degli stadi il transistore
C polarizzato con ICQ= 0.2 mA e pilotato con un generatore di tensione di resistenza
interna pari a l kn.
Si ha inoltre Rc = 5 kQ.
a) Determinare il guadagno di tensione A v.
b) Determinare la variazione percentuale del valore di A v' conseguente a una
variazione di :t20% del valore di Rec) Rispondere alla domanda b) nel caso in cui il valore di Rs cambi di :t 10%.
c) [Av= -38.46 :t0.30]

b) [Avcambiadi:t20%]

a) [Av = -38.4]

10.69 Nel circuito rappresentato in figura, verificare che si ha

I
I

Supporre RD

r"" rd

r"" ~o

l e Il

l.

+
I

I
RD
I
I

I
v,

Q\

V02
Re
VoI

Rs

10.70 Una coppia Darlington impiegata come inseguitore di emettitore con RE = 500 O ed
pilotata da un generatore di tensione con resistenza interna di 50 kn.
Entrambi i transistori sono del tipo B; QI polarizzato a 151lA e Q2 a l mA. Determinare A v' Ro ed Rj.
[Av = 0.657;

Ro = 0.261 kn;

Rj ,'- 17.0 MQ]

Circuiti e sistemi amplificatori

147

10.71 I JFET rappresentati in figura sono identici e caratterizzati dai parametri forniti nel
Problema 10.57. Determinare:
a) il guadagno di ciascuno stadio;
b) il guadagno complessivo V/Vs;
c) le resistenze d'uscita Ro ed R' o'
+

40 k!1

\O k!1

Q3
o

2k!1

vsU

a) [AVI = -98.8;
b) [Av=64.5]

AV2 = -8;

).

+
5k!1

Vo

AV3= 0.816]

c) [Ro=0.976kn;

R~=0.817kQ]

10.72 Determinare l'espressione del guadagno Av = V/Vs dell'amplificatore cascode a FET


mostrato in figura.
+

RD2

Vo

v,

Soluzione

Il circuito equivalente risulta quello di figura

148 Capitolo lO

GI

DI

+/

S2

112Vgs2
Vse

Vgsl

RD2

Va

Vgs2
+

-OG2

SI

ove, in base al teorema di Thevenin, stato sostituito il generatore di corrente gmVgsle la


resistenza in parallelo rdl IlRDi con un generatore di tensione /l'I = gmIR~I' con R~I=
rdi IlRDI' In base alla II legge di Kirchhoff si ha

Sostituendo l'Equazione (2) nella (l) e risolvendo rispetto a Id2 seg1!.eche


Vo -Id2RD2
.,
Vs - Av qumdl

V=
s

10.73 Il transistore QI caratterizzato da rdl = lOk!1 e gml= 3 mS; per Q2 si ha invece


r d2 = 15 k!1 e gm2 = 2 mS.

a) Determinare il guadagno V/V2 per VI = O.


b) Determinare il guadagno V/V, per V2= O.
c) Determinare vo' con vI = 5 sin rot e v2 = -2.5 sin rot.

I kf!

"
DI
VI

Vo
QI
0.5 kf!

1'-1I
11,1

Circuiti e sistemi amplificatori 149

a) [v/n

= 0.950]

b) [V/VI = -0.538]

c) [va= -5.07 sin COI]

10.74 L'amplificatore differenziale rappresentato in Figura 10.36 realizzato con il transistore C polarizzato con l cq = 100 IlA. Determinare i valori di Rc e RE per i quali si ha
IADMI= 500 e un CMRRdI 80 dB.
[Rc = 125 kn;

RE = 1.25 MQ]

10.75I segnali in ingresso all 'amplificatore differenziale del Problema 10.74 sono
VI= 15sin 1201tl+ 5 sin 21tx 1031mV
V2= 15 sin 120 1tl- 5 sin 21t x 103t mV

Il segnale a 60 Hz rappresenta un disturbo, mentre quello a I kHz il segnale utile.


a) Determinare Voi(t).
b) Determinare vo2(1).
a) [voI(l) = -2500 sin coIl - 0.75 sin C021mV con COl = 21t X 103 rad/s e C02= 1201trad/s]
b) [voil) = 2500 sin COlI- 0.75 sin C021mV]
10.76 Nel circuito rappresentato nella figura di pagina seguente, entrambi i transistori sono
del tipo C.
a) Con vI = v2= O, determinare le correnti di polarizzazione ICQe IBQ'
b) Determinare voi e vo2nelle condizioni descritte al punto a).
c) Calcolare il guadagno differenzialeADM' quello di modo comuneACMe il CMRR.
d) Determinare Rid ed Ric'
+15V

IOk!1

lO k!1

Voi

Vo2

14.3 k!1

-15 V

a)
b)
c)
d)

[/B = 2.48 IlA; lc = 0.495 mA]


[voi = 10.0 V = vo2]
[ADM=-198; ACM=-0.347; CMRR=55.1 dB]
[Rid= 20.2 kQ; Ric = 5.76 MQ]

150 Capitolo IO

10.77 La resistenza da 14.3 kQ del Problema 10.76 viene sostituita con uno specchio di
corrente che ha la funzione di erogare la stessa corrente di polarizzazione. Lo specchio
realizzato con un transistore C, caratterizzato per da VA= 130 V.
a) Dimensionare gli elementi dello specchio di corrente.
b) Quali sono i nuovi valori del guadagno differenziale e del CMRR?

a) [R = 14.2 lill]

b) [ADM=-191]

c) [CMRR::=74.3 dB]

10.78 L'amplificatore differenziale rappresentato in Figura 10.36 caratterizzato da una


guadagno differenziale ADMe da un CMRR entrambi noti.
a) Determinare voI e vo2' con VI= Vs e v2 = O.
b) Determinare voI e vo2' con VI= O e v2 = Vs'

10.79 a) Per l'amplificatore


che si ha
-1
VT Vr
IAD",A=V+V
An Ap

differenziale integrato rappresentato in figura, dimostrare

in cui VAne VApsono le tensioni di Early per il transistore npn e per il transistore pnp,
rispettivamente.
b) Dati VAn = 120 V e VAp = 50 V, determinare il valore di IADMI.
c) Il valore del guadagno differenziale ADMcambia in conseguenza di una variazione della corrente di polarizzazione?
+vcc

Circuiti e sistemi amplificatori 151

10.80 Per il circuito del Problema 10.79, valutare il CMRR e il guadagno ACM' noti
Vcc = 15 V, VEE= 15 V, Rp = 53.5 kQ ed RN= 28 kQ. Per i transistori npn, 13Fvale
200, mentre per i transistoripnp si ha 13F = 130 = 50. I valori di VTsono quelli gi forniti
nel Problema 10.79.

[CMRR = 4780;

IAcMI= 0.296]

10.81 Il circuito in figura rappresenta un amplificatore differenziale realizzato in tecnologia


CMOS.
Per i transistori NMOS si ha k = 25 /lA/V2, VT= 1.5 V e VA= 1/.= 50 V; per i PMOS,
k = 12.5 /lAlV2, VT= -1.5 V e VA= In.. = 100 V. Il valore del rapporto W/L indicato
accanto a ciascun transistore.
a) Determinare il valore delle correnti di drain di polarizzazione di Q3, Q5 e Q7.
b) Valutare AD e il CMRR.
+10v

4/1

4/1

Ql
32.5 kfl
VI o

Q2
32.5 kfl

1-0 V2

4/1

2/1

16.25kfl

-IO V

10.82 I JFET impiegati per realizzare un montaggio a source accoppiati sono caratterizzati
dai valori gm = 1 mS ed rd = 50 kQ e polarizzati

mediante un generatore

di corrente di

resistenza d'uscita pari a 40 kQ. Le resistenze di drain hanno valore RD = 30 kQ.


Valutare ADM>ACMe il CMRR.
[ADM=-18.75;

-10.83 Verificare

ACM=-0.361;

l'Equazione (10.110).

CMRR = 34.3 dB]

152 Capitolo lO

Soluzione
Per RL = Rj

00

, il circuito di Figura 10.45 diviene


+
+

+
+

In base alla seconda legge di Kirchhoff si ha


-(-AvVj) + I(R. + Rz + Ro)

=O

dove

Vj

= -Vz

+ IR2

Combinando queste equazioni e osservando che risulta Vo = I(R1 + R2), si ottiene che Av=
V/V2 dato dall'Equazione (10.110).

10.84 Nel circuito di Figura 10.46 si ha vI = v2 = v3 = ... = "'11= l V, Rz = 2RI, R3 = 2R2,


... Rn=2Rn-1 eR' =RI/2.
a)
b)

Determinare
Determinare

Vo per Il ~ 00.
Vo per Il = 4.

b) [vo=-(3l/32)V]
10.85 Nel circuito di Figura 10.46 si ha RI = R' = l kO, Rz = 2R), R3 = 2R2, ... RII= 2Rn-l'
Letensioni
d'ingresso
vI'vz,... vn possono valere O o lO V.
a) Per Il = 4, qual la minima tensione d'uscita, se almeno una delle tensioni
d'ingresso non nulla?
b) Qual la massima tensione d'uscita, con Il = 4?

a) [Ivoi= 1.25 V]

b) [Ivol= 18.75 V]

10.86 a) Determinare la minima tensione d'uscita, nell'ipotesi

che almeno una delle

tensioni d'ingresso sia non nulla, nelle condizioni indicate nel Problema 10.85.
La massima resistenza disponibile vale 55 kO.
b) Qual il nuovo valore di n che si ottiene riducendo il valore di R I a 100 Q?

a) [Ivol= 5/8 V]

b) [n=9]

10.87 Si vuole impiegare il circuito di Figura 10.46 per determinare il punteggio medio
riportato da un gruppo di studenti in un quiz. Gli studenti sono 25 e il punteggio va
da l a lO. La massima tensione d'uscita pari a lO V e il minimo valore di resistenza
utilizzabile l kO. Il minimo valore di tensione disponibile in ingresso 250 IlV.
a) Dimensionare gli elementi del circuito.

Circuiti e sistemi amplificatori

153

b) Verificarne il funzionamento con la seguente serie di dati


Numero studenti
Punteggio ottenuto

o
2

lO

10.88 L'amplificatore operazionale di Figura 1O.48aha caratteristiche ideali, ad eccezione

del guadagno Av' che invece finito.


a) Determinare la funzione di trasferimento iL/vs'
b) Determinare il valore da imporre ad Av perch, nelle ipotesi che si abbia
Rl = IOkQ, il risultato trovato al punto a) differisca dell' l% da quello espresso
dall 'Equazione (10.115).

10.89 Ripetere il Problema 10.88 per il circuito di Figura 10.48b. Porre R2 = lO kQ e con-

frontare il risultato con l'Equazione (10.116).

10.90 Ripetere il Problema 10.88 per l'integratore rappresentato in Figura 10.50 e descritto
dall'Equazione (10.117).

Il
Rispostain frequenza degli amplificatori

Nota: Negli schemi circuitali relativi ai problemi che seguono non stata riportata la rete
di polarizzazione.
Il lettore pu assumere che gli elementi attivi siano correttamente polarizzati e che i componentiutilizzati per la definizione del punto di lavoro (e non riportati) abbiano effetti trascurabilisul comportamento del circuito.
Nel corso del presente capitolo si far riferimento ai transistori indicati di seguito con le
corrispondenti caratteristiche.
Transistori

Tipo
F
o
VA (V)

npn
125
125

npn
150
150
100

npn
200
200

pnp
150
150

pnp
50
50

400
0.3

400
0.3

00

fr (MHz)
CII(pF)

300
0.5

00

.-1:'

00

100
0.5

50
lO
0.5

eccitato mediante un segnale vi = 0.1 sin roi + 0.1 sin 2root. In as-

11.1

Un amplificatore

senzadi distorsione in frequenza,la tensionein uscita Vo rappresentatainFigura Il.1


del testo dalla curva 1.
a) in presenza di distorsioni di fase e ampiezza, si ha va = sin roi + 0.75 sin (roi30). Tracciare il diagramma temporale di un periodo della tensione d'uscita Vo
e confrontarlo con la forma d'onda non distorta.
b) Ripetere il procedimento per Vo= sin (roi - 15) + sin (2roi - 30). Commentare il risultato.

156

Capitolo Il

Soluzione
a) I valori assunti da vo' per vari valori di (j)i, sono riportati in tabella e il relativo grafico
della forma d'onda risulta
ooot

Vo

Vo

1.5

deg

V
1.0

O
30
60
90
120

-0.375
0.875
1.62
1.38
0.491

150
180
210
240
270
300
330

-0.25
-0.375
-0.125
-0.116
-0.625
-1.24
-1.25

0.5

1.51/

I
60

'l'

ro.'.grndi

-0.5
-1.0
-1.5

b) Entrambe le componenti del segnale Vorisultano ritardate di 1t/I2 rad, quindi l'uscita
risulta non distorta, ma semplicemente ritardata. Il grafico relativo coincide con quello di
Figura 11.1 del testo.
11.2

Con riferimento allo schema di figura, determinare il limite superiore di banda nel-l'ipotesi che il circuito schematizzato con il quadripolo sia, alle medie frequenze, un
amplificatore a emettitore comune.

+
Amplificatore

a bassa
frequenza

11.3

v.

Ripetere il problema precedente assumendo che l'amplificatore schematizzato con il


quadripolo sia un inseguitore di emetthore.

Risposta in frequenza degli amplificatori

157

Soluzione
Il circuito equivalente risulta
l/sC

L'analisi nodaIe, utilizzando come variabili Vbe Vofornisce le seguenti equazioni

~,

-=
Rs

8/11V1t=

- Vb 1..+ Sc
(

V1t

Vb -+-+SC
Rs r1t

= Vb -

r1t

- Vo -+SC
r1t

+ Vo

SC

(1)

+ J, + 1..
RE

dove

)
(3)

Vo

sostituendo l'Equazione

(2)

r1t

(3) nella (2) e risolvendo

il sistema si ottiene

Vo
1 + sCrl(1 + ~o)
-=A
Vs o
l + s/roH
dove, posto ~o = gn/1t'

11.4 Determinare il limite inferiore di banda del circuito mostrato in figura, assumendo che
il quadripolo rappresenti un inseguitore di source.

Amplificatore
a bassa
frequenza

158

Capitolo I l

11.5

Ripetere il Problema I lA per il caso di un amplificatore a source comune con resistenza sul source.

11.6

L'amplificatore del Problema l 1.5 sollecitato con un' onda quadra.


a) Determinare il ti/t del segnale in uscita.
b) Ripetere il procedimento nel caso di un amplificatore a source comune (senza
resistenza sul source).

11.7

Un transistore ha, a bassa frequenza, un guadagno di corrente Bo = 160; per I

= 50 MHz,

si ha IBUco)1= 8. DeterminarelTed/p.

[tp =2.5 MHz;


11.8

IT = 400 MHz]

Un transistore presenta, per una corrente di polarizzazione le

= I mA, un guadagno di

corrente Bo = 120. Per lo stesso valore di le' si ha IBUco)1= IO alla frequenza

Determinare il valore di Cn nel modello a 1t ibrido per le


abbia CI! = I pF.

di 25 MHz.

= I mA, nell'ipotesi

che si

[CI! = 24.5 pF]

11.9

La funzione di trasferimento di un amplificatore A)(1 + s/coo)'


a) Dimostrare che disponendo in cascata due di questi amplificatori (che non
interagiscano tra loro) e sollecitando l'insieme con una tensione a gradino
unitario, si ottiene in uscita il segnale
vo(t)=A~[I -(I +x)e-X]
con x == coi.
b) Dimostrare che, per coi

I, l'uscita varia nel tempo con legge quadratica.

11.10 Dimostrare che il guadagno di corrente in cortocircuito a(s) di un amplificatore a base


comune pu essere espresso nella forma

11.11 Un amplificatore con due poli ha la funzione di trasferimento descritta dall'Equazione (I 1.22), con a3 = O.
a) Fornire una stima delle frequenze di polo.
b) Ponendo n = a12/a2come il fattore approssimato di separazione dei poli, dimostrare che per n> IOi poli effettivi del sistema sono separati di almeno tre ottave.

11.12 a) Determinare l'impedenza d'uscita ad alta frequenza Zo(s) di un amplificatore a


emettitore
ibrido.

comune,

supponendo

di avere ro -7 00 e di operare

sul circuito a 1t

Risposta in frequenza degli amplificatod

159

b) Ripetere il procedimento per un valore di ro finito.


Soluzione
a) Il circuito equivalente alle alte frequenze di uno stadio a emettitore comune il seguente

I/sC!,
+

+
IIsC"

!1'8I/1Y"

Posto RL =Rc, l'espressione di AYH(s) fornita dall'Equazione (11.28) rappresenta la tensione


di Thevenin ai punti X-X. La corrente di cortocircuito Isc fra i punti x-x risulta

La I legge di Kirchhoff, applicata al nodo VItfornisce

Vs

'R=
VIt R1t +s(C1t+ CIl)
s

cIO

R~

VIt = Vs

Rs

Quindi;
-VsPo(l-sC/gl/I)
(Rs + rlt)[l + s~(CIt + CIl)]

Rdl+s~(CIt+CIl)]
l + s[R~CIt + R~CIl(l + gll.RC> + CIlRd + s2CItCIlR~Rc

L'espressione di Zo' pu essere riorganizzata espandendo il denominatore e mettendo in


evidenza Rc' per cui sia ha

"

160 Capitolo I1

RCZo
Re + 20

b) Per ro che assume un valore finito, posto RL = Re" ro,l'espressione di 20' risulta quindi
uguale a quella trovata al punto a) sostituendo Re con RL.

11.13 Per realizzare l'amplificatore a emettitore comune rappresentato in Figura 1O.21adel


testo, si impiega il transistore A, polarizzato a IeQ = 1 mA.
a) Per Rs = 300 Q ed Re = 1.2 kQ, determinare il guadagno a centro banda e il
limite superiore

di banda OOH.

b) Determinare l'impedenza d'ingresso per s

=jooH.

Soluzione

a) I parametri del transistore sono: gm =40 mS, r7t= 3.125 kQ (vedi Problema 10.35), e in
base all'Equazione (11.19)
40x 10-3
300x 1()6=

2n(C7t+ l) x 10-

-125x 1.2
Avo= 0.3+3.125 --43.8

.
12 da CUI

C7t

= 20.2

pf

come nel Problema 10.35

In baseall'Equazione(I1.31)
3.125x 0.3

a)

= 0.3+ 3. 125 [20.2+ 1(1+ 40 x 1.2)]= 18.94 ns


= 1/a) = 109/18.94 = 52.8

OOH

Mrad/s

b) In base al circuito equivalente a n ibrido, per s =jooH'si ha

3.125
= 3.125 -0.269L
1+ j52.8 x 3.125[20.2+ 1(1 + 40 x 1.2)]X 10-3 1 + jl1.56

-850 Q

11.14 Per realizzare un amplificatore a collettore comune si impiega un transistore con


811/= 4 mS, C7t= CII = 1 pF e Po = 120. Dimostrare che l'impedenza d'uscita 20 ha
carattere induttivo per 125 Q < Rs < 30 kQ.

Risposta in frequenza degli amplificatori 161


11.15 Per realizzare un amplificatore a emettitore comune si impiega un transistore del tipo
C, polarizzato con ICQ = 0.5 mA e pilotato da un generatore di tensione con resistenza
interna di 2 kQ. La resistenza di collettore da 6 kQ. Determinare il guadagno a centro
banda e il limite superiore di banda.
[Av =-97.1 ;

/H =2.17 MHz]

11.16 Per realizzare il circuito rappresentato in figura si impiega il transistore D, polarizzato


con ICQ =-2.5 mA. Determinare il guadagno a centro banda e il limite superiore della
stessa.
-V
2.4 kf!

0.1 kf!

[fH

= 9.11 MHz;

Av

=-20.9]

11.17 Un transistore del tipo C, polarizzato con ICQ= l mA, impiegato per realizzare un
amplificatore a base comune, con Rc =5 kQ e Rs = 50 Q. Il segnale applicato in ingresso vs(t) =2 sin Wl mV. DeterminareAyo e il valore approssimato di/H"

[fH = 90.4 MHz;

Avo

= -74.7]

11.18 In un inseguitore di source con Rs = l kQ, si impiega un JFET con ~ =50 e rd = lO kQ.
Le capacit del FET valgono Cgs= 5 pF, Cgd= 2 pF e Cds= 2 pF. Determinare AyO e
il valore approssimato di/H, nell'ipotesi che si abbia Rs = 5 kQ.

Soluzione
G

Il circuito equivalente
quello a lato

-1

risulta

Cgs= C2

IO
'

Cgs = C3

50Y

Ys
D

gs

162 Capitolo Il

dove le resistenze sono espresse in kQ e le capacit in pF.


Utilizzando le formule riportate in Tabella 10.5 si ha

A
vo

50 xl
=0.758
50 + 10+ (l + 50) x l

Per determinare le resistenze viste, si fa uso del circuito di figura

5 S Rs

!o--

--00

R22
IO

fl

RII

< )50 Vg,'

Per cui risulta

Per R22'sostituendo la parte destra della rete con il relativo equivalente di Thevenin, risulta
VtI,= 50Vg/(l0 + l) = (50/11)Vgs e Rti. = IO Il l = 10/11 kQ. Applicando un generatore di
prova VI fra i punti G e S, la corrente erogata Il risulta
50
lO
-VI-Tl Vgs=II (5 +Tl)
Quindi
VI

65/11

R22

=TI = 61/11

al

=5 x
l

fi-r=-=

21tal

= 1.066 kQ

2 + 1.066 X 5 + 0.189 x 2

= 15.7

ns ovvero

10.1 MHz

11.19 a) Determinare l'impedenza d'uscita Zo per l'inseguitore di source del Problema 11.18 in funzione di Rs.
b) Pu l'impedenza d'uscita avere carattere induttivo su un certo intervallo di
frequenze?
11.20 Nel circuito rappresentato in figura si impiega il transistore del Problemal1.18.Determinare Avo e il valore approssimato di/w

Risposta in frequenza degli amplificatori 163


+
lO kf1

2 kf1

[Avo

= -7.04;

fH

I kf1

= 2.70 MHz]

11.21 Un transistore del tipo A, polarizzato con ICQ=-0.2 mA, impiegato per realizzare
un amplificatore a emettitore comune con resistenza RE, analogo a quello del Problema 10.43.
Per Rs

= 2 kO,

RE

[Avo= -20.7;

= 0.1 kO ed Rc = 5 kO, determinare

i valori di Avo efH.

fH= 5.34MHz]

11.22 Per realizzare un amplificatore a emettitore comune si impiega un transistore con i


parametri indicati in Figura 11.19 del testo. Per Rc = 1.5 kO ed Rs = 0.6 kO, valutare
Avo edfw

Soluzione
Facendo uso delle formule riportate in Tabella 1O.3adel testo si ha
A

vo

= -(0.1)(1000)x 1.5 =-93.8


0.6 + 1.0

In baseall'Equazione(I1.31)risulta
1.0 x 0.6

al

= O.6 + 1.0 [19.5+

0.5(1 + 100x 1.5)] = 35.625 ns

1
fH

4.47 MHz

11.23 Dimostrare le Equazioni (11.47) e (11.48).

Soluzione
Il circuito di Figura 11.19 del testo, per CL = O, pu essere ridisegnato nel modo seguente

I
I

164 Capitolo Il

z"
+

v"

IlsC!,
+

zwc
g",REV"

dove stato posto

Applicando un generatore di corrente di prova Ix fra i punti x-x si ha

ovvero

Essendo VIt

=IxZIt'

ZB,c=RE+
Supponendo

Z.=I

1 + srltCIt

l e rlt

l,

1
IIZB,c
C
S Il

~- C
It

Z; = PoRE
l+s

It

1 + srltCIt
PoRE' mettendo in evidenza PoRE' risulta

1 + srltC,(13o

1 + S/roT

=pR
o E 1 + s/ro
P

ovvero

Mettendo nuovamente

l' I.
,I
l'.l'

= VxxlIx risulta

ritO + gmRE) RE+ rlt+ PoRs+ sREr1tC1t

130

Z' C =PR E
B
o

ZB'C

in evidenza PoRE' si ottiene

Risposta in frequenza degli amplificatori 165

11.24Dimostrare le Equazioni (11.53), (11.54) e (11.55).

Soluzione
Lafunzione di trasferimento dell'inseguitore di source presenta uno zero alla pulsazione s
percui la corrente in Cgs uguale a g/llVgs'Quindi
sCgsVgs -

g/llVgs= O cio s = +Cg!g/ll

Pervalutare a I e a2 si pu fare uso del metodo delle costanti di tempo. In base alla Figura l
si ha RJI =Rs'
.

-0

!R22

+ Vgs Rs

gs

fl

grnVgs

Ri.
D

Figura I

Applicando un generatore

!T:
Rs

RL

VP

'-----+
D

Figura 2

di corrente di prova Il fra G e S e valutando

..

RL

Vgs

VgS= I~s + RL(J, - g",vg3) qumdl R22=T=


I

Vgs si ha

Rs+RL
l + g/llRL

Applicandoun generatore di tensione di prova VIfra S e D si ha


Il

=~L V,- g",vgs

dove Vgs= -VI

Quindi

R33 =

RL

l + gll~L

a I =R'jIC I + R~2C2+ R33C3

Sostituendo i valori delle resistenze viste si ottiene la prima delle Equazioni (11.54).
Per ricavare
a2

= R'j IC1(R~2C2

+ R~3C3) + R~2C2Rj3C3

necessario valutare Rb R~3'e R~3'Da Figura 2 si ha:


R!J =R33
in quanto cortocircuitare CI non d effetti su R33' Inoltre risulta

Rbl

166 Capitolo Il
R~2 =R!3

Cortocircuitare C2 rende

Vgs

= O,quindi il generatore glllVgs risulta spento. Segue che

R~3 =RLllRs

Sostituendo i valori delle resistenze viste nell'espressione di a2 si ottiene la seconda delle


Equazioni (11.54).

11.25 Dimostrare le Equazioni (11.56) e (11.57).

Soluzione
Con riferimento alla Figura l (derivata dalla Figura 11.22 del testo), l'impedenza d'ingresso
risulta

Figura I

Il C

s gs

l/sCds
Rs
il'SCgd

<.f>

RL

GIIIVg.r

lzo
Figura2

l
Z;=- C IIZxx
S gd
Per determinare Zxx si applica un generatore di prova I( fra i punti x-x e si determina Vxx.
Posto

Risulta,

-IxVgs-

l
sCgs

Risposta in frequenza degli amplificatori

167

Combinandole due equazioni si ottiene


l
Zxx=- C +ZL
s gs

g/ll

[l

+- C

S gs]

Sostituendo ZL =RL/(1 + sCdsRL)e riorganizzando i vari termini si ha

l
Z;=- C IIZxx
s gd

che equivalente all'Equazione (11.56).


Conriferimento alla Figura 2, per il calcolo di Zo si ha

Per determinare Zyy si applica un generatore di prova It fra i punti Y-Ye si determina Vyy.
Posto

.
Quindirisulta

Vyy=(Il + g/llVg,J(S~gS+ Zs)

Sostituendo l'espressione
Zyy

= (1

di Vgs in quella di Vyy si ottiene

+ sCgsZs)/(gm + sCgs)

Quindi,sostituendo questa espressione di Zyy nella formula di Zo prima trovata e riorganizzando i vari termini si ottiene l'Equazione (11.57).
11.26 a) Determinare i coefficienti a I e a2 con il metodo delle costanti di tempo per il
circuito rappresentato nella figura di pagina seguente.
b) Ponendo RI = R2 =R, CI = C2 = C e Av = 2, fornire una stima della posizione
dei poli.
c) Confrontare il risultato ottenuto con i poli effettivi, determinabili mediante la
risoluzione dell' equazione caratteristica del circuito.
d) Commentare la validit dell'approssimazione a polo dominante.

168 Capitolo Il

R.

Amplificazione A, = I + Rb/ R.

Soluzione

a) Il circuito equivalente risulta

A
+
,+
C2''l'

Considerando
R~2

= R,

Yx

CI un circuito aperto risulta


+ R2

Se C2 un circuito aperto non scorre corrente in R2 e quindi Vx = VA,


Rimane una unica maglia costituita da RI' dal generatore di prova Il messo al posto di CI e
dal generatore controIla:o AyVx. In base aIla II legge di Kirchhoff si ha
VI

= I,R, - Avvx e Vx = I,RI

Combinando queste due equazioni si ottiene


e

Risposta in frequenza degli amplificatori 169


Per ricavare a2 = RII C I + R~2C2, si deve calcolare RII con C2 cortocircuitato.
Vx =O,quindi
Rll=RIIIR2=RIRI(RJ+R2)

Ci comporta

a2=(R, +R2)CIRIR2C/(R( +R2)=RIR2CJC2


b) In base alle condizioni poste
al

= 2RC

+ RC(1

2)

= RC

a2

= R2C2

Utilizzando la tecnica approssimata del polo dominante si ha

c) L'equazione caratteristica risulta


l + als + a2s2 = l + RCs + R2C2s2
ovvero
l + p + p2 avendo posto

= RCs

Le radici di questa funzione sono


l + . ..J3 .,
l
P=2"-JT
ClOe s=-2RC

. -~

3
(1 +
_J'I5 )

d) L'approssimazione a polo dominante non quindi valida. L'ipotesi Ip;1=a;- l/a; vera
solo se i poli sono reali, mentre in questo caso risultano complessi.
La condizione IPII < IP21utilizzata per adottare le soluzioni approssimate IPII= Vai e
IP2' = a,/a2 condizione necessaria ma non sufficiente.
11.27 Ripetere il Problema 11.26 per il circuito mostrato in figura.

+
A,
Amplificatore
di tensione ideale

11.28 a) Ripetere il punto a) del Problema Il.26 per il circuito mostrato in figura,
assumendo che il blocco contraddistinto dal simbolo Av sia un amplificatore
ideale di tensione.
b) Determinare le frequenze approssimate di polo per RI = R2 = R3 = R, Cl = C2,
Av = 2.
c) Determinare la posizione effettiva dei poli, e confrontare i risultati ottenuti.

170 Capitolo Il

11.29 Ciascuno stadio di un amplificatore CE-CE realizzato mediante un transistore del


tipo A, polarizzato con ICQ= 1 mA e con Rs = 0.6 kQ, RCI = RC2= 1.2 kQ.
a) Determinare Avo e il valore approssimato difw
b) Stimare la posizione del pi vicino polo non dominante.
a) [Avo= 1400; fH = 2.67 MHz]

b) [f2= 39.4 MHz]

11.30 a) Il circuito mostrato in figura realizzato con tre transistori del tipo impiegato
nell'Esempio 10.7.
Assumendo che per ciascuno di essi si abbiafr = 200 MHz e CI1 = 1 pF, determinare Avo e il valore approssimato di fH.
b) Stimare la posizione del pi vicino polo non dominante. (Nota: Si supponga che
il limite superiore di banda dell'inseguitore di emettitore sia sufficientemente
elevato da non influire sul valore di fH dell 'intero amplificatore).
+

2 kf!

\ kf!

+
Q3

Q\

100 f!

5 kf!

a) [Avo= 2890; fH = 3.62 MHz]

b) [f2= 44 MHz]

11.31 Per i transistori descritti nell'Esempio 10.7 si hafr = 200 MHz e CI1 = l pF.
a) Stimare il valore del limite superiore di bandafH dell'intero amplificatore.
b) Confrontare il risultato con quello relativo all' amplificatore del Problema Il.30.
c) Determinare la posizione approssimata del primo polo non dominante. (Nota: Si

Risposta in frequenza degli amplificatori

171

supponga che il limite superiore di banda dell'inseguitore di emettitore sia


sufficientemente elevato da non influire sul valore diIH dell'intero amplificatore.)
a) fIH

=0.768 MHz]

c) fI2

= 12.9 MHz]

11.32 Ripetere il Problema Il.31 per il circuito rappresentato in figura.


+

2kf!

I kf!

'"

2 kf!

Q3

+
vd

a) fIH

= 3.93 MHz]

100 f!

')

5 kf!

c) [f2 = 15.9 MHz]

11.33 I transistori, identici tra loro, impiegati nel circuito rappresentato in figura, sono caratterizzati da r1t = 1.5 kO, ~o = 150, C1t= 50 pF e CI!= l pF.
.
a) Determinare Avo e il valore approssimato di IH, con Rs = 20 kO. (Nota: Si
assuma che il limite superiore di banda dell'inseguitore di emettitore sia talmente elevato da non influire sul valore diIH dell'intero amplificatore).
b) Stimare la posizione del primo polo non dominante.
+vcc

2 kf!

2 kf!

a) [Avo

= 1530;

IH =2.91 MHz]

2 kf!

200 f!

b) [f2 =42.2 MHz]

. .,......
I

172 Capitolo Il

11.34 Nel circuito mostrato in figura, per Q 1 e Q2 si ha

~F = 150,

VA

= 120 V,fT

= 400 MHz

e CI!= 0.5 pF alla corrente di polarizzazione ICQ= 100 J.lA.


a) Determinare il valore approssimato di fH per Rs = 50 kQ ed Rc = 250 kQ.
b) Stimare la posizione del primo polo non dominante. (Nota: il valore di Avo per
il circuito gi stato determinato nel Problema 10.66).
+
I

Re

-o
v.,()

'

Q2

Va
-l-

[fH = 435 kHz]

11.35 Nel circuito relativo al Problema Il.34 si utilizza il transistore B, con ICQI= 75 /lA e
ICQ2

= 250

/lA. Per Rs

= Rc = 500

kQ, determinare

il valore di Avo e quello (appros-

simato) difH.
[Avo =4010;

fH

= 73.8 kHz]

11.36 In entrambi gli stadi di un amplificatore cascode si utilizza il transistore C, polarizzato


con I CQ

= 0.2

mA.

a) Determinare il valore approssimato di fH per Rs = 1 kQ e R CI = RC2 = 5 kQ .


b) Confrontare il risultato ottenuto con quello relativo a un amplificatore a emettitore comune realizzato con lo stesso transistore, nelle medesime condizioni di
polarizzazione e con Rs= 1 kQ e Rc = 5 kQ.
a) [fH = 30.4 MHz]
b) [fH = 2.51 MHz]

11.37 Per realizzare l'amplificatore cascode rappresentato in figura di pagina seguente si


impiegano i transistori B ed E, entrambi polarizzati con IICQ'= 125 J.lA.
a) Determinare Avo e il valore approssimato di fw
b)

Stimare la frequenza

a) [fH = 198 kHz]


b) [f2 = 18.0 MHz]

Il

del primo polo non dominante.

Risposta in frequenza degli amplificatori

173

+
80 kf!
C>----'

+
v,

0:-

v.

300 kf!

-l11.38 Due stadi a source comune sono connessi in cascata; essi sono realizzati con JFET
identici, per i quali si ha glll= l mS, rei= 40 k!1, Cgs= 5 pF, Cgr l pF, Cels= l pF.
a) Determinare Avo e il valore approssimato di IH per Rs = 5 k!1, RDI = 40 k!1,
Rm = lO k!1.
b) Stimare la frequenza del primo polo non dominante.
a) [fH=0.334 MHz;

Avo = 160]

b) [f2= 5.31 MHz]

11.39 I JFET rappresentati in figura hanno le caratteristiche date nel precedente problema.
a) Determinare Avo e il valore approssimato di Iw
b) Stimare la frequenza del primo polo non dominante.
+

40 kf!

lO kf!

Q2 +
v,

2kf!

a) [Avo = 79; IH = 289 kHz]


b) [f2 = 7.35 MHz]

11.40 Ripetere il Problema 11.39 invertendo la posizione dei due stadi dell'amplificatore.
[Avo= 79.0; IH = 667 kHz; 12 = 4.58 MHz]

174 Capitolo Il

11.41 Per il JFET impiegato nel circuito in figura si ha gm = 2 mS, rd = 30 kQ, Cgs= lOpF,
Cgti= 5 pF, Cd,.= 5 pF.
.
Per il BJT si ha invece

r7t

= 2.5

kQ, ~o = 125, C7t= 100 pF e CJl = 1.5 pF.

a) Determinare Avo e il valore approssimato di IH.


b) Stimare la frequenza del primo polo non dominante.
+

I kf2

IOkf2

11.42 Ripetere il Problema 11.41 invertendo la posizione dei due stadi dell'amplificatore.
[f2 = 1.75 MHz]
11.43 Nella figura seguente riportato il circuito equivalente relativo a un amplificatore
differenziale, cui applicato il segnale vd'

a) Per ~o = 125, r7t = 25 kQ, C7t= 5 pF, CJl= l pF e r(}= l MQ, determinare il

valore approssimato di Iw
b) Stimare la frequenza del primo polo non dominante.
cp

VI

VOI

r7f>

V1f

-.r

r.

v.

:::!:::c

grnV1f

ro

Vd
':"

V2

[fH

"

= 6.28

kHz;

I '>gmv. <-ro

f---l---l-

C.

12 = 161 MHz]

Re
(250kf2)
V02

Risposta in frequenza degli amplificatori

175

11.44 In figura rappresentato il circuito equi valente all'amplificatore differenziale del problema precedente, al quale per applicato un segnale di modo comune vC'
a) Determinare il valore approssimato difH.
b) Stimare la frequenza del primo polo non dominante.
a) ffH 1.29kHz]
b) ff2= 15.9GHz]

Cw
Il

.-l"

+
Vw

-Lc

,.o

gmVn

'2"

Re
250 ;>"0
kO

Re
250
kO

Vw

-=-

-=-

RE
(500 kO)

11.45 I guadagni differenziale e di modo comune di un amplificatore possono essere approssimati dalle espressioni

A
DM

-2000

. A

1+ s/2n x 106'

= -0.5
Cm 1+ s/2n x 108

a) Tracciare il diagramma asintotico di Bode del CMRR.


b) Determinare la frequenza alla quale il valore del CMRR pari alla met del
valore in bassa frequenza.

11.46 Verificare le Equazioni (11.73) e (11.74).

Soluzione
Sostituendo

in

e mettendo in evidenza al denominatore R\(1 + Avo) + R2 si ottiene l'Equazione (11.73).


Dall'Equazione (11.73) risulta
oofl = 00" [R) (1 + Avo) + R2]/(R) + R2)

176 Capitolo Il

Per Avo
O>H

= O>hAvoR[/(R(+ R2) = 0>0vi(1 + RiR()

che coincide con l'Equazione (11.74).


11.47 Gli amplificatori operazionali rappresentati in figura sono identici tra loro e caratterizzati da Avo= 105 e Ih = 10Hz. Per tutte le altre caratteristiche essi possono essere
considerati ideali.
a) Determinare il guadagno in bassa frequenza e il limite superiore di banda di
ciascuno stadio.
b) Facendo uso dei risultati ottenuti, scrivere l'espressione del guadagno totale
A VH(S)dell' amplificatore.
c) Tracciare il diagramma asintotico di Bode di AVH(s), e fornire una stima del
valore di Ind). Facendo uso dell'approssimazione di polo dominante, determinare il valore di
IH e confrontarlo con quello determinato al punto precedente, confrontando i
risultati.

50k11

IOkr!

5 kr!

1+
V,

+
98 k11

20 k11

2 kr!

Primo stadio

=
=

a) [Avo(
50; 1m
d) fIH
16.9 kHz]

+1
v,

10 kr!

Secondo stadio

=20 kHz;

Avo3 =3; IH3 = 333 kHz;

Terzo stadio

Avo2 =-5;

IH2

= 167 kHz]

11.48 Vincoli di carattere tecnologico impongono spesso che il rapporto tra la massima e la
minima resistenza impiegate in un circuito non sia superiore a lO.
a) Imponendo questa condizione, determinare il massimo guadagno a centro banda
realizzabile con tre stadi in cascata, ciascuno dei quali sia realizzato mediante
un amplificatore operazionale, nell'ipotesi che sia richiesto un segnale d'uscita
sfasato di 1800 rispetto a quello d'ingresso.
b) Imponendo ancora la stessa condizione e con riferimento all'amplificatore ottenuto al precedente punto a), determinare l'ampiezza della banda passante ottenibile, se per ciascuno degli amplificatori operazionali si ha Avo = 126 dB e
J" = 5 Hz.

Risposta in frequenza degli amplificatori 177

a) [Avo= -1210]

b) ffH = 45.5 kHz]

11.49 Ripetere il Problema 11.48, imponendo che ingresso e uscita dell'amplificatore siano
in fase.
a) [Avo = 1331]

b) ffH

= 45.5 kHz]

11.50 Nel circuito rappresentato in figura, si impiega il transistore C.


a) Determinare i valori a riposo della corrente di collettore e della tensione d'uscita.
b) Assumendo che si possa scegliere CE grande a piacere, determinare il valore di
CB per il quale si haA = 20 Hz.
c) Assumendo che si possa scegliere CB grande a piacere, determinare il valore di
CE per il quale si ha/L

= 20

Hz.

d) Scegliere i valori di CE e CB in modo che si abbia/L = 20 Hz e che la capacit


totale sia minima. Si supponga che l'effetto dovuto alla capacit non dominante
si manifesti a frequenza inferiore a 2 Hz.
+3v

1.5kf!

Lc

38kf!

+
Vo

V,li

24.H"

.. o.,,"

0.15 kf!

-l-

CE

-3 V

a) [lCQ = 1.99 mA;


c) [CE = 65.8 ~F];

Vo =0.02 V]
b) [CB= 1.71 ~F]
d) [CE = 65.8 ~F; CB = 17.1 ~F]

11.51 Verificare l'Equazione (11.81).

11.52 a) Determinare Avo e il valore approssimato di fH per il circuito del Problema Il.50.
b) Un condensatore C collegato tra base e collettore; determinare il valore di C
in modo che si abbia/H = 20 KHz.

178 Capitolo Il

c) Se alI' amplificatore applicato il segnale vsU) = VIIIsin (2n x 103 t), qual il
segnale d'uscita vo' quando si ha VIII= 0.1 V?
d) Qual il massimo valore di VIIIper il quale non si ha distorsione?
Soluzione
a) In base ai risultati del Problema11.50risultaIC2=1.99mA.glll

Inoltre

C1t= 2n79.6
x 0.4 -0.3=31.4

= 79.6 mS e r 1t = 2.51 kil.

pF e CI! = 0.3 pF

Il circuito equivalente risulta

+
RIs

0.3

t"

+
vls "-

v"
-

J
RE

0.6

ove stato posto

V/ = Vs e
Quindi risulta
A vo

Per CI!

-200 x 1.5

0.3+2.51+(200+ 1)0.6

=-2.43

=O R~= rn IlRxx, dove Rxx si valuta ricorrendo

Il
Rls

V1t

l
RI s

RE -

glllV"

I
III
Il'
111

al circuito seguente

y_v"

Risposta in frequenza degli amplificatori 179

In base alla II legge di Kirchhoff


-V1t + I1t(R~ + RE) - gmREVrr. = O

e quindi
0.3 + 0.6
1+ 79.6x 0.6 =0.0185 kQ
R~=2.5lIl0.0l85=0.0184

kQ

Per valutare R~ si ricorre al circuito seguente


v,-

B I,

r" _v"r-II

R',

,..v.

RE Ci)

Scegliendo le correnti di maglia indicate in figura, risulta


(l)
V1t

= (Il

(2)

- 13) rrr.

In base alla II legge di Kirchhoff


(3)
(4)
Sostituendo le Equazioni (l) e (2) nella (3), ricavando Il e sostituendolo nella (4) risulta
VI
Rc;R/l + 13) + (Re+ R~)[r1t+ (1 + 130)RE]
--ROI1 - JlA
Rs, + r1t + RE(l + 1-'0)
RO= 1.5 X0.31(1 + 200) + (1.5 + 0.3)[2.51 + (1 + 200) X 0.6]
Jl
0.3 + 2.51 + 0.61(1 + 200)
Dacui

2.53 kQ

180 Capitolo l l

al

=R~C1t+ R~CI1= 0.0 l84x

l
IH=-=
21ta)

31.4+ 2.53 x 0.3 = 1.34 ns

119 MHz

b) La capacit messa fra B e C risulta in parallele a CI1;quindi, per avere 11/= 20 kHz,al
deve risultare
1
al =-=
l
21tIH 21tX20 x 1()3= 7960 ns
Quindi,

da cui

C= 7960-R~C1t-R~CI1_7960-1.34=3l50
RO
2.53
Il

pF = 3.15 nF

c) Poich l'amplificatore ha una banda che va da 20 Hz a 20 kHz, il segnale d'ingresso alla


frequenza/s = l kHz non risulta ne attenuato ne sfasato dall'amplificatore stesso, quindi
Vo= VOQ+ V~vosin(21tx

dove Avo
Vo

= -2.43.

=0.02+

l()3t)

Da cui

0.1 x (-2.43) sin(21tx l()3t) =0.02- 0.243sin rot

d) Quando il picco positivo della tensione di uscita supera i 3 V il segnale risulta distorto.
Quindi
Vo = 0.02 + VmlAvol:5:3 V
ovvero
IVm-1< 3 - 0.02

1.22 V

Il secondo limite su Vm posto dal fatto che il transistore non deve andare in saturazione,
ovvero in nessun istante deve risultare VCE< 0.3 V.
11.53 a) Dimostrare che il guadagno di un amplificatore a FET con capacit di bypass
sul source (Cs)
AVL(s)=

A vo

l + s/(J)s

l + g",:?'sl + s/roL

Risposta in frequenza degli amplificatori

181

con Avo = -gmRD,ffiS = l/RsCs e ffiL = (l + gmRS)/RS Cs. Si assuma di avere


Rs + RD rd.
b) Per gmRS l e gm = 3 mS, determinare il valore di Cs per il quale, sollecitando
l'amplificatore con un' onda quadra di frequenza pari a 60 Hz, si ha un tilt
inferiore al lO %.
[Cs = 250 IlF]

11.54 Il transistore impiegato nel circuito in figura ha ~o= 100,r1[ = l kQ e ro ~

00

a) Determinare il valore di fL"


b) Determinare il tilt della tensione d'uscita, se il segnale in ingresso un'onda
quadra di corrente, a frequenza di 200 Hz.
c) Qual la minima frequenza dell'onda quadra da applicare in ingresso perch il
tilt derivante si inferiore al 2%?
+
4 kil
Vo

2 kil

a) [fL =2.65 Hz]

b) [P = 4.16%]

c) [f=417Hz]

11.55 I transistori impiegati nel circuito di figura sono identici tra loro e caratterizzati da
r1[=4kQe~o=200.
+

3 kil
100kil

v"

lO kil
100 il

Cn

5 kil
330 il

182 Capitolo Il
a) Determinare il valore del limite inferiore di banda per ciascuno stadio, assumendo che si abbia CBI CB2 = I /.lF e CEI CE2 100/.lF.
b) Qual il limite inferiore di banda dell'intero amplificatore?
c) Confrontare il risultato ottenuto con quello ricavabile dal diagramma asintotico
di Bode del guadagno.

a) [fLi = I 13Hz;

fL2

b) [fL = 185.6 Hz]

= 72.6 Hz]

11.56 Il circuito del Problema 10.55 ha un guadagno complessivo caratterizzato da un limite


inferiore di banda di 50 Hz. Scegliere i valori di CBI' CB2'CEI e CE2che minimizzano
la capacit totale impiegata.

11.57 I JFET del circuito mostrato nella figura seguente sono identici tra loro e caratterizzati
da 8", = 2 mS e rd =40 kn.
a) Con CGI = CG2 = I /.lF e CSI = CS2 = 100 /.lF, determinare il limite inferiore di
banda di ciascuno stadio.
b) Determinare il limite inferiore di banda dell'intero amplificatore.
c) Confrontare questo valore con quello ottenibile dal diagramma asintotico di
Bode del guadagno dell'amplificatore.
+

0.6M!1

20 k!1
\'"

-1{CG2

0.1 M!1
v'V

0.15 M!1

I
I

"I

:::b CSt

2k!1

4 k!1

C.12

\
a) [fLI

=57.5

Hz;

11.58 Con riferimento

si hafL

=5.60

CG2

/.lF;

= 11.9 Hz]

b) [fL = 69.4 Hz]

al circuito del Problema 11.57, determinare i valori di CGI' CG2' CSI


= 50 Hz e la capacit totale impiegata minima.

e CS2 per i quali

[CS2

'[,

fL2

=2.06

/.lF;

CS1

=53 /.lF;

CGI

=7.39 JlF]

12
Amplificatori reazionati

Per /0 studente: in molti schemi relativi ai problemi di questo capitolo non sono riportati i
circuiti di polarizzazione.
Si pu assumere che i vari dispositivi siano correttamente polarizzati e che i componenti
utilizzati per la polarizzazione (e non indicati) diano luogo a effetti trascurabili sulle prestazioni della rete nel suo complesso.
I transistori indicati nella tabella che segue sono frequentemente usati nei successivi problemi
Transistori

Tipo
o
F
VA, V

npn
125
125

npn
150
150
100

IIpn
200
200
125

pnp
150
150

pnp
50
50
50

00

00

Si assuma per la resistenza di base rb = Osalvo diversa indicazione.


12.1 Quale tipo di amplificatore ideale viene approssimato dai seguenti circuiti? Giustificare la risposta.
a) Inseguitore di emettitore.
b) Stadio a source comune con resistenza di source.
12.2 Un amplificatore
caratteristiche

transresistivo ha Zj = Rj = 50 D, Zo = Ro = 50 D, e RI1I= lO kD. Le


di un amplificatore transconduttivo
sono: Zj = Rj = 50kD, Zo = Ro=

100 kD, e Gm= 0.1 S.


a) Costruire un amplificatore di corrente utilizzando i circuiti dati.
b)

Quali sono i valori di Rj' Ro' e Aj?

184 Capitolo 12
Soluzione
a) Un amplificatore di corrente pu essere realizzato dalla cascata di un amplificatore
transresistivo (convertitore corrente-tensione) con un amplificatore transconduttivo (convertitore tensione-corrente).

Convertitore

)rs

b)

corrente tensione

VoI

V02

Convertitore
tensione. corrente

=50 il la resistenza di ingresso dell'amplificatore tranresistivo


Ro = 100 kil la resistenza di uscita dell'amplificatore transconduttivo
Ai, per RL = O,pu essere calcolato considerando il circuito seguente
Ri

500Q

500

100 k!1

V,"2
50 k!1

li= Is;

lo

50 000
VOi= V'"2= 50000+ 50 XRII/i = 0.999x l()4/i

lo = GmV'"2= O,l x 0.999x l()4/i = 999 li

Nota: RmGIII= 104 x 0.1 = 1000

12.3 a) Utilizzando gli amplificatori tranresistivo e tranconduttivo del Problema 12.2 si


costruisca un amplificatore di tensione.
b) Quali sono i valori di Ri, Ro' e Av?
Soluzione
a) Un amplificatore di tensione pu e~sere realizzato dalla cascata di un amplificatore

..

Amplificatori reazionati

185

transresistivo con un amplificatore transconduttivo, come mostrato in figura.

-..
101

li2
Convertitore
corrente - tensione

Convenitore
tensione

- corrente

b) Ri= 50 kQ la resistenza di ingresso del convertitore tensione-corrente


Ro =50 Q la resist~nza di uscita del convertitore corrente-tensione
Av

= -GIIIRm= -0.1 x 104 = -1000

Pi precisamente

12.4 Nel circuito mostrato Ql e Q2 sono due transistori identici che hanno r1t= 1 kQ e
glll=O.lS.
a) Quale tipo di amplificatore viene approssimato da questo circuito?
Amplificatore

Sorgente

3 kO

b) Determinare le resistenze di ingresso e di uscita e l'amplificazione.


[Ri = lO Q;
Ro = 00;
Ai = 75]
12.5 Ripetere il Problema 12.4 con il circuito relativo a questo problema. Le caratteristiche
dei transistori sono quelle riportate nel Problema 12.4.

186 Capitolo 12
+
0.6 kf!

Sorgente
3 kf!

12.6

a) Per il circuito mostrato, determinare il segnale vi in funzione di Vs e vI Si


assuma che l'amplificatore invertente sia caratterizzato da una resistenza di
ingresso infinita e un guadagno di tensione Av = 4000. La rete di reazione
caratterizzata da 13 = VI Iv i = 1/300. I valori dei parametri circuitali sono
Rs = RE = 2 kQ e Re = 6 kQ, e il transistore ha 130= 200 e rTt= 4 kQ.
b) Determinare AI= ViVs'
+
Re

+
VI

Amplificatore:

invertente
A.

Vo

v,

I
I

+
VI

Rete di
reazione

AI = 300]
12.7

Il diagrammaa blocchirelativorappresentaun sistemareazionatoa due stadi nelquale


Xs il segnale che deve essere amplificato,Xl il rumore associato al segnale,X2
un disturbo introdotto all'interno dell'amplificatore (per esempio quello dovuto all'ondulazione presente sull'alimentatore), e X3 un disturbo presente sull'uscita dell'amplificatore.
a) Per Xl X2 X3 O, determinare AOL>T e AF.
b) Valutare i rapporti di trasferimento XiX l' XiX2 e XiX3'
c) Verificare che

= = =

l!
l'I

Amplificatori reazionati

187

d) Sia Xos la componente di uscita dovuta a Xs' Xol la componente di uscita dovuta
a Xl' e cos via. Calcolare Xo/Xo1' Xo/Xo2 e Xo/Xo3'
e) Ripetere il quesito b) per ~= O.
f)

Ripetere

il quesito

~=O

d) per

conclusioni?

e comparare

i risultati.

X2

XI

Quali sono le tue

X3

Xs

Xo

r-l{3
=

AF
Xo

b) [-=AF'
XI

d)

Xo

'

Xos

Xs

Xol

XI'

[-=-'

-=

X2

A2
1 +AIA2~'

Xos

A IXs

Xo2

X2'

-=-'

Xo

e) [:xI =AOL;

Xo

-=

X3

AA
I 2

l + AIA2~
l
1 +A)A2P

Xos

AOLXs

Xo3

X3

-=-]

Xo

Xo

:x=A2;
2

X=
3 1]

12.8 Un amplificatore reazionato progettato in modo da avere un guadagno ad anello


chiuso di 50:t 0.1. L'amplificatore base ha un guadgno che pu essere controllato con
errore di :t1O%. Determinare il guadagno ad anello aperto, il fattore di riporto e il
fattore di trasmissione ~della rete di reazione.
[AOL = 2770;

T = 54.4;

p= 0.0196]

12.9 Un amplificatore non reazionato fornisce un'uscita di 15 V con una distorsione di


seconda armonica del 10%, quando il segnale di ingresso di 15 mV.
a) Se l' 1.5% dell'uscita riportato all'ingresso in un amplificatore in configurazione con reazione negativa di tipo serie-parallelo, quanto vale la tensione di
uscita?
b) Se la fondamentale dell'uscita rimane di 15 V, ma la distorsione di seconda
armonica si riduce all' l %, quanto deve valere la tensione di ingresso?
a) [Vo =938 mV];

b) [ViI!= 150 mV]

12.10 Utilizzando l'analisi approssimata, derminare AOL>p, T e A Fper l'inseguitore di source.


,
[AOL=gmRs;

A
=1;

T=AoL;

J.lRs
AF= rd(1 + Il)R s

188 Capitolo 12

12.11 a) Utilizzando l'analisi approssimata, derminare Aov p, T e AF per uno stadio a


emettitore

comune con resistenza

di emettitore

RE,

b) Comparare il valore ottenuto di AF con quello della Tabella 1O.3a e giustificare


la differenza.

Soluzione
a) Si consideri quale grandezza di uscita la corrente lo che scorre nella resistenza di
collettore.
Ponendolo Orisulta RE in serie a Rs' Per li = O,REe Re sono in serie e quindi si ottienein
totale la rete di figura

c
l~c

Vf~RE
+
E

b) In Tabella lO.3a dato il valore di Av = V/Vs' Per convertire AF = l/Vs in AF = V/Vs'


si osservi che Vo= -loRe; quindi

e questo il risultato riportato in Tabella 1O.3adel libro di testo.


12.12 a) Per il circuito mostrato in figura, determinare Aov p, T e AF. Utilizzare l'analisi
approssimata.
b) Qual il tipci di reazione utilizzata?

Amplificatori reazionati

189

+
Re

Vo

v,

Soluzione
a) Ponendo Vo= , la resistenza RF risulta collegata in ingresso fra base ed emettitore. Per
Vi = ,

RFrisulta in uscita fra collettore ed emettitore. Qundi l'amplificatore non reazionato

quello riportato in Figura a.

(a)

(b)

In Figura b mostrato l'equivalente

Nota:

stato assunto ro ~

00.

di Norton. Quindi,

Se ro

::/= 00,

Re deve essere sostituito con RL =Rellro.

190 Capitolo 12

b) Il circuito presenta un tipo di reazione parallelo-parallelo (di tensione-parallelo).

12.13 a) Determinare R/F per l'amplificatore del Problema 12.11, utilizzando la formula
per l'impedenza

di Blackman.

b) Ripetere il quesito a) per ROF;comprendendo nel calcolo la ro del BlT.


c) Confrontare i risultati con quelli della Tabella 10.3.
a) [R/F

= r1t + RE (l

12.14 Determinare

b) [ROF=(RE + ro) 1 +

+ ~o)];

\.

R/F e ROF per l'amplificatore

del Problema

~oR

Rs+rrt+RE J
12.12

12.15 L'amplificatore operazionale del circuito mostrato caratterizzato da un guadagno ad


anello aperto Av e da una resistenza d'uscita Ro'
Vs0---+

a) Determinare AOL' p, T e AF.


b) Determinare ROF
c) Che tipo di reazione stata usata?
a)

[AOL=
AF=

(R) +R2)Av

T=

R) +Rz+Ro
(R) + Rz)Av

R ((l + Av) + R2 + Ro

R(Av
R) +R2 +Ro

Ro(R) + Rz)
b)

[RoF= D( (1 +A v)+R

+R]o

12.16 Determinare AD,Aov T e AF per l'inseguitore di source, utilizzando i parametri t.

Amplificatori reazionati

[AD=O;

191

J.lRs .
AOL

= rd+Rs'

12.17 Ripetere il Problema 12.16 per lo stadio a emettitore comune con RE.
[AD =O;
12.18 L'amplificatore operazionale del circuito di figura caratterizzato da un guadagno ad
anello aperto Av e una resistenza di uscita Ro.
a) Utilizzando i parametri t. determinare AD, AOL>T e AFo
b) Utilizzando la formula dell'impedenza di Blackman, valutare R1Fe ROF"

~
I

v,

A"R"

Vo

..-+

+VDD

+
Rs

192 Capitolo 12

12.19 Nell'inseguitore di source della figura di pagina precedente, vr = VRMsin 21tx 120t
la tensione d'ondulazione relativa all'alimentazione, che pu essere trattata come un
segnale di disturbo. Per Rs =2 kn, gm= 2 mS, To= 20 kn e R = 500 kn, determinare
il valore massimo che pu assumere VRMaffinch la tensione di ondulazione presente
in uscita non superi 20 J.lV.
[VR = 1.02 mV]
12.20 a) Quale tipo di reazione stata utilizzata nel circuito di figura?

= l kil. Ro = 5 kn, Av = 103,R2 = 50 kil, R( = 2 kil e RL= 0.6 kil, determinareAOL>


T e AF.

b)

Per Rj

c)
d)

Determinare AF per Av ~
Valutare R1F e ROF.

00.

e) Quale valore deve essere assegnato ad Av se si desidera che sia ROF= 600 Q?
Amplificatore
Ro

Rs

RL ;;..
+

ROF

v.

Rete di reazione

b)

c)
d)

= 30.1;
[AF = 26]
[R/F =7.01 kn;
[AOL

T = 1.16;

AF = 13.9]

ROF= 0.415 kn]

e) [A~=661]
12.21 a) Quale tipo di reazione stata utilizzata nel circuito di figura?
b) Disegnare il circuito equivalente dell'amplificatore senza reazione.
c) Per Rj = 500 n, Ro = 20 kn, R2 = 50 kn, R, = l kn, gm = 100 S, Rs = 600 il e
RL = 2 kil, determinare AOL>T e AF.
d) Valutare R1Fe ROF.
e) Determinare AF per gm ~ 00.

,l

..

Amplificatori reazionati

193

Amplificatore

c
o-

A
+

V,

R,

lor

R,

RL

+
Vo

+
I

l\/\,
R2

v,

D
ROF
Rete di reazione

c)

= -6.57;
[R/F = 1.38 MQ;

[AOL

d)
e) [AF =-10-3]

= 6.57 X 103;
ROF = 480 MQ]

12.22 a) Ripetere il Problema 12.21 per il circuito di figura. I valori dei vari elementi
sono:

Ri

=5

kQ, Ro

= 0.5

kQ, Rm = 100 kQ, R2 = lO kQ, Rl = l kQ, Rs = 50 Q

e RL = 2 kQ.
b) Quale valore deve assumere Rm per ottenere R1F= 50 Q?
Amplificatore
Ro

A
lo r

f,rp

I -

f r

RL

'V\

R2

R.
D
o--ROF

Rete di reazione

a)

[AOL

= -75.4;

b) [R,=20.8 kQ]

=75.4;

AF

=-0.987;

R1F

= 0.625 W;

ROF

=953 kQ]

194 Capitolo 12

12.23 Verificare le Equazioni (12.41) e (12.42).


12.24 I FET del circuito di figura sono identici e hanno gm =2 mS e rd = 20 kQ. I valori dei
vari elementi sono: RD = 12 kQ, RG =500 kQ, Rs = 50 Q e RF = 5 kQ. Determinare
AF e RoF'

RD

RD

RD

+
Q3
RG

RG

~
ROF

Soluzione

Questo un amplificatore con reazione parallelo. L'amplificatore senza reazione contiene


RF in parallelo sia all'uscita che all'ingresso (vedi figura).

Rs

RG

RF

V.I

+
Amplificatore

a trestadi

RF

Il'

L'amplificatore a tre stadi presenta una resistenza d'ingresso infinita e una resistenza d'uscita
uguale a rdllRD= 201112= 7.5 kQ.
Il guadagno complessivo A VIAV2AV3'dove

AvI = -gm (rdIlRLIIRG)


= -gmReq

Amplificatori reazionati

195

Analogamente, AvI = Av2 = AV3'


+
Ro =7.5

Rs
RF$
+.A.

Rf'

Rct

Vs

Y3.V;

Av

Vo

IROD

Req = 7.511500"" 7.5 kil (esattamente 7.39 kil)


Quindi, AvrOT ""(-2 X 7.39)3 = -3.23 X 103. Il modello :

dove R~=RplIRG= 511500=4.95 kil.


Le sostituzioni dei valori numerici da:
A OL--

4.95 -3.23 x 103x 5


4.95+0.05
5 +7.5
-1.28 x 103
R

13=~=

rs+RF

0.05 =2

0.05+5

101

A = AOL= AOL -1.28x 103


=-93.6
F I+T I+AoJ3 I + (-1.28 x 103)(-11101)

Tsc

=O

(un collegamento parallelo)

Toc

=T

(assenza di resistenza di carico)

= 3/(1

+ 1.28 x 103/101)

Quindi,
ROF

= 219

.Q.

12.25 Nel circuito di figura stato utilizzato il transistore A, polarizzato con ICQ"=1.5 mA.
a) Determinare AF e T.
b)

Valutare

R1Fe RoF'

196 Capitolo 12
+

R
(1.2 kf!)

4.3 kf!

+
Q2

Vo

4.7 kf!

0.1 kf!

6.2 kf!

Soluzione

a) L'amplificatore senza reazione relativo alla coppia con reazione serie-parallelo

A
Po = 125'
gm
R s: 1.2
4.3 > RCI

AOL

= AVIAv2dove,
=

A
vi

Av2

+
V~ RE
~1'0.1

utilizzando i dati di Tabella 10.3

-125 x 4.3
-32.6' R' = R
2 + 2.08 + (125 + 1)(0.1116.2)
, 01
CI
-125[(6.2 + 0.1)114.7111.2]
=-16.3
4.3 + 2.08

AOL = (-32.6) (-16.3)

~= 0.10~16.2 -

= 530

i3; T=-530(-l/63) = 8.41

AF = 530/(1 + 8.41) = 56.3

~II
I

4.7. -

=4.3

ro ~

00

= 1.5/25 = 60 mV

r1t =

125/60 = 2.08 kQ

Amplificatori reazionati 197

b) RJD

ritI

Tsc = T

+ (~o + 1) (REIIRF) = 2.08 + (125 + 1) (0.1116.2) 14.5 kQ

IR =0

Tuttavia, ponendo Rs = Ocambia solo AVI' Il nuovo valore di AVI


A

=
-125 x4.3
-37.1
vI 0+ 2.08 + (125 + 1)(0.1116.2)

Tsc

= -(-37.1)

Toc

= T IR, -+ ~ =O

(-16.3) (-1163)

e ponendo

= 9.60

ingresso di un circuito aperto

= 14.5(1 + Tsc) = 14.5(1 + 9.6) = 154 kQ


ROD = (RE + RF)IIR= (0.1 + 6.2)111.2
= 1.01 kil
Tsc = O
Va = O
elimina qualunque reazione
cambia solo Av2
Toc = T IRL -+ per RL -7

R1F

00

A =-125[(6.2+0.1)111.2]=-19
v2
4.3 + 2.08

.7

Toc = (-32.6) (-19.71)/63 = 10.2


ROF = 1.011(1 + 10.2) = 90.3 il

12.26 Verificare l'Equazione (12.42) Zm = ~ol

RCI Av2 AV3'

12.27 Uno stadio a emettitore comune con resistenza di emettitore RE realizzato con un
transistore avente rlt =2.5 kil e ~o = 125.
a) Per Rs = 2.5 kil e Rc = 3 kil, determinare RE in modo che risulti S~F=-1/31.
b) Utilizzando il valore di RE trovato in a), determinare AF.
o
c) Confrontare il valore di AF determinato in b) con quello dell'Esercizio 12.8.

Soluzione
a) Utilizzando l'analisi approssimata e assumendo quale uscita il segnale lo' l'amplificatore
senza reazione risulta
lo = ~ib;

Ib = Vj(Rs + RE + rlt)

~ = Vfllo = -RE
AOL = IjVs = ~j(Rs + RE + rlt)
T= -AOL~ =

~oRE
Rs+rlt+RE

198 Capitolo 12

R
Ib

Re

+
VI

RE

Tuttavia

Risolvendo rispetto a T, per

si ha T = 30
Quindi
30=

125RE
2.5 + 2.5 +RE
AOL

b) AF=I+T=

e RE = 1.58 kQ

125/ [(2.5 + 1.58 + 2.5) x 103] = 6.13 x IQ-4 AN

1+30

Notare che

c) Per ottenere le stessa sensitivit, il guadagno del circuito a singolo stadio risulta ridotto
di un ordine di grandezza.

12.28 Il circuito di Figura 12.12 utilizza lo stesso transistore del Problema 12.27.
a)
b)

Per Rs = 2.5 kQ e Re 3 kQ, determinare RF in modo che risulti S$F


Utilizzando il valore di RF trovato in a), determinare AF.
o

1/31.

b) [AF =-0.746]

12.29 a) Per il circuito di figura, determinare T, AOLe AF.


b) Valutare ROF.I transistori MOS sono caratterizzati da gm = I mS e rd = 20 kQ.

,
,

Amplificatori reazionati

199

\Okf!

lO kQ

Q2

5 kf!

v,

IOkn

'1

,
+

"

vo

0.47 kf!

":"

\O kf!

Soluzione

a) Questo circuito presenta una reazione di tipo serie-parallelo. Il circuito di figura seguente
evidenzia l'effetto caricante della rete di reazione.

+
\O

I
5
+r--..
Vs

0.47

rJ

IO
I
+
VF

+
\O

Vo

0.47

Il circuito equivalente per basse frequenze risulta

+
IO
0.449

v,

20

10.47

200 Capitolo 12

Ponendo ~

= gmrd= l x 20 = 20,

per AvI' in base alla Tabella

VI =
-20 x lO
Vs 20 + lO + (1 + 20) 0.449
AY2

= -gmRL2 = -l

AOL =

x 4.07

10.5, si ha

A =-5.07
vi

= -4.07

-AYIAY2= (-5.07)(- 4.07) = 20.6

~=~
= 0.47 - 0.0449
Vo lO+ 0.47
T = AoL~ = 20.6 x 0.0449 = 0.925
10.7

A - AOL 20.6
F- 1 + T - 1 + 0.925

b) Utilizzando la relazione di Blackman

= ROD(1 + Tsc)/(1 + TOC)


ROD = 201110.47 = 6.87 kQ come mostrato in figura precedente
Tsc = O
cortocircuitando l'uscita si elimina la reazione
ROF

Toc

=T

con la resistenza da 10 kQ tolta

Ci comporta una variazione

di AV2 e quindi di AOL' RL2 risulta

= 201110.47 = 6.87 kQ

RL2

Quindi,
AY2 = -1 x

Toc

6.87 = -6.87

= AoL~ = 34.8 x

e AOL = (-5.07)(- 6.87)

0.0449

= 34.8

= 1.56

Di conseguenza,

ROF= 6.87/(1 + 1.56) = 2.70 kQ

12.30 Verificare le Equazioni (12.48)

- -~oRCI
A OL-RE

e (12.50).

12.31 a) Ripetere il punto a) del Problema 12.29 per il circuito di figura. I transistori

Amplificatori reazionati

201

utilizzati sono del tipo C e D con corrente di polarizzazione, rispettivamente,

b)

ICQ 0.25 mA e 0.5


Valutare R/F.

mA.
+

20 kf!
20 kf!

0.82 kf!

I kf!

+
5.6 kf!

a) [T

= 7.12;

AOL

= 181;

AF

= 125]

b) [RIF = 5.03 Q]

12.32 a) Che tipo di reazione stata effettuata nell'amplificatore di


b) Assumendo T l, mostrare che risulta AF = l/Vs ""RIRIR2
c) Nell'ipotesi che i transistori QI, Q2 e Q3 siano tutti di
0.25 mA, ICQ2= l mA, ICQ3= 0.5 mA, e che i vari elementi
i valori RCI

= 5 kil,

figura?
e RF

(R1 + R2).

tipo C, con ICQI =


circuitali assumano

RC2= 7.5 kQ, RC3= lO kil, R] = 0.1 kQ, R2 = 0.33 kil,

Rs = 0.6 kQ, valutare AF e T per RF = 20 kQ.


d) Determinare il guadagno di tensione V/Vs.
+

RCI

R,

202 Capitolo 12
Soluzione
a) La reazione del tipo serie-serie. Infatti, ponendo lo = Osi elimina la reazione, analogamente, ponendo la corrente d'ingresso uguale a zero la reazione scompare.
b) Per T l, AF '" -l/p. Dalla risposta c).
Vi"

PF=-Llo

AI=
c)

-R(R2

R,+R2+RF

Rl +R2+RF
RF
RR( 2
"'RRl 2

Il circuito, comprendente

essendoRFR(+R2
gli effetti caricanti della reazione, risulta
+

Vf~ R,
+

p=~=
-R2
R( = 0.33x 200 =-3.21
lo R( + R2+ RF
0.2+ 0.33+ 20
0.25
QI

ha 8m

= 25 = lO mS,

200

125

r1t= 0.01 = 20 kQ, ro = 0.25 = 500 kQ

l
200
125
Q2 ha 8m= 25 =40mS, r1t=0.04 =5 kQ, ro=T=

125 kQ

0.5
200
125
Q3 ha 8m="25=20 mS, r1t=0.02 = lO kQ, ro= 0.5 = 250 kQ

i
I

Amplificatori reazionati 203

ic2
~=~o'
'b2

ib3
--;-='c2

RL2
RL2

+ Rin3

lo
; --;-=~o
'b3

Ponendo

I valori numerici risultano


Rinl = 20 + (200 + l) [0.211 (20 + 0.33)]
RLJ

= 511500 = 4.95

kQ;

RL2

= 59.8 kQ

= 7.511125 = 7.08 kQ;

Rin3 = lO + (200 + l) [0.3311 (20 + 0.2)]

= 75.2 kQ

Quindi

=200

A
OL

( 7.08 + 75.2 )

= -AOL~ = -5.67

A
F

d)

-7.08

= lAOL
= 5.67
+ T 1+18.2

Vo lo
V=V(-RL3)=-A~L3;
s
s

200

(-3.21)

-4.95
( 4.95 + 5)

200

(59.8 + 0.6) 103

- 5.67

= 18.2

0.295

RL3= RoIlro3= 1011250=9.62

kQ

; =-0.295 x 9.62 X 103=2.83


s

12.33 Determinare

[R1F

X 103

RfF e ROF per il circuito del Problema

= 100 MQ;

ROF

12.32.

=22.5 MQ]

12.34 Verificare le Equazioni (12.55)

e (12.56).
ZfF= [ritI

+ Ril + ~ol)](l + T

IRs=O)

-12.35 Utilizzando i parametri l, valutare Aov T e AF per il circuito dell'Esercizio 12.6.

204 Capitolo 12

=-4040;

[AOL

T= 202;

AF= -200]

12.36 Ripetere il Problema 12.35 per il circuito dell'Esercizio 12.7.

=767;

[AOL

T= 25.0;

AF= 29.5]

12.37 Ripetere il Problema 12.35 per il circuito dell'Esercizio 12.9.


[AOL = 187;

T= 93.8;

12.38 Ripetere il Problema 12.35 per il circuito del Problema 12.29.

[AOL

= 14.7;

T= 1.66;

AF= 5.52]

12.39 a) Verificare l'Equazione (12.60).


Xo

-AJA03

Xs - I-AA/2+AIA0/.
b) Ponendo nell'Equazione (12.60) A2A3 =A. Determinare la sensitivit S~F,utilizzando l'Equazione (12.8).
s9 ""~ dG = dG/G

g dx

dx/x

c) Valutare il quesito b) per Af2

= l.

Soluzione
a) Per il grafo di flusso di Figura 12.38, si ha che A2' A3 ef2 formano un anello di reazione
la cui funzione di trasferimento

risulta A2A/(I

A0/2)'

Tutta questa parte del grafo in

cascata ad AI e insieme adfJ formano un altro anello di reazione. Quindi


Xo
-=
Xs

-AI(A03)/(l

- A0/2)

-AF

l -(-AI)A01/(l-A03A/2)

Che coincide con l'Equazione (12.60).


b) AF=

-AIA
I-Af2+A(Afl

dAF- (I-Af2 +AJAfi)(-AJ)+AJA(-f2+AJJ) -AJ


dA (l-Af2 +AJAfJ)2
- (I -Af2 +AJ()2
A
-AIA
I - Ah + AIAfl

-AI
(l-Af2+AJAfl?

1
I-Af2 +AJAfJ

Amplificatori reazionati 205

Questorisultato equivalente a quello di un amplificatore a singolo anello di reazione il cui


guadagnod'anello AIA2AII.
.

12.40 Per il circuito


A2

a reazione

multipla di Figura

= a2/(1 + 't2s), i fattori di reazionefl'f2

12.42, posto

AI

=al/(1

+ 'tIS),

ef3 sono delle costanti reali.

a) Determinare la funzione di trasferimento AF(s).


b) Verificare che ciascun coefficiente di AF(s) pu essere controllato agendo sul
guadagno di un solo anello di AF.

Soluzione
a) Sostituendo nell'Equazione

l-A
F

(12.63)

AIA03

l-

AI3 - A3A-j2- A3A0Il

le espressioni di A I e di A2, si ottiene

Conopportune semplificazioni

b) Il coefficiente di S2pu essere variato agendo su a/3. Una volta fissato a13' il coefficiente di s pu essere variato agendo su a{2. Il termine costante pu quindi essere variato
agendo a Il.

12.41 Ripetere il Problema 12.40 per l'amplificatore a reazione multipla a salto di rana di
Figura 12.40.

12.42 I transistori del circuito di figura sono caratterizzati dai parametri r1t'ro e ~o.
a) Quale relazione deve essere soddisfatta affinch sia RtF = r1t.
b) Valutare AF = V/Vs per RtF = rlt.

206 Capitolo 12

+
Re

Rs

Vs

J12.43 a) Per il circuito del Problema 12.42, quale relazione deve essere soddisfatta
affinch sia ROF = ro.
b) Valutare AF = V/Vs per ROF = ro.
12.44 Utilizzando il transistore C, realizzare il circuito del Problema 12.20.

13
Stabilit e risposta
degli amplificatori reazionati

13.1 La funzione di trasferimento di un amplificatore a singolo stadio non reazionato pu


essere messa nella forma
Avo
A