Documenti di Didattica
Documenti di Professioni
Documenti di Cultura
com
MF1S50YYX_V1
MIFARE Classic EV1 1K: circuito integrato per smart card senza contatto
mainstream per lo sviluppo di soluzioni semplice e veloce
Rev. 3.2 — 23 maggio 2018 Scheda tecnica del prodotto
1 Descrizione generale
NXP Semiconductors ha sviluppato l'IC senza contatto MIFARE Classic EV1 MF1S50yyX/V1 da
utilizzare in una smart card senza contatto secondo ISO/IEC 14443 Tipo A.
Il MIFARE Classic EV1 con 1K di memoria MF1S50yyX/V1 IC viene utilizzato in applicazioni come l'emissione di
biglietti per i trasporti pubblici e può essere utilizzato anche per varie altre applicazioni.
1.1 Anticollisione
Una funzione anticollisione intelligente consente di utilizzare più di una carta sul campo
contemporaneamente. L'algoritmo anticollisione seleziona ciascuna carta individualmente e
garantisce che l'esecuzione di una transazione con una carta selezionata venga eseguita
correttamente senza interferenze da parte di un'altra carta sul campo.
energia
MIFARE
SCHEDA PCD dati
001aam199
2 Caratteristiche e vantaggi
• Trasmissione senza contatto di dati e fornitura di • Distanza operativa fino a 100 mm a seconda della
energia geometria dell'antenna e della configurazione del
lettore
• Integrità dei dati di CRC a 16 bit, parità, codifica bit, • Anti collisione
conteggio bit
• Tempo tipico di transazione di ticketing < 100 ms • UID da 7 byte o NUID da 4 byte
(inclusa la gestione del backup)
• Supporto ID casuale (versione UID da 7 byte) • Supporto per il controllo dell'originalità NXP
2.1 EEPROM
• 1 kB, organizzato in 16 settori di 4 blocchi (un • Condizioni di accesso definibili dall'utente per ciascun
blocco è composto da 16 byte) blocco di memoria
3 applicazioni
[1]
Cio capacità di ingresso 14.9 16.9 19.0 pF
Fio frequenza di ingresso - 13.56 - MHz
Caratteristiche dell'EEPROM
MF1S50yyX_V1 Tutte le informazioni fornite in questo documento sono soggette a esclusioni di responsabilità legali. © NXP BV 2018. Tutti i diritti riservati.
MF1S5001XDUD/V1 Colpo FFC Wafer da 8 pollici, spessore 120 μm, su supporto del telaio della pellicola, marcatura -
elettronica del fail die secondo il formato SECS-II), Au bump, UID da 7 byte
MF1S5001XDUD2/V1 Colpo FFC Wafer da 12 pollici, spessore 120 μm, su supporto del telaio della pellicola, marcatura -
elettronica del fail die secondo il formato SECS-II), Au bump, UID da 7 byte
MF1S5001XDUF/V1 Colpo FFC Wafer da 8 pollici, spessore 75 μm, su supporto del telaio della pellicola, marcatura -
elettronica del fail die secondo il formato SECS-II), Au bump, UID da 7 byte
MF1S5000XDA4/V1 MOA4 pacchetto portamoduli in plastica senza piombo; Nastro largo 35 mm, UID da 7 byte SOT500-2
MF1S5000XDA8/V1 MOA8 pacchetto portamoduli in plastica senza piombo; Nastro largo 35 mm, UID da 7 byte SOT500-4
MF1S5031XDUD/V1 Colpo FFC Wafer da 8 pollici, spessore 120 μm, su supporto del telaio della pellicola, marcatura -
elettronica Fail Die secondo il formato SECS-II), Au bump, ID non univoco a 4 byte
MF1S5031XDUD2/V1 Colpo FFC Wafer da 12 pollici, spessore 120 μm, su supporto del telaio della pellicola, marcatura -
elettronica Fail Die secondo il formato SECS-II), Au bump, ID non univoco a 4 byte
MF1S5031XDUF/V1 Colpo FFC Wafer da 8 pollici, spessore 75 μm, su supporto del fotogramma della pellicola, marcatura -
elettronica di fail die secondo il formato SECS-II), Au bump, ID non univoco a 4 byte
MF1S5030XDA4/V1 MOA4 pacchetto portamoduli in plastica senza piombo; Nastro largo 35 mm, ID SOT500-2
non univoco da 4 byte
MF1S5030XDA8/V1 MOA8 pacchetto portamoduli in plastica senza piombo; Nastro largo 35 mm, ID SOT500-4
non univoco da 4 byte
6 Schema a blocchi
UART
RF ISO/IEC 14443 CRIPTO1
INTERFACCIA
DIGITARE UN
ACCENSIONE
RIPRISTINA
RNG
VOLTAGGIO
REGOLATORE
CRC
OROLOGIO
FILTRO IN INGRESSO
RIPRISTINA
UNITÀ LOGICA EEPROM
GENERATORE
001aan006
MF1S50yyX_V1 Tutte le informazioni fornite in questo documento sono soggette a esclusioni di responsabilità legali. © NXP BV 2018. Tutti i diritti riservati.
7.1 Bloccare
Il pinning per MF1S50yyX/V1DAx è mostrato come esempio inFigura 3 per il modulo
contactless MOA4. Per il modulo contactless MOA8 il pinning è analogo e non
esplicitamente mostrato.
001aan002
Spillo Simbolo
8 Descrizione funzionale
• Interfaccia RF:
– Modulatore/demodulatore
– Raddrizzatore
– Rigeneratore di orologi
– Ripristino all'accensione (POR)
– Regolatore di tensione
• Anticollisione: È possibile selezionare e gestire in sequenza più tessere presenti nel campo
• Autenticazione: precedendo qualsiasi operazione di memoria la procedura di autenticazione garantisce che
l'accesso ad un blocco sia possibile solo tramite le due chiavi specificate per ciascun blocco
MF1S50yyX_V1 Tutte le informazioni fornite in questo documento sono soggette a esclusioni di responsabilità legali. © NXP BV 2018. Tutti i diritti riservati.
• Unità logica aritmetica e di controllo: i valori sono memorizzati in uno speciale formato ridondante e
possono essere incrementati e decrementati
• Interfaccia EEPROM
• Unità di crittografia: la crittografia a flusso CRYPTO1 di MF1S50yyX/V1 viene utilizzata per
l'autenticazione e la crittografia dello scambio di dati.
• EEPROM: 1 kB è organizzato in 16 settori da 4 blocchi. Un blocco contiene 16 byte. L'ultimo
blocco di ogni settore è chiamato "trailer", che contiene due chiavi segrete e condizioni di
accesso programmabili per ciascun blocco di questo settore.
Nota:Per le versioni del prodotto con ID non univoco a 4 byte, l'identificatore recuperato dalla
carta non è definito come univoco. Per ulteriori informazioni sulla gestione degli identificatori non
univoci vedereRif. 6 .
Con il comando seleziona tessera il lettore seleziona una singola tessera per l'autenticazione e le
operazioni relative alla memoria. La carta restituisce il codice Select AcKnowledge (SAK).
che determina il tipo di carta selezionata, vedereSezione 9.4 . Per ulteriori dettagli fare
riferimento al documentoRif. 2 .
Nota:Il comando HLTA deve essere inviato crittografato al PICC dopo un'autenticazione
riuscita per essere accettato.
MF1S50yyX_V1 Tutte le informazioni fornite in questo documento sono soggette a esclusioni di responsabilità legali. © NXP BV 2018. Tutti i diritti riservati.
Identificazione e selezione
Procedura
Ciclo anticollisione
~2,5 ms senza collisione
Ottieni identificatore
+ ~1 ms per UID a 7 byte
Seleziona Carta
Procedura di autenticazione
3 Passa l'autenticazione
~2ms
settore specifico
~2,5 ms decremento/incremento
~4,5 ms trasferimento
Trasferimento
001aan921
1. il diagramma di flusso dei comandi non include il comando Personalizza utilizzo UID e il comando
SET_MOD_TYPE, per i dettagli su tali comandi consultareSezione 10.1.1 E Sezione 11
• Leggi blocco
• Scrivi blocco
• Decremento: diminuisce il contenuto di un blocco e memorizza il risultato nel buffer di
trasferimento interno
• Incremento: incrementa il contenuto di un blocco e memorizza il risultato nel buffer di
trasferimento interno
• Ripristina: sposta il contenuto di un blocco nel buffer di trasferimento interno
• Trasferimento: scrive il contenuto del buffer di trasferimento interno in un blocco di valori
8.5 Interfaccia RF
L'interfaccia RF è conforme allo standard per smart card senza contatto ISO/IEC
14443A.
Per il funzionamento deve essere sempre presente il campo portante del lettore (con brevi pause
durante la trasmissione), poiché viene utilizzato per l'alimentazione della scheda.
Per entrambe le direzioni della comunicazione dati c'è solo un bit di start all'inizio di ogni frame.
Ogni byte viene trasmesso con un bit di parità (parità dispari) alla fine. Viene trasmesso per primo
l'LSB del byte con l'indirizzo più basso del blocco selezionato. La lunghezza massima del frame è
163 bit (16 byte di dati + 2 byte CRC = 16 × 9 + 2 × 9 + 1 bit di inizio).
MF1S50yyX_V1 Tutte le informazioni fornite in questo documento sono soggette a esclusioni di responsabilità legali. © NXP BV 2018. Tutti i diritti riservati.
2 Dati
1 Dati
0 Dati
2 Dati
1 Dati
0 Dati
: :
: :
: :
2 Dati
1 Dati
0 Dati
2 Dati
1 Dati
001aan011
Blocco 0/Settore 0
Byte 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15
MF1S50yyX_V1 Tutte le informazioni fornite in questo documento sono soggette a esclusioni di responsabilità legali. © NXP BV 2018. Tutti i diritti riservati.
Blocco 0/Settore 0
Byte 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15
• blocchi di lettura/scrittura
• blocchi di valore
I blocchi valore possono essere utilizzati, ad esempio, per applicazioni di borsellino elettronico, dove vengono
forniti comandi aggiuntivi come incremento e decremento per il controllo diretto del valore memorizzato
È necessario eseguire con successo un'autenticazione per consentire qualsiasi operazione sulla memoria.
Nota:Il contenuto standard dei blocchi dati alla consegna non è definito.
I blocchi valore permettono di eseguire le funzioni del borsellino elettronico (i comandi validi sono: lettura,
scrittura, incremento, decremento, ripristino, trasferimento). I blocchi di valori hanno un formato dati fisso
che consente il rilevamento e la correzione degli errori e la gestione del backup.
Un blocco di valori può essere generato solo tramite un'operazione di scrittura nel formato blocco di valori:
• Valore: indica un valore a 4 byte con segno. Il byte significativo più basso di un valore viene memorizzato
nel byte dell'indirizzo più basso. I valori negativi vengono memorizzati nel formato standard del
complemento a 2. Per ragioni di integrità e sicurezza dei dati, un valore viene memorizzato tre volte, due
volte non invertito e una volta invertito.
• Adr: indica un indirizzo di 1 byte, che può essere utilizzato per salvare l'indirizzo di archiviazione di un blocco,
quando si implementa una potente gestione del backup. Il byte dell'indirizzo viene memorizzato quattro
volte, due volte invertito e due volte non invertito. Durante le operazioni di incremento, decremento,
ripristino e trasferimento l'indirizzo rimane invariato. Può essere modificato solo tramite un comando di
scrittura.
Numero di byte 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15
Descrizione valore valore valore adr adr adr adr
001aan018
Un esempio di formato di blocco di valori valido per il valore decimale 1234567d e l'indirizzo di
blocco 17d è mostrato inTabella 4 . Innanzitutto, il valore decimale deve essere convertito nella
rappresentazione esadecimale di 0012D687h. L'LSByte del valore esadecimale è memorizzato nel
Byte 0, il MSByte nel Byte 3. La rappresentazione esadecimale del valore con bit invertiti è
FFED2978h dove LSByte è memorizzato nel Byte 4 e MSByte nel Byte 7.
MF1S50yyX_V1 Tutte le informazioni fornite in questo documento sono soggette a esclusioni di responsabilità legali. © NXP BV 2018. Tutti i diritti riservati.
Numero di byte 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15
Descrizione valore valore valore adr adr adr adr
Valori [esadecimale] 87 D6 12 00 78 29 ED FF 87 D6 12 00 11 EE 11 EE
Il trailer del settore è l'ultimo blocco (blocco 3) in un settore. Ogni settore ha un trailer di settore
contenente il file
• chiavi segrete A (obbligatoria) e B (facoltativa), che restituiscono "0" logici quando vengono lette e
• le condizioni di accesso per i blocchi di quel settore, che sono memorizzati nei byte 6...9. I bit di
accesso specificano anche il tipo (dati o valore) dei blocchi dati.
Se la chiave B non è necessaria, gli ultimi 6 byte del trailer di settore possono essere utilizzati come byte di
dati. I bit di accesso per il trailer di settore devono essere configurati di conseguenza, vedereSezione 8.7.2 .
Il byte 9 del trailer di settore è disponibile per i dati utente. Per questo byte valgono gli stessi diritti di
accesso dei byte 6, 7 e 8.
Quando viene letto il trailer del settore, i byte chiave vengono cancellati restituendo zeri logici. Se la chiave B è
configurata per essere leggibile, vengono restituiti i dati memorizzati nei byte da 10 a 15, vedere Sezione 8.7.2
.
Tutte le chiavi sono impostate su FFFF FFFF FFFFh alla consegna del chip e i byte 6, 7 e 8 sono impostati su
FF0780h.
Numero di byte 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15
Descrizione Chiave A Accesso ai bit Tasto B (opzionale)
001aan013
Prima di poter eseguire qualsiasi operazione sulla memoria, la carta deve essere selezionata e
autenticata come descritto inSezione 8.2 . Le possibili operazioni di memoria per un blocco
indirizzato dipendono dalla chiave utilizzata durante l'autenticazione e dalle condizioni di
accesso memorizzate nel trailer di settore associato.
MF1S50yyX_V1 Tutte le informazioni fornite in questo documento sono soggette a esclusioni di responsabilità legali. © NXP BV 2018. Tutti i diritti riservati.
I bit di accesso controllano i diritti di accesso alla memoria utilizzando le chiavi segrete A e B. Le condizioni di
accesso possono essere modificate, a condizione che si conosca la chiave pertinente e che la condizione di
accesso attuale consenta questa operazione.
Nota:Ad ogni accesso alla memoria la logica interna verifica il formato delle condizioni di accesso. Se
rileva una violazione del formato l'intero settore viene bloccato in modo irreversibile.
Nota:Nella seguente descrizione i bit di accesso verranno menzionati solo nella modalità non
invertita.
La logica interna dell'MF1S50yyX/V1 garantisce che i comandi vengano eseguiti solo dopo
un'autenticazione riuscita.
Numero di byte 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15
Descrizione Chiave A Accesso ai bit Tasto B (opzionale)
Poso 7 6 5 4 3 2 1 0
Byte 6 C23 C22 C21 C20 C13 C12 C11 C10
001aan003
MF1S50yyX_V1 Tutte le informazioni fornite in questo documento sono soggette a esclusioni di responsabilità legali. © NXP BV 2018. Tutti i diritti riservati.
A seconda dei bit di accesso per il trailer di settore (blocco 3) l'accesso in lettura/scrittura alle chiavi e ai
bit di accesso viene specificato come 'mai', 'chiave A', 'chiave B' o chiave A|B' (chiave A o tasto B).
Alla consegna del chip le condizioni di accesso per i rimorchi del settore e la chiave A sono predefinite come
configurazione di trasporto. Poiché nella configurazione di trasporto la chiave B può essere letta, le nuove
carte devono essere autenticate con la chiave A. Poiché anche i bit di accesso stessi possono essere bloccati,
è necessario prestare particolare attenzione durante la personalizzazione delle carte.
0 0 0 Mai chiave A chiave A Mai chiave A chiave A La chiave B può essere letta[1]
0 1 0 Mai Mai chiave A Mai chiave A Mai La chiave B può essere letta[1]
configurazione di trasporto[1]
[1] Per questa condizione di accesso la chiave B è leggibile e può essere utilizzata per i dati
ristabilire
MF1S50yyX_V1 Tutte le informazioni fornite in questo documento sono soggette a esclusioni di responsabilità legali. © NXP BV 2018. Tutti i diritti riservati.
[1] Se la chiave B può essere letta nel corrispondente Sector Trailer non può servire per l'autenticazione (vedi linee evidenziate in grigio nellaTabella 7 ).
Di conseguenza, se il lettore autentica un qualsiasi blocco di un settore che utilizza tali condizioni di accesso per il Settore Trailer e utilizzando la
chiave B, la carta rifiuterà qualsiasi successivo accesso alla memoria dopo l'autenticazione.
Nota:Nel presente documento il termine "carta MIFARE Classic" si riferisce a una carta contactless
basata su MIFARE Classic IC.
L'attivazione della carta MIFARE Classic segue lo standard ISO/IEC 14443 Tipo A. Dopo che la
carta MIFARE Classic è stata selezionata, è possibile disattivarla utilizzando il comando Halt ISO/
IEC 14443 oppure è possibile eseguire i comandi MIFARE Classic. Per maggiori dettagli
sull'attivazione della carta fare riferimento aRif. 4 .
Tutti i comandi disponibili per MIFARE Classic EV1 con memoria 1K sono mostrati inTabella 9 .
SET_MOD_TYPE - 43 ore
MF1S50yyX_V1 Tutte le informazioni fornite in questo documento sono soggette a esclusioni di responsabilità legali. © NXP BV 2018. Tutti i diritti riservati.
Tutti i comandi utilizzano la codifica e il framing come descritto inRif. 3 ERif. 4 se non
diversamente specificato.
9.2 Tempistiche
I tempi indicati in questo documento non sono in scala e i valori sono arrotondati a 1 μs.
Tutti i tempi indicati si riferiscono ai frame di dati compreso l'inizio e la fine della
comunicazione. Un frame di dati PCD contiene l'inizio della comunicazione (1 "bit di inizio") e
la fine della comunicazione (uno 0 logico + 1 bit di lunghezza della portante non modulata).
Un frame di dati PICC contiene l'inizio della comunicazione (1 "bit di inizio") e la fine della
comunicazione (lunghezza 1 bit senza sottoportante).
Il tempo minimo di risposta al comando è specificato in base aRif. 4 come numero intero n che
specifica il tempo di ritardo del frame da PCD a PICC. Il tempo di ritardo del frame dal PICC al
PCD è di almeno 87 μs. Il tempo massimo di risposta al comando è specificato come valore di
timeout. A seconda del comando, il TRICONOSCIil valore specificato per le risposte ai comandi
definisce il tempo di ritardo del frame dal PCD al PICC. Lo fa per il valore ACK a 4 bit specificato in
Sezione 9.3 o per un frame di dati.
Tutti i tempi di comando sono conformi alle specifiche del frame ISO/IEC 14443-3, come mostrato per il tempo
di ritardo del frame inFigura 11 . Per maggiori dettagli fare riferimento aRif. 3 ERif. 4 .
ultimo bit di dati trasmesso dal PCD prima modulazione del PICC
aaa-006279
Figura 11. Tempo di ritardo del frame (da PCD a PICC) e TRICONOSCIe TNAK
Nota:A causa della codifica dei comandi, i tempi misurati normalmente escludono (una parte della) fine
della comunicazione. Considerare questo fattore quando si confrontano i tempi specificati con quelli
misurati.
MF1S50yyX_V1 Tutte le informazioni fornite in questo documento sono soggette a esclusioni di responsabilità legali. © NXP BV 2018. Tutti i diritti riservati.
Ah Riconoscimento (ACK)
Nota:La codifica ATQA nei bit 7 e 8 indica la dimensione dell'UID secondo ISO/IEC 14443
indipendentemente dalle impostazioni di utilizzo dell'UID.
Nota:La numerazione dei bit nella norma ISO/IEC 14443 inizia con LSBit = bit 1, ma non LSBit = bit 0.
Quindi un byte conta i bit da 1 a 8 invece dei bit da 0 a 7.
MF1S50yyX_V1 Tutte le informazioni fornite in questo documento sono soggette a esclusioni di responsabilità legali. © NXP BV 2018. Tutti i diritti riservati.
La famiglia di prodotti MF1S50yyX/V1 offre due opzioni di consegna per l'UID memorizzato nel
blocco 0 del settore 0.
• UID da 7 byte
• NUID a 4 byte (ID non univoco)
Questa sezione descrive il funzionamento di MIFARE Classic MF1S50yyX/V1 quando si utilizza una
delle 2 opzioni UID rispetto alla selezione, all'autenticazione e alla personalizzazione della carta.
Guarda ancheRif. 6 per dettagli su come gestire UID e NUID con i prodotti MIFARE Classic.
Le varianti UID a 7 byte dell'MF1S50yyX/V1 possono essere utilizzate con quattro diverse
funzionalità, denominate UIDFn (UID Funzionalità n).
Nota:La configurazione diventa effettiva solo dopo la deselezione del PICC o il ripristino del campo PICC.
MF1S50yyX_V1 Tutte le informazioni fornite in questo documento sono soggette a esclusioni di responsabilità legali. © NXP BV 2018. Tutti i diritti riservati.
PICC#ACK# RICONOSCI
368 µs VIRATA 59 µs
PICC#NAK# NAK
TNAK 59 µs
TTimeOut
Tempo scaduto
001aan919
Nota:La lettura dal Blocco 0 nella Sequenza 2 non richiede una preventiva autenticazione al
Settore 0 e viene trasmessa in chiaro. Per tutte le altre sequenze, la lettura dal Blocco 0 nel
Settore 0 è crittografata e richiede un'autenticazione per quel settore.
MF1S50yyX_V1 Tutte le informazioni fornite in questo documento sono soggette a esclusioni di responsabilità legali. © NXP BV 2018. Tutti i diritti riservati.
Nota:Le impostazioni eseguite con Personalizza utilizzo UID non modificano la codifica
ATQA.
UIDF0 Sequenza 1
UIDF1 Sequenza 1, sequenza 2
UIDF2 Sequenza 3
UIDF3 Sequenza 3
10.1.3 Autenticazione
Durante il processo di autenticazione, 4 byte dell'UID vengono trasmessi al comando MIFARE
Classic Authenticate dell'IC del lettore senza contatto. A seconda della sequenza di attivazione,
questi 4 byte vengono scelti diversamente. In generale, il parametro di input per il comando
MIFARE Classic Authenticate è l'insieme di 4 byte recuperati durante l'ultimo livello di cascata
dall'anticollisione ISO/IEC 14443-3 Tipo A.
10.2.2 Autenticazione
Il parametro di input per il comando MIFARE Classic Authenticate è l'UID completo di 4 byte
recuperato durante la procedura anticollisione. Questo è lo stesso della sequenza di attivazione
3 nella variante UID a 7 byte.
Il MIFARE Classic EV1 con memoria 1K offre la possibilità di impostare la forza di modulazione del
carico su alta o normale. Il livello predefinito è impostato su un'intensità di modulazione elevata e per
ottenere prestazioni ottimali si consiglia di mantenere questo livello e passare all'intensità di
modulazione a basso carico solo se il sistema senza contatto lo richiede.
Nota:La configurazione diventa effettiva solo dopo la deselezione del PICC o il ripristino del
campo PICC. La configurazione può essere modificata più volte asserendo il comando.
MF1S50yyX_V1 Tutte le informazioni fornite in questo documento sono soggette a esclusioni di responsabilità legali. © NXP BV 2018. Tutti i diritti riservati.
Nota:Il MIFARE Classic EV1 con 1K di memoria deve essere autenticato nel settore 0 con la
chiave A per eseguire il comando SET_MOD_TYPE. I bit di accesso per il settore 0 sono
irrilevanti.
PICC#ACK# RICONOSCI
368 µs VIRATA 59 µs
PICC#NAK# NAK
TNAK 59 µs
TTimeOut
Tempo scaduto
001aan919
La modulazione del carico configurata è mostrata nei dati costruttore del blocco 0 nel settore 0. La
posizione esatta è mostrata sotto inFigura 14 ETabella 19 .
Blocco 0/Settore 0
Byte 012 3 4 5 6 7 8 9 10 11 12 13 14 15
Figura 14. Posizione dei byte dello stato di modulazione del carico nel blocco 0/settore 0
Numero di bit
TNAK 59 µs
PCD Segno AB
PICC#ACK# Gettone BA
TTimeOut
Tempo scaduto
001aan917
MF1S50yyX_V1 Tutte le informazioni fornite in questo documento sono soggette a esclusioni di responsabilità legali. © NXP BV 2018. Tutti i diritti riservati.
Nota:Il tempo minimo richiesto tra l'autenticazione classica MIFARE parte 1 e parte 2 è
l'FDT minimo richiesto secondoRif. 4 . Non è previsto un tempo massimo.
TNAK 59 µs
MF1S50yyX_V1 Tutte le informazioni fornite in questo documento sono soggette a esclusioni di responsabilità legali. © NXP BV 2018. Tutti i diritti riservati.
368 µs VIRATA 59 µs
TNAK 59 µs
001aan015
1558 µs VIRATA 59 µs
TNAK 59 µs
001aan016
MF1S50yyX_V1 Tutte le informazioni fornite in questo documento sono soggette a esclusioni di responsabilità legali. © NXP BV 2018. Tutti i diritti riservati.
Nota:Il tempo minimo richiesto tra MIFARE Write parte 1 e parte 2 è l'FDT minimo
richiesto secondoRif. 4 . Non è previsto un tempo massimo.
Il ripristino MIFARE richiede un indirizzo di blocco di origine. Copia il valore del blocco
indirizzato nel Transfer Buffer. L'operando a 4 byte nella seconda parte del comando non
viene utilizzato e può contenere valori arbitrari.
Tutti e tre i comandi rispondono con un NAK alla prima parte del comando se il blocco
indirizzato non è formattato per essere un blocco di valori validi, vedereSezione 8.6.2.1 .
368 µs VIRATA 59 µs
TNAK 59 µs
001aan015
MF1S50yyX_V1 Tutte le informazioni fornite in questo documento sono soggette a esclusioni di responsabilità legali. © NXP BV 2018. Tutti i diritti riservati.
PICC ,,ACK''
538 µs
TNAK 59 µs
001aan009
Ind - Indirizzo del blocco sorgente MIFARE (da 00h a FFh) 1 byte
Nota:Il tempo minimo richiesto tra Incremento, Decremento e Ripristino MIFARE parte
1 e parte 2 è l'FDT minimo richiesto in base aRif. 4 . Non è previsto un tempo massimo.
MF1S50yyX_V1 Tutte le informazioni fornite in questo documento sono soggette a esclusioni di responsabilità legali. © NXP BV 2018. Tutti i diritti riservati.
368 µs VIRATA 59 µs
TNAK 59 µs
001aan015
13 Valori limite
Sollecitazioni superiori a uno o più valori limite possono causare danni permanenti al dispositivo.
L'esposizione a valori limite per periodi prolungati può influire sull'affidabilità del dispositivo.
MF1S50yyX_V1 Tutte le informazioni fornite in questo documento sono soggette a esclusioni di responsabilità legali. © NXP BV 2018. Tutti i diritti riservati.
[1] ANSI/ESDA/JEDEC JS-001; Modello del corpo umano: C = 100 pF, R = 1,5 kΩ
ATTENZIONE
Questo dispositivo dispone di una protezione integrata limitata contro le scariche elettrostatiche
(ESD). I conduttori devono essere cortocircuitati insieme o il dispositivo collocato in schiuma
conduttiva durante lo stoccaggio o la movimentazione per evitare danni elettrostatici ai cancelli.
14 Caratteristiche
Tabella 31. Caratteristiche
Simbolo Parametro Condizioni minimo Tip Massimo Unità
[1]
Cio capacità di ingresso 14.9 16.9 19.0 pF
Fio frequenza di ingresso - 13.56 - MHz
Caratteristiche dell'EEPROM
MF1S50yyXDUF 75 μm ± 10 μm
Materiale Sì
MF1S50yyX_V1 Tutte le informazioni fornite in questo documento sono soggette a esclusioni di responsabilità legali. © NXP BV 2018. Tutti i diritti riservati.
RTmassimo = 5 µm
Passivazione
Materiale PSG/nitruro
spessore 500 nm/600 nm
Au bump (substrato collegato a VSS)
Materiale > 99,9% Au puro
durezza da 35 a 80 HV 0,005
all'interno di un wafer = ±3 μm
da wafer a wafer = ±4 μm
[1] La dimensione del gradino e lo spazio tra i chip possono variare a causa della variazione dell'espansione della lamina
[2] I pad VSS e TESTIO sono disconnessi quando il wafer viene segato.
La mappatura dei wafer elettronici copre i risultati dei test elettrici e inoltre i risultati dell'ispezione
meccanica/visiva. Non vengono applicati punti di inchiostro.
Per maggiori dettagli sui moduli contactless MOA4 e MOA8 fare riferimento aRif. 7 E Rif.
8.
MF1S50yyX_V1 Tutte le informazioni fornite in questo documento sono soggette a esclusioni di responsabilità legali. © NXP BV 2018. Tutti i diritti riservati.
UN
dettaglio X
0 10 20 mm
scala
DIMENSIONI (mm sono le dimensioni originali)
UN(1)
UNITÀ
massimo
D
Per dimensioni non specificate vedere il disegno PLLMC fornito nel codice del sottoimballo.
35.05
mm 0,33
34,95
Nota
1. Spessore totale della confezione, bava di punzonatura esclusiva.
03-09-17
SOT500-2 --- --- ---
06-05-22
MF1S50yyX_V1 Tutte le informazioni fornite in questo documento sono soggette a esclusioni di responsabilità legali. © NXP BV 2018. Tutti i diritti riservati.
UN
dettaglio X
0 10 20 mm
Dimensioni scala
Unità UN(1) D
massimo 0,26 35.05 Per dimensioni non specificate vedere il disegno PLLMC fornito nel codice del sottoimballo.
mm nom 35,00
min 34,95
Nota
1. Spessore totale della confezione, bava di punzonatura esclusiva. sot500-4_po
11-02-18
SOT500-4 --- --- ---
MF1S50yyX_V1 Tutte le informazioni fornite in questo documento sono soggette a esclusioni di responsabilità legali. © NXP BV 2018. Tutti i diritti riservati.
x [μm] y [μm]
tip. 19(1)
min. 5
tip. 19(1)
min. 5 238
LA TESTO
tip. 713(1)
633
43
VSS LIBBRE
43
sì
578
X tip. 658(1)
aaa-012193
1. Taglio laser: il traferro e quindi la dimensione del gradino possono variare a causa della diversa espansione della lamina
2. Tutte le dimensioni in µm, posizioni delle pastiglie misurate dal bordo dell'anello metallico (vedi dettaglio)
17 Abbreviazioni
Tabella 33. Abbreviazioni e simboli
Acronimo Descrizione
RICONOSCI Riconoscere
ATQA Risposta alla richiesta, digitare A
CT Tag a cascata (valore 88h) come definito nella norma ISO/IEC 14443-3 Tipo A
MF1S50yyX_V1 Tutte le informazioni fornite in questo documento sono soggette a esclusioni di responsabilità legali. © NXP BV 2018. Tutti i diritti riservati.
Acronimo Descrizione
RF Frequenza radio
RMS Radice media quadrata
18 Riferimenti
[1]
Guida alla progettazione della bobina MIFARE (scheda).
[2]
Procedura di identificazione del tipo MIFARE
[3]
ISO/IEC 14443-2
2001
[4]
ISO/IEC 14443-3
2001
[5]
MIFARE e I-CODE CL RC632 Lettore contactless IC a protocollo multiplo
[6]
Prodotto MIFARE e gestione degli UID
MF1S50yyX_V1 Tutte le informazioni fornite in questo documento sono soggette a esclusioni di responsabilità legali. © NXP BV 2018. Tutti i diritti riservati.
[7]
Specifica del modulo smart card senza contatto MOA4
[8]
Specifica del modulo smart card senza contatto MOA8
[9]
Specifiche generali per wafer da 8" su nastro UV; tipi di consegna
Documento d'identità Data di rilascio Stato della scheda tecnica Avviso di modifica Sostituisce
MF1S50yyX/V1 v.3.2 20180523 Scheda tecnica del prodotto - MF1S50yyX/V1 v.3.1
Modifiche: • Aggiornamenti editoriali.
• Formato aggiornato
MF1S50yyX_V1 Tutte le informazioni fornite in questo documento sono soggette a esclusioni di responsabilità legali. © NXP BV 2018. Tutti i diritti riservati.
20 Informazioni legali
Scheda obiettivo [breve]. Sviluppo Questo documento contiene i dati delle specifiche oggettive per lo sviluppo del
prodotto.
Scheda tecnica preliminare [breve]. Qualificazione Questo documento contiene dati dalla specifica preliminare.
Scheda tecnica [breve] del prodotto Produzione Questo documento contiene le specifiche del prodotto.
[1] Si prega di consultare il documento emesso più recentemente prima di iniziare o completare un progetto.
[2] Il termine "scheda tecnica breve" è spiegato nella sezione "Definizioni".
[3] Lo stato del prodotto dei dispositivi descritti in questo documento potrebbe essere cambiato da quando questo documento è stato pubblicato e potrebbe differire in caso di più dispositivi. Le
informazioni più recenti sullo stato del prodotto sono disponibili su Internet all'indirizzo URLhttp://www.nxp.com .
Idoneità all'uso—I prodotti NXP Semiconductors non sono progettati, autorizzati o garantiti
per essere idonei all'uso in sistemi o apparecchiature di supporto vitale, critici per la vita o
20.2 Definizioni per la sicurezza, né in applicazioni in cui si può ragionevolmente prevedere che il guasto o il
malfunzionamento di un prodotto NXP Semiconductors provochi danni personali. lesioni,
Bozza—Il documento è solo una bozza. Il contenuto è ancora in fase di revisione
morte o gravi danni materiali o ambientali. NXP Semiconductors e i suoi fornitori non si
interna e soggetto ad approvazione formale, che potrebbe comportare modifiche
assumono alcuna responsabilità per l'inclusione e/o l'utilizzo dei prodotti NXP
o integrazioni. NXP Semiconductors non fornisce alcuna dichiarazione o garanzia
Semiconductors in tali apparecchiature o applicazioni e pertanto tale inclusione e/o utilizzo è
in merito all'accuratezza o alla completezza delle informazioni qui incluse e non
a rischio e pericolo del cliente.
avrà alcuna responsabilità per le conseguenze dell'uso di tali informazioni.
Applicazioni—Le applicazioni qui descritte per uno qualsiasi di questi prodotti sono solo a scopo illustrativo. NXP Semiconductors non rilascia alcuna dichiarazione o
Breve scheda tecnica—Una scheda tecnica breve è un estratto di una scheda tecnica
garanzia che tali applicazioni saranno adatte all'uso specificato senza ulteriori test o modifiche. I clienti sono responsabili della progettazione e del funzionamento
completa con lo stesso numero/i di tipo di prodotto e titolo. Una breve scheda tecnica è
delle loro applicazioni e dei prodotti che utilizzano i prodotti NXP Semiconductors e NXP Semiconductors non si assume alcuna responsabilità per qualsiasi assistenza
intesa solo come riferimento rapido e non deve essere considerata come contenente
con le applicazioni o la progettazione dei prodotti dei clienti. È responsabilità esclusiva del cliente determinare se il prodotto NXP Semiconductors è adatto e adatto
informazioni dettagliate e complete. Per informazioni dettagliate e complete consultare la
alle applicazioni e ai prodotti pianificati del cliente, nonché all'applicazione e all'uso pianificati da parte di clienti terzi del cliente. I clienti devono fornire adeguate
relativa scheda tecnica completa, disponibile su richiesta tramite l'ufficio vendite locale di
protezioni progettuali e operative per ridurre al minimo i rischi associati alle loro applicazioni e prodotti. NXP Semiconductors non accetta alcuna responsabilità
NXP Semiconductors. In caso di incoerenza o conflitto con la scheda breve, prevarrà la
relativa a qualsiasi inadempienza, danno, costo o problema basato su qualsiasi debolezza o inadempienza nelle applicazioni o nei prodotti del cliente, o
scheda completa.
nell'applicazione o nell'utilizzo da parte di clienti terzi del cliente. Il cliente è responsabile di eseguire tutti i test necessari per le proprie applicazioni e prodotti
utilizzando i prodotti NXP Semiconductors al fine di evitare un difetto delle applicazioni e dei prodotti o dell'applicazione o l'utilizzo da parte di clienti terzi del cliente.
Specifiche di prodotto—Le informazioni e i dati forniti in una scheda tecnica del
NXP non si assume alcuna responsabilità a questo riguardo. costi o problemi basati su punti deboli o difetti nelle applicazioni o nei prodotti del cliente, o
prodotto definiranno le specifiche del prodotto come concordato tra NXP
nell'applicazione o nell'utilizzo da parte di clienti terzi del cliente. Il cliente è responsabile di eseguire tutti i test necessari per le proprie applicazioni e prodotti
Semiconductors e il suo cliente, a meno che NXP Semiconductors e il cliente non
utilizzando i prodotti NXP Semiconductors al fine di evitare un difetto delle applicazioni e dei prodotti o dell'applicazione o l'utilizzo da parte di clienti terzi del cliente.
abbiano esplicitamente concordato diversamente per iscritto. In nessun caso,
NXP non si assume alcuna responsabilità a questo riguardo. costi o problemi basati su punti deboli o difetti nelle applicazioni o nei prodotti del cliente, o
tuttavia, sarà valido un accordo in cui si ritiene che il prodotto NXP
nell'applicazione o nell'utilizzo da parte di clienti terzi del cliente. Il cliente è responsabile di eseguire tutti i test necessari per le proprie applicazioni e prodotti
Semiconductors offra funzioni e qualità oltre a quelle descritte nella scheda
utilizzando i prodotti NXP Semiconductors al fine di evitare un difetto delle applicazioni e dei prodotti o dell'applicazione o l'utilizzo da parte di clienti terzi del cliente.
tecnica del Prodotto.
NXP non si assume alcuna responsabilità a questo riguardo. Il cliente è responsabile di eseguire tutti i test necessari per le proprie applicazioni e prodotti utilizzando i
prodotti NXP Semiconductors al fine di evitare un difetto delle applicazioni e dei prodotti o dell'applicazione o l'utilizzo da parte di clienti terzi del cliente. NXP non si
assume alcuna responsabilità a questo riguardo. Il cliente è responsabile di eseguire tutti i test necessari per le proprie applicazioni e prodotti utilizzando i prodotti
NXP Semiconductors al fine di evitare un difetto delle applicazioni e dei prodotti o dell'applicazione o l'utilizzo da parte di clienti terzi del cliente. NXP non si assume
MF1S50yyX_V1 Tutte le informazioni fornite in questo documento sono soggette a esclusioni di responsabilità legali. © NXP BV 2018. Tutti i diritti riservati.
Dati di riferimento rapido—I dati di riferimento rapido sono un estratto dei dati Secondo le specifiche di Semiconductors, tale utilizzo sarà esclusivamente a rischio del
del prodotto forniti nelle sezioni Valori limite e Caratteristiche di questo documento cliente e (c) il cliente indennizza completamente NXP Semiconductors per qualsiasi
e come tali non sono completi, esaustivi o giuridicamente vincolanti. responsabilità, danno o reclamo sul prodotto non riuscito derivante dalla progettazione del
cliente e dall'uso del prodotto per applicazioni automobilistiche oltre la garanzia standard
Controllo delle esportazioni—Il presente documento e gli articoli in esso descritti potrebbero essere di NXP Semiconductors e Specifiche di prodotto di NXP Semiconductors.
soggetti a normative sul controllo delle esportazioni. L'esportazione potrebbe richiedere un'autorizzazione
preventiva da parte delle autorità competenti. Traduzioni—Una versione non inglese (tradotta) di un documento è solo di
riferimento. La versione inglese prevarrà in caso di discrepanze tra la
Prodotti qualificati non automobilistici—A meno che questa scheda tecnica non affermi versione tradotta e quella inglese.
espressamente che questo specifico prodotto NXP Semiconductors è qualificato per il
settore automobilistico, il prodotto non è adatto all'uso automobilistico. Non è né qualificato
né testato in conformità ai test automobilistici o ai requisiti applicativi. NXP Semiconductors
non si assume alcuna responsabilità per l'inclusione e/o l'uso di prodotti qualificati non 20.4 Marchi
automobilistici in apparecchiature o applicazioni automobilistiche. Nel caso in cui il cliente
utilizzi il prodotto per la progettazione e l'utilizzo in applicazioni automobilistiche secondo Avviso: tutti i marchi, i nomi dei prodotti, i nomi dei servizi e i
specifiche e standard automobilistici, il cliente (a) utilizzerà il prodotto senza la garanzia del marchi citati sono di proprietà dei rispettivi proprietari.
prodotto di NXP Semiconductors per tali applicazioni, usi e specifiche automobilistiche e ( b)
ogni volta che il cliente utilizza il prodotto per applicazioni automobilistiche oltre NXP MIFARE—è un marchio di NXP BV MIFARE
Classico—è un marchio di NXP BV
MF1S50yyX_V1 Tutte le informazioni fornite in questo documento sono soggette a esclusioni di responsabilità legali. © NXP BV 2018. Tutti i diritti riservati.
Tabelle
Figure
Fig. 1. Sistema basato sul prodotto MIFARE senza contatto ..... 1 Figura 14. Posizione del byte dello stato della modulazione del carico
Figura 2. Schema a blocchi di MF1S50yyX/V1.................................3 nel blocco 0/settore 0................................. .....19
Figura 3. Configurazione pin per SOT500-2 (MOA4) .............. 4 Figura 15. Autenticazione MIFARE parte 1................................20
Figura 4. Diagramma di flusso dei comandi MIFARE Classic.... 6 Figura 16. Autenticazione MIFARE parte 2................................20
Figura 5. Organizzazione della memoria...................................8 Figura 17. MIFARE Leggi................................................ 21
Figura 6. Blocco produttore per MF1S503yX con NUID a 4 Figura 18. MIFARE Scrivere parte 1................................22
byte................................ ..............8 Figura 19. MIFARE Scrivere parte 2..................................22
Figura 7. Blocco produttore per MF1S500yX con UID a 7 Figura 20. MIFARE Incremento, Decremento, Ripristino parte
byte.............................. ....................9 1............................................ ....................23
Figura 8. Blocchi di valori................................................ ......9 Figura 21. MIFARE Incremento, Decremento, Ripristino parte
Figura 9. Rimorchio di settore................................................ ....10 2............................................ ....................24
Figura 10. Condizioni di accesso............................................ 11 Figura 22. Bonifico MIFARE............................................ 25
Figura 11. Tempo di ritardo del frame (da PCD a PICC) e Figura 23. Descrizione del pacchetto SOT500-2.............................. 28
TACK e TNAK .................................... ........14 Figura 24. Descrizione del pacchetto SOT500-4.............................. 29
Figura 12. Personalizza l'utilizzo dell'UID ....................17 Figura 25. Profilo della matrice nuda MF1S50yyXDUz/V1 ...............30
Figura 13. SET_MOD_TYPE............................................19
MF1S50yyX_V1 Tutte le informazioni fornite in questo documento sono soggette a esclusioni di responsabilità legali. © NXP BV 2018. Tutti i diritti riservati.
Contenuti