CPU) elemento fondamentale della macchina, fisicamente
microprocessore (multicore più cpu uguali in1 componente) \
blocchi (CU, control unit, coordina operazioni blocchi in base a
segnali e istruzioni \ ALU, esegue operazioni logico matematiche \
registers, piccole memorie contengono dati delle istruzioni in
esecuzione \ cache, memorie contenenti dati e istr usate a breve \
LCU, logic control unit, circuiti che trasformano impulsi elettrici in
segnali e inverso \ MI, memory interface, circuiti forniscono a bus
dati e indirizzi impulsi necessari x comunicazioni \ bus
interno,collegamenti elettrici x trasferire dati tra blocchi nel
microprocessore )
BUS) 3 bus esterni ( control bus, linee x trasferire comandi da cpu a
dispositivi e inverso, sincronizza trasferimenti su bus esterni in base
al clock \ address bus, linee x trasferire indirizzi di celle di memoria
da utilizzare \ data bus, linee x trasferire dati) \ dimensione bus
spesso coincide con dimensione registri => Architettura hardware
(cpu registri bus) e software (os), combinazioni (32 32 \ 64 32 \ 64
64 ), anche software applicativi sono a 32 o 64 bit
REGISTRI) memoria piccola veloce interna alla cpu \ 32 64 bit in base
al processore \ tipo (AR, address reg, memorizza indirizzi memoria
da cpu a mem \ DR, data reg, memorizza dati da memoria verso cpu
e inverso \ IR, instruction reg, memorizza opcode dell’istruzione da
eseguire \ PC, program counter, memorizza indirizzo prossima
istruzione \ SR, status register, memorizza stato cpu dopo l’ultima
operazione \ SP, stack pointer, memorizza l’indirizzo top dello stack
(area memoria con dati scritti last-in-first-out) \ Rn, registri lavoro,
memorizzano risultati temporanei in e out dall’alu)
CICLO MACCHINA) fasi (if, instruction fetch, lettura istruzione da
memoria, indirizzo istruzione caricato su pc poi su ar, presa da
memoria e messa su ir e dati su dr, incremento pc per passare
istruzione successiva \ id, instruction decode, opcode istruzione
decodificato e lettura dati da registri \ ex, g, esecuzioni istruzioni
opcode nell’alu, si usano rn per risultati parziali \ mem, memory,
scrittura risultato in memoria (non sempre) \ wb, write back,
risultato istruzione scritto nel dr e stato della cpu aggiornato nel sr) \
ora è possibile frazionare le fasi in micro-operazioni, di uguale
complessità\ durata micro operazione = cycle time indicata tcpu ,
1/tcpu = frequenza di clock Ghz
PIPELINING) tecnica per elaborazione in parallelo istruzioni, micro-
operazioni raggruppate in unità funzionali indipendenti, la cpu
elabora micro-operazioni di unità funz diverse
contemporaneamente, ogni sequenza elaborazioni è chiamata
pipeline \ problemi (se un istruzione ha bisogno del risultato di un
istr precedente deve aspettare che quella arrivi alla wb \ salti di
esecuzione, blocchi non eseguiti se non si verificano condizioni) \
soluzioni (usare registri a doppia porta, mettono a disp il risultato
dopo fase ex \ tecnica superscalare, più pipeline autonome in
parallelo \ circuiti che analizzano possibili salti e pipeline dedicate x
istruzioni post salto \ divisione operazioni in fasi elementari \\\ cpu
multicore ha ridotto problemi di gestione delle pipeline)
MODULAZIONE DEMODULAZIONE) conversione di un segnale da
digitale ad analogico e viceversa, attraverso un modem \ nella
modulazione l’onda del segnale portante è combinata all’onda del
segnale modulante per creare il segnale che trasporta
l’informazione, il risultato è un nuovo segnale che verrà diviso
dall’apparato ricevente ricostruendo il segnale originario \
modulazioni digitali che regolano 1 bit alla volta (ASK amplitude shift
keying, modulazioni a cambiamento di ampiezza, on off keying ook \
FSK frequency shift keying, modulazioni a cambiamento di frequenza
\ PSK phase shift keying, modulazioni a cambiamento di fase\ DPSK
variabile, differential PSK, segue regola basata sullo sfasamento
rispetto al bit precedente, serve segnale riferimento) + bit alla volta
(QAM qadrature amplitude modulation, procedimento simile alla
DPSK ma con 4 fasi anziché 2, agiscono su una o due grandezze)
ARCHITETTURA CISC E RISC) cisc, complex instruction set computer,
creare tante istruzioni complesse , la cpu è in grado di eseguire istr
complesse in tempi lunghi, la decodifica è complessa e avviene
attraverso firmware nella cu che pesa e surriscalda, a 2 operandi \
risc, reduced instruction set computer, minime istruzioni
nell’insieme, cpu esegue poche istruzioni in modo veloce , firmware
+ semplice, operazioni complesse scomposte in micro-operazioni
semplici , a 3 operandi , adatte per pipelining \ per misurare
prestazioni si usano benchmark, programmi che misurano velocità di
elaborazione
SPECIFICHE TECNICHE CPU) frequenza (velocità operazioni del chip,
misurata in ghz, cpu di oggi aumentano o riducono frequenza in base
a operazioni e temp) \ core (numero core che gestisce proprie
operazioni) \ thread (numero processi indipendenti gestiti per volta
da un chip, stesso numero core in teoria ) \ tdp (thermal desing
power, quantità massima calore generato dal chip, misura in watt) \
cache (memoria interna cpu, 3 livelli) \ ipc (instruction per clock)
ASSEMBLY) linguaggio mnemonico del linguaggio macchina \
processo che traduce assembly in macchina: assembler(traduzione
non richiede intelligenza) , linker (collegamento moduli e librerie che
compongono il programma) \ num istr macchine = num istr
assembly \ istruzione assembly intel x86 : label, etichetta opzionale,
nome simbolico all’indirizzo ; opcode , obbligatorio, specifica
operazione da svolgere ; operandi separati da virgola, specificano
dati su cui operare , operandi sorgente destinazione o impliciti
REGISTRI INTEL 8086) 14 registri a 16 bit \ tipi (registri flag, FR,
servono per sapere lo stato della cpu dopo le istruzioni \ registri
lavoro, AX BX CX DX , utilizzati dall’alu per gli operandi \ registri
segmento, DS ES CS SS, 4 segmenti x contenere dati istr e indirizzi \
registri indice, DI SI , utilizzati per operare con array, contengono
l’indice dell’array che si legge \ registri puntatore, IP BP SP, puntano
l’istruzione corrente, contiene l’offset per indirizzare l’istr in
esecuzione) \ \ set istruzioni base assembly x86 (istruzioni indirizzo
generale MOV, di input output, per operazioni aritmetiche, per
operazioni logiche, per op di rotazione e shift, per op di
trasferimento incondizionato, per op di trasf condizionato, per
controllo cicli, per caricare indirizzi) \ interrupt, evento che
interrompe il normale funzionmento della cpu, che esegue la
gestione routine dell’interrupt: interrupt handler, al suo termine la
cpu riprende l’esecuzione del programma interrotto, la presenza
dell’interrupt è identificata al fine di ogni ciclo macchina
INDIRIZZAMENTO) modalità con cui cpu consente di accedere a un
dato o istruzione, in un registro o ram. \ si basa su : base address
(indirizzo cella iniziale da cui presi dati e istr da elaborare, il base
address contenuto in base register), offset (distanza da sommare al
base address per puntare istruzione o dato da elaborare, presenza
registri index per contenere offset), displacemente (ulteriore
spostamento rispetto a base e offset per puntare a dato o istr utile,
esplicito) \ metodi indirizzamento : immediato (dato
nell’istruzione), diretto (indirizzo memoria o registro del dato
nell’istruzione ), indiretto (indirizzo di mem o registro contenente
indirizzo memoria (non reg) del dato)
SEGNALI) analogici e digitali \ analogici (assumono qualsiasi valore
all’interno di un intervallo senza continuità, può essere periodico
cioè assume valori che si ripetono ciclicamente nel tempo \
ampiezza distanza tra valore medio e massimo\ frequenza numero
di ripetizioni segnale in 1 sec \ fase tempo tra inizio segnale
sinusoidale e tempo preso di riferimento) \ digitali (possono
assumere un numero limitato di valori discreti \ transizione da un
valore all’altro in modo istantaneo \ rappresentato con onda
rettangolare)
MULTIPLEXING CANALE) è la tecnica che consente di dividere un
mezzo fisico in + canali \ canali logici (+ percorsi utilizzando stesso
mezzo fisico), fisici (+ percorsi mezzi fisici diversi) \ TDM (time
division multiplexing, suddivide frame in slot e assegna un disp di
input a ognuno) \ FDM (suddivisione canale in sottocanali, che
lavorano a frequenze diverse) \ WDM (tecnica implementata nella
fibra ottica, su singola fibra 80 160 canali logici differenziati dalla
lunghezza d’onda)

CODIFICA DI LINEA) conversione dati in segnali elettrici, permette di

mantenere il sincronismo trasmettitore ricevitore \ NRZ (not return
to zero, valore alto 1 valore basso 0, problema difficoltà a mantenere
il sincronismo con file di 1 o 0) \ RZ (return to zero, porta il segnale a
0 ogni semiperiodo, risolve problema di file di 1) \ MANCHESTER
(garantisce transizione x ogni bit, combina segnale clock
trasmettitore e segnale dati, risolve problemi di file di 1 e 0 perché ci
sono continue transizioni, vantaggio permette la violazione cod 1100
es fine trasmissione, svant doppio dei valori trasferiti, doppia banda
usata) \ DIFFERENTIAL MANCHESTER (transizione per codificare
dato all’inizio del periodo, serve segnale riferimento iniziale)

CARATTERISTICHE TRASMISSIONI DATI) direzione: simplex (segnali

in una direzione es megafono) half duplex (segnali in due direzione
uno per volta es walkie talkie) full duplex (due direzioni
contemporaneamente es telefonate, più veloce ed efficacie) \
numero nodi trasmettitori e ricevitori (point-to-point, due nodi un
trasm un ric \ point to multipoint, un trasm molti ric può essere
broadcat se un trasm e molti ric sconosciuti, nessun controllo se il
segnale può essere usato dal ric, oppure multicast un trasm invia
segnali a ric definiti) \ velocità trasmissione, bit x secondo bps ,
concetti che variano a seconda del mezzo fisico usato (throughput,
quantità dati reale nel canale in un tempo , x capire traffico di rete \
bandwidth, larghezza banda, quantità dati massima teorica che può
fluire in un canale in un tempo)

LINGUAGGIO MACCHINA) insieme istruzioni macchina che cpu

comprende e esegue, rappresentato come sequenza di bit
formattata in campi \ formato campi varia in base all’architettura \
ogni istruzione ha i campi x opcode e opernadi o loro indirizzi \
retrocompatibilità, tecnica che mantiene possibilità di far
comprendere a moderne cpu istruzioni obsolete velocemente e di
comprenderne di + nuove\ tipi architetture (1 operando, opcode e
operando o suo indirizzo, vant molti bit x l’operando o ind, svant
predisposizione iniziale del secondo operando dell’operazione in un
registro di lavoro \ 2 operandi, opcode oper1/ris oper2, risultato
contiene prima il primo oper poi il risultato finale, vant consente
elaborazione immediata dei due operandi, bit a disposizione
abbastanza x indirizzi, svant si deve salvare il primo operando se si
vuole riutilizzare \ 3 operandi, opcode ris oper1 oper2 , vant
operandi e risultato espliciti, svant numero bit x indirizzi oper e ris
limitato)