Documenti di Didattica
Documenti di Professioni
Documenti di Cultura
2001/02
V I+
V I+
V U+
V I-
V U-
VU
V Ia singola uscita
(single ended output)
a doppia uscita
(fully differential)
Vid = V I+
V I+ + V I
Vic =
2
V I
Per lamplificatore a doppia uscita vengono definite anche una tensione di uscita di modo
differenziale Vud e di modo comune Vuc
Vud = VU+
VU+ + VU
Vuc =
2
VU
In molti casi si omette il pedice i che indica le tensioni di ingresso che diventano semplicemente Vd e
Vc.
Amplificazioni: Si definiscono 2 amplificazioni per lamplificatore a singola uscita e 4
amplificazioni per il fully differential.
Nel caso di amplificatore a singola uscita si ha lamplificazione differenziale (Ad) e di modo comune
(Ac) che si definiscono come:
Ad =
VU
Vid
Ac =
Vic =0
VU
Vic V
CMRR =
id = 0
Ad
Ac
Add =
Vud
Vid
Acc =
Vuc
Vic
Acd =
Vud
Vic
Adc
Vuc
Vid
CMRR =
Add
Acd
rappresentano la risposta del segnale di modo comune di uscita rispetto al modo comune e
differenziale in ingresso. Queste amplificazioni non sono particolarmente dannose in quanto si
traducono in segnale di modo comune in uscita che di solito viene bloccato dagli stadi successivi o
dallutilizzatore. Si richiede comunque che il modo comune in uscita si mantenga sempre a livelli
sufficientemente bassi da ridurre significativamente la dinamica dei due segnali di uscita.
Lamplificazione Acd, invece deve essere minimizzata in quanto rappresenta la risposta del segnale
utile in uscita (differenziale) rispetto al segnale di disturbo in ingresso (modo comune).
Circuito equivalente di ingresso.
V I+
Z IS2
V io
Z ID
Z IS1
I B1
I B2
PGB
Ad ( f ) = min Ad (0 ) ,
f w
ID1
ID2
M1
V1
M2
V2
I0
VSS
Figura 4.2.1
Il circuito ripartisce la corrente I0 nelle due componenti ID1 e ID2. Quando la tensione di modo
differenza Vd=V1-V2 nulla, I0 si divide in parti uguali tra ID1 e ID2. Per VD che cresce
progressivamente assumendo valori positivi (V1>V2) la percentuale di I0 che finisce in ID1 diventa
sempre pi grande a scapito di ID2. Per Vd negative succede lesatto opposto. Ci poniamo ora
lobiettivo di valutare quantitativamente la relazione tra le correnti ID1 e ID2 e la tensione Vd.
Calcolo delle correnti di drain in funzione della tensione differenziale di ingresso.
Ipotesi:
I transistori lavorano in zona di saturazione.
Si pu trascurare leffetto della VDS sulle ID. Perch ci sia garantito sufficiente che le VDS
siano uguali per Vd=0 e che le variazioni causate dallapplicazione di Vd siano pi piccole o al
limite dello stesso ordine di grandezza delle rispettive variazioni delle VGS.
Le variazioni delle tensioni di source non producono variazioni della corrente di polarizzazione
I0. Dato che che tale corrente prodotta da uno specchio di corrente, ci consiste nel considerare
infinita la resistenza di uscita dello specchio stesso.
I due transistori sono identici.
Con queste ipotesi possiamo scrivere:
2 I D1
Vt 2
2I D2
(4.2.1)
Vd =
2 I D1
2I D2
I D1 I D 2 )
La dipendenza delle correnti dalla tensione differenziale pu essere ottenuta risolvendo questa
equazione con il vincolo ID1+ID2=I0. Si procede elevando al quadrato ambo i membri e si ottiene:
4
Vd2
= I D1 + I D 2 2 I D1 I D 2
Elevando al quadrato abbiamo perso la seguente informazione che pertanto deve essere annotata per
essere richiamata alla fine del calcolo:
Condizione 1: se Vd>0 allora ID1 > ID2.
A questo punto occorre osservare che ID1+ID2=I0. Sostituendo si ottiene:
Vd2
I 0 = 2 I D1 I D 2
Si procede elevando ancora al quadrato ma occorre ancora osservare che, essendo la radice quadrata
positiva per definizione dovr essere rispettata la condizione:
Condizione 2: V 2
d
I0 < 0
2I0
< Vd <
2I0
Questa condizione impone un limite inferiore e superiore alla tensione differenziale di ingresso
affinch lequazione abbia un risultato. Vedremo che a questo limite analitico corrisponde un ben
preciso limite fisico.
Procedendo con lelevazione al quadrato e considerando che ID2=I0-ID1 si ottiene lequazione:
1
I D2 1 I 0 I D1 + Vd2 I 0 = 0
4 2
I D1 =
4I0
I0
Vd
Vd2
2
4
Lambiguit sul segno della radice si risolve subito richiamando la condizione che avevamo posto
nelleffettuare la prima operazione di quadratura: siccome per Vd positivi la ID1 deve essere maggiore
di ID2, essa dovr essere anche maggiore di I0/2, altrimenti la somma ID1+ID2 risulterebbe inferiore a
I0. Pertanto nellespressione trovata dovr risultare il segno +. Quindi, otteniamo infine:
I D1 =
I0
4I0
+ Vd
Vd2
2
4
I
V
I D1 = 0 1 + d
2 VMAX
I D2 =
I 0
V
1 d
2 VMAX
I0
4I0
Vd
Vd2
2
4
I D2 =
2I 0
2
si ottengono le formule:
= VMAX
Vd2
2 2
VMAX
Vd2
2
VMAX
(4.2.2)
V
= I0 d
VMAX
Vd2
2 2
VMAX
Nella figura seguente sono mostrate le correnti normalizzate a I0 in funzione della tensione
differenziale di ingresso normalizzata rispetto a Vmax = 2I 0 .
Figura 4.2.2
Queste curve sono state tracciate usando le espressioni ricavate per le ID fermandoci per a Vmax, in
quanto avevamo trovato che la risoluzione era valida solo per -Vmax < Vd < Vmax. Il tratto oltre Vmax
stato ricavato osservando che per Vd=Vmax la ID1 pari a I0 e quindi conduce solo il transistore M1. In
queste condizioni osserviamo che:
VGS1 = Vt +
2I0
(poich I D1 = I 0 )
I D1
I0 1
+ g mVd
2 2
I D2
I0 1
g mVd con g m =
2 2
I 0 = 2 I DQ
dove con IDQ stato indicato il valore di riposo (Vd=0) di ID1 e ID2, pari a I0/2.
6
Si pu osservare che:
un aumento di I0 aumenta la dinamica e contemporaneamente la pendenza nellorigine, ovvero il
guadagno di trasduzione tensione di ingresso - corrente di uscita.
una diminuzione di comporta un analogo aumento di dinamica ma anche una diminuzione del
guadagno.
Per concludere calcoliamo la tensione di source VS dei due MOS M1 e M2. Possiamo scrivere:
V
V
2 I D1
VS = d VGS1 = d Vt
2
2
VS =
Vd
V
2I D2
VGS 2 = d Vt
2
2
2VS = 2Vt
2 I D1
2I D2
1
2
VS = Vt
I D1 + I D 2 )
I0
2
7
4.3
IC1
V1
IC2
Q2
Q1
V2
I0
V EE
La tensione differenziale di ingresso Vd risulta pari a:
I
I
I
I
Vd = VBE1 VBE 2 = VT ln C1 ln C 2 = VT ln C1 S 2
IS2
I C 2 I S1
I S1
(4.3.1)
I
Vd = VT ln C1 I C 2 = I C1e
IC2
V
d
VT
I C1 = I 0
1+ e
V
d
VT
IC2 = I0
V
d
VT
1+ e
V
d
VT
I C1 I C 2 = I 0
1 e
1+ e
V
d
VT
V
d
VT
= I0
e
e
V
d
2VT
V
d
2VT
e
e
Vd
2VT
Vd
2VT
e
+e
V
d
2VT
V
d
2VT
V
= I 0 tanh T
2VT
Landamento delle correnti di collettore e della loro differenza in funzione della Vd mostrato nelle
figure seguenti:
1.0
0.8
IC1
IC2
0.6
IC/I0
0.4
0.2
0.0
-6
-4
-2
Vd/VT
Figura 4.3.1
1.0
(IC1-IC2)/I0
0.5
0.0
-0.5
-1.0
-6
-4
-2
0
Vd/VT
Figura 4.3.2
4.4
VDD
RD1
RD2
M1
M2
r0s
I0
VSS
Figura 4.4.1
Il circuito della figura precedente pu essere utilizzato sia come amplificatore fully differential sia
come amplificatore differenziale con uscita unipolare (single ended). I due casi verranno affrontati
insieme. Come analisi verranno calcolate le amplificazioni relative al funzionamento per piccolo
segnale e si proceder poi al calcolo della tensione di offset. La resistenza r0s rappresenta la resistenza
(differenziale) dello specchio di corrente che polarizza lamplificatore.
IPOTESI DI PARTENZA: in tutte le analisi che seguiranno si considerer che:
RD1 , RD 2 << rd 1 , rd 2
(4.4.1)
Questo comporta che si possa trascurare leffetto delle VDS sulle correnti di drain di M1 e M2.
Amplificazioni.
Tenendo presente lipotesi (4.4.1) si pu subito scrivere:
vu1 = id 1 RD1 ;
v u 2 = i d 2 R D 2 ;
drain, ovvero se RD1, RD2 << rd1, rd2, solo sufficiente che siano uguali i due MOSFET, in quanto
quello che accade sul drain non influenza la corrente di drain e quindi la tensione sul source.
Quindi le variazioni delle correnti di drain saranno date da:
id 1 = g m
vd
v
, id 2 = g m d
2
2
Quando viene applicato un segnale di modo comune vc con segnale di modo differenziale vd nullo
le VGS di M1 e M2 sono uguali (VGS1=VGS2). Quindi se M1=M2 le correnti ID1 e ID2 rimarranno
uguali, a prescindere dal segnale vc. Senza commettere un grande errore si pu considerare che
anche le variazioni delle VGS siano nulle. Infatti, se le VGS variassero molto entrambe le correnti
ID1 e ID2 subirebbero grandi variazioni e, dovendo valere sempre ID1=ID2 (solo perch vd=0,
altrimenti ci non pi vero), anche la loro somma avrebbe grandi variazioni. Ma ci non
possibile, perch la somma ID1+ID2 fissata da uno specchio di corrente caratterizzato da
unelevata resistenza di uscita. Quindi essendo trascurabili le variazioni delle VGS si ha:
v s = vc v gs vc
is = id 1 + id 2
vc
r0 s
Ad =
vu1
vd v
gm
RD1
2
=0
2) Amplificazione di modo comune: indicando come pi sopra con is la somma delle variazioni di ID1
e ID2, dovendo queste due ultime rimanere uguali, si avr: id1=id2=is/2. Pertanto:
Ac =
3)
vu1
vc v
= i d 1 R D1
d
=0
i
R
1
1
= s RD1 = D1
vc
2
vc
2 r0 s
CMRR = g m r0 s
Add =
vud
vd
=
vc =0
gm
( RD 2 + RD1 )
2
Acd =
vud
vc
= (id 2 RD 2 id 1 RD1 )
vd = 0
i
1 is
1 R R D1
= RD 2 s RD1 = D 2
2
2 r0 s
vc 2
vc
Quindi lamplificazione di modo comune tanto pi bassa quanto pi piccolo lerrore di matching
sulle resistenze. In realt nellanalisi precedente si sono considerati uguali i due transistori M1 e M2.
Se essi sono diversi si ha anche differenza tra id1 e id2, ovvero id1/id2=gm1/gm1 quindi il quadro
sarebbe ulteriormente peggiorato. Nel calcolo del CMRR considereremo comunque per semplicit
M1=M2.
3)
CMRR =
Add RD1 + RD 2
=
g m r0 s
Acd RD 2 RD1
11
Considerazioni sugli amplificatori a carichi resistivi. Gli amplificatori a carichi resistivi trovano
poche applicazioni in campo integrato. Questo particolarmente vero per lamplificatore con uscita
single-ended, in quanto il suo CMRR troppo ridotto e troppo dipendente dalla resistenza di uscita
dello specchio di polarizzazione. In ogni caso le amplificazioni raggiungibili sono piccole in quanto
le resistenze di carico non possono essere fatte troppo grandi, a causa della caduta di tensione statica
ai loro capi. Infatti, se facciamo riferimento allamplificazione del fully differential (ma lo stesso vale
per il single ended, a parte un fattore ):
Add = g m RD = g m
VRD
ID
dove con VRD si indicata la caduta di tensione sulle RD (supposte uguali, in assenza di errori di
matching). Facendo riferimento allespressione di gm/ID indicata nel capitolo II si ha:
Add = 2
VRD
VGS Vt
Ora, siccome per ovvi motivi VRD non pu essere pi grande di VDD-VSS, ed anzi, per avere una
dinamica di uscita accettabile possiamo considerare che VRD sia dellordine di (VDD-VSS)/2, il
guadagno massimo risulta essere dellordine di:
max ( Add )
VDD VSS
VGS Vt
Si comprende come, non potendo VGS-Vt scendere sotto il centinaio di mV per mantenere i MOSFET
in forte inversione, il guadagno massimo ottenibile sia molto ridotto. In pratica, con il continuo
abbassarsi delle tensioni di alimentazione esso si riduce a qualche decina.
Tensione di offset.
Per il calcolo della tensione di offset si prender in considerazione lamplificatore fully differential.
Infatti, come vedremo, in questo caso contribuiranno a generare la tensione di offset solo degli errori
di matching. Si pu dimostrare che nel caso single-ended la tensione di offset dipende soprattutto da
errori sul valore nominale che, come noto, sono molto pi grandi di quelli di matching. Questo
costituisce un ulteriore svantaggio di usare amplificatori a carichi resistivi quando serve unuscita
single-ended.
La tensione di offset Vio, la tensione differenziale che occorre applicare per avere uscita VUd nulla,
ovvero per avere:
(4.4.2)
I D1RD1 = I D 2 RD 2
Si ha quindi:
La tensione di offset si pu considerare come lerrore di matching che si ha tra le VGS di M1 e M2 nel
momento in cui realizzata la (4.4.2). Se scriviamo la VGS come la somma di due grandezze:
1
VGS = G A + GB
si ha:
2I D
con : G A = Vt , GB =
= 2 I D2 2
Vio = VGS = G A + GB
12
G B = GB
1 I D 1 1 2 I D I D
G B
= G B
GB
2
I
2
2
I
Per ottenere questa espressione stata utilizzata lequazione (2.3.5). A questo punto possiamo
ricavare ID/ID in funzione dellerrore di matching sulle resistenze, sfruttando la (4.4.2), in quanto
proprio la differenza tra le due resistenze a far s che le due correnti di drain debbano essere diverse.
Se creiamo la variabile Z=IDRD, osserviamo che la (4.4.2) significa che, per Vd=Vio, Z deve avere un
errore di matching DZ=0. Ovvero:
0 = Z = Z
I
RD
I D
R
Z
= RD I D D +
= D
Z
RD
ID
RD
ID
Vio = Vt +
VGS Vt
2
R D
(4.4.3)
Vt = C
1
WL
dove C un coefficiente di proporzionalit fornito nel manuale. Questa formula vale di solito per
lunghezze di canale, L, considerevolmente pi grandi di quelle minime, in quanto gli effetti di canale
corto aumentano notevolmente le cause di errore. Per quanto riguarda il , possiamo osservare che
valendo esso, KnW/L, dove Kn=nCOX, si ha:
K n W L
=
+
Kn
W
L
In entrambi i casi evidente la necessit di utilizzare transistori di grandi dimensioni per ridurre
loffset.
Inoltre, per minimizzare la componente proporzionale a VGS-Vt nella (4.4.3) conviene dimensionare il
circuito e scegliere il punto di lavoro in modo che tale quantit sia minima (senza scendere sotto i
soliti 100 mV per i soliti problemi di debole inversione).
13
VCC
Rc1
Rc2
Q1
Q2
r0s
I0
VEE
Figura 4.4.2
Add = g m RC = g m
VRC
IC
dove si considerato per semplicit RC1=RC2=RC , e VRC la caduta statica sulle RC. Ricordando che
gm=IC/VT, con VT=kT/q, e che, come per il caso a MOSFET, VRC sar al massimo dellordine di
(VCC-VEE)/2, si ha:
max ( Add ) =
VCC VEE
2VT
Anche qui i guadagni che si possono ottenere, specie con tensioni di alimentazioni basse non sono
molto elevati, tuttavia essendo 2VT dellordine di 50 mV si ha almeno un fattore 2 di vantaggio
rispetto al caso a MOSFET. Un altro vantaggio di questo tipo di amplificatore rispetto al
corrispondente a MOSFET dato dal fatto che il guadagno dipende linearmente dalla I0 (perch cos
fa il gm) e quindi lamplificatore si presta ad essere usato come moltiplicatore. Dal punto di vista
delluso come amplificatore differenziale integrato (solo fully differential) vi un ulteriore vantaggio
dovuto al buon comportamento nei confronti della tensione di offset, come si vedr nel prossimo
paragrafo.
14
Tensione di offset.
Ripetendo le considerazioni fatte per lamplificatore a MOSFET, si arriva allespressione:
I
Vio = VT ln C
IS
I
I
Vio = VT C S
IS
IC
R
I
Vio = VT C S
IS
RC
(4.4.4)
Per quanto riguarda il contributo dovuto allerrore di matching sulla RC, vale quanto visto per il
MOSFET, ovvero si rimanda al paragrafo 2.3, dove viene trattato come esempio lerrore relativo
sulla resistenza. Riguardo allerrore sulla corrente di saturazione, essendo essa esprimibile come
IS=JSAE, dove JS dipende solo dai parametri fisici del processo, mentre AE larea di emettitore, si
ha:
I S AE J S
=
+
IS
AE
JS
Nel manuale di processo viene in genere fornita unindicazione chiamata VBE (o, talvolta VBE).
Questa la deviazione standard della differenza di VBE di due BJT identici e polarizzati con la stessa
corrente. La VBE data dalla (4.4.4) per RC/RC=0. Quindi consente di trovare subito la IS/IS in
quanto:
I S VBE
=
IS
VT
La VBE viene data per transistori che superino una certa dimensione (per esempio abbiano
area>10), per i quali il termine di errore geometrico (ovvero relativo ad AE) nella IS sia trascurabile
rispetto al termine di errore su JS.
Deriva della tensione di offset.
Derivando la (4.4.4) rispetto alla temperatura e considerando che gli errori relativi IS/IS e RC/RC,
non dipendono dalla temperatura (poich sono rapporti in cui il denominatore e il numeratore variano
ugualmente con la temperatura) si ottiene:
dVio k RC I S 1 kT RC I S Vio
=
=
=
dT
q RC
I S T q RC
IS T
15
Lequazione precedente indica che se nota la tensione di offset nota anche la deriva termica della
stessa. In particolare, se un amplificatore non presenta offset, esso, almeno in prima approssimazione
non presenta deriva. In pratica loffset pu essere annullato aggiustando opportunamente i resistori
RC1 e RC2, per esempio mediante laser trimming, ovvero introducendo nella (4.4.4) un termine
RC/RC=-IS/IS. Lamplificatore a carichi resistivi presenta il vantaggio che se si annulla loffset
anche la deriva risulta annullata. Per questo motivo lamplificatore fully differential a carichi resistivi
e transistori bipolari usato come primo stadio in amplificatori operazioni a bassissimo offset (per
esempio lamplificatore OP07 della Analog Devices). Laggiustamento delle resistenze mediante
inserimento di resistenze variabili esterne non altrettanto efficace in quanto queste ultime
presenterebbero un coefficiente di temperatura diverso da quello delle resistenze integrate e, inoltre,
anche una temperatura diversa da quella del chip e pertanto RC/RC non sarebbe pi indipendente
dalla temperatura.
Correnti di polarizzazione e corrente di offset.
A differenza dello schema a MOSFET, lamplificatore a BJT necessita di correnti di polarizzazione
IB1 e IB2 che devono essere fornite dalle sorgenti connesse in ingresso. Ci comporta che se i
generatori V1 e V2 non sono ideali come si supposto finora ma hanno resistenze interne
rispettivamente R1 e R2, la tensione differenziale Vd che entra effettivamente in ingresso
allamplificatore non pari a V1-V2, come si vorrebbe, ma vale:
Vd = V1 V2 + ( I B 2 R2 I B1 R1 )
Di solito R2 1, pertanto anche se fosse IB1=IB2 lerrore non sarebbe nullo. Nella maggioranza dei
casi occorre cercare di tenere basso il valore delle IB, che nello schema di Figura 4.4.2 dato da:
I
IB = C
I metodi per ottenere ci sono i seguenti:
Ridurre la IC compatibilmente con la banda e la velocit di risposta.
Usare configurazioni di Darlington con facendo per attenzione che dei due transistori della
coppia, quello di ingresso viene ad avere una piccola IC di riposo e quindi il suo pu diventare
tanto basso da vanificare i vantaggi.
Usare transistori superbeta per Q1 e Q1, se presenti nella tecnologia adottata.
Adottare tecniche di cancellazione delle correnti di base.
In alcuni casi si riesce a garantire che R1=R2. Allora lerrore introdotto dalle correnti di
polarizzazione proporzionale al termine IB1-IB2=Iio=corrente di offset. La Iio risulta pari a:
I
I
I io = C1 C 2
2 Vu = 0
1
Al solito si pu notare come la corrente di offset sia data dallerrore di matching di una quantit
G=IC/. Si ha pertanto:
I
I
G
I C I C
=
= I B C
I io = G = G
= G C
G
IC
IC
IC
Ricordando che per tensione di uscita nulla IC/IC=-RC/RC, si arriva allespressione finale:
R
I io = I B C
RC
16