IL CONTROLLO DI QUALITA' IN UN IMPIANTO DIGITALE di D. Strachan e R. Conrod (Leitch) Tratto da SMPTE Journal - July '95 Trad. R.

Pellacani

Nella connessione digitale tra due apparati la discontinuit di impedenza causer riflessioni che provocheranno una distorsione degli impulsi. Questo avr come risultato un errone in bit nel segnale ricevuto. Per esempio la discontinuit potrebbe essere provocata da un cavo che stato calpestato pesantemente da qualcuno.

Collegamento seriale

Attrezzatura Sorgente

Attrezzatura di test

Evitare discontinuit d'impedenza Figura 1

Sino ad ora tutti i connettori BNC sono stati ad impedenza 50 ohm; tuttavia il cavo coassiale a 75 ohm. Questo sembra essere una incongruenza ma alle frequenze richieste dal sistema analogico questo non provoca problemi. Ma cosa accade alle alte frequenze usate dai sistemi digitali? Quando fu sviluppato il sistema digitale seriale vi furono discussioni se dovessero essere usati o meno connettori a 75 ohm in quanto il segnale digitale seriale richiede una larghezza di banda molto alta. Furono eseguiti test che provarono che a casa della relativa corta lunghezza del connettore a 50 ohm la discontinuit di impedenza risultava irrilevante in quanto il segnale va verso l'ingresso di una macchina a 75 ohm (Fig. 2).

Connettore a 50 ohm

Impedenza 75 ohm

Sezione di ingresso

Ricevitore seriale Scheda su circuito stampato

Figura 2

Sino a quando la perdita tra in/out delle attrezzature rimane al di sotto di 15 dB come evidenziato dalla SMPTE 259M non vi saranno problemi nel connettere attrezzature usando connettori BNC a 50 ohm (Fig. 3).

Collegamento seriale

Attrezzatura Sorgente

Attrezzatura di test

Massimalizzare la perdita di ritorno all'uscita

Massimalizzare la perdita di ritorno all'ingresso

Figura 3

La perdita sul ritorno Accertatevi circa le specifiche sulla perdita di ritorno dell'attrezzatura che intendete utilizzare. E' possibile usare i cavi esistenti in un impianto digitale sino a che sono tenuti presenti gli argomenti detti prima (Fig. 4).

Ipedenza 75 ohm Cavo coassiale a 75 ohm

Connettore a 50 ohm

Figura 4

Le jacchiere rappresentano un altro argomento. E' importante che esse consentano il transito dell'alta banda del segnale seriale per cui controllate la banda e la perdita di ritorno sulle jacchiere prima di utilizzarle in un impianto digitale. L'effetto Cliff rivisitato. L'effetto Cliff un problema se si utilizzano cavi lunghi. Il segnale puo' apparire perfetto ma potrebbe sedersi su una soglia ove se viene aggiunto cavo mettendo a patch un segnale apparir un bit error nell'immagine. Indicare la lunghezza del cavo sul patch aiuter a seguire e tracciare i problemi causati da lunghi percorsi di cavo. A cosa assomiglia un segnale digitale seriale? Di certo desideriamo vedere il segnale digitale seriale e valutarlo quando esistono problemi. Il trasmettitore seriale all'uscita di una macchina produce una cascata di dati ad onde quadre con voltaggio picco-picco di 800 mV +/- 10%. Siccome il segnale contiene componenti ad alta frequenza l'oscilloscopio per vedere e misurare questi segnali deve avere una larghezza di banda di 500MHz o 1 GHz. Se il segnale viene connesso a un oscilloscopio terminato a 75 ohm e triggherato in modo che gli impulsi si sovrappongano l'un l'altro la forma d'onda risultante viene chiamata "eye pattern" (forma ad occhio). Gli impulsi a forma d'onda quadra risulteranno arrotondati anche dopo un piccolo tratto di cavo. Dopo un percorso di 100 mt. di cavo gli impulsi saranno distorti e attenuati dal cavo . Lo "eye pattern" ora mostrer una forma che tende a chiudersi. Dopo 200 mt. di cavo presente un livello del segnale di 300mV e non esiste pi una forma riconoscibile di "eye pattern". Lo "eye pattern" completamente scomparso

La distorsione degli impulsi tale che praticamente non riconoscibile pi nulla osservando il segnale ma , e questa una cosa estremamente divertente, continueremo ad avere una splendida immagine. Ovviamente osserveremo il segnale su un oscilloscopio ricordando che non potremo dire nulla sino a che non osserveremo un segnale di test. Il segnale seriale sar sempre e comunque una cascata di dati digitali (non una immagine). Il jitter in ambiente digitale. Il jitter un'errore nella posizione degli impulsi nella cascata dei dati digitali (Fig. 7).

Impulso senza jitter

Impulso con jitter

Figura 7

Il misurare il jitter in ambiente digitale e ottenere risultati oggettivi difficile. In ambiente digitale il jitter non rappresenta un problema sino a che l'errore alla transizione di tempo diventa pi grande della met del periodo di clock. Quando accade ci il segnale diventa piuttosto cattivo. Noi chiamiamo questo "errore di simbolo". Una piccola quantit di jitter pu essere tollerata in ambiente digitale in quanto non produce problemi rilevanti. E' tuttavia importante eliminare il jitter prima che il segnale venga convertito verso un ambiente analogico ove noi siamo sempre molto attenti ad osservare la presenza di jitter. Senza che il jitter venga bufferizzato (rimosso) prima che il segnale venga codificato esso verr trasferito come un jitteramento della fase del croma in ambiente analogico. Esistono due forme di jitter : il jitter alle basse e alle alte frequenze. Il jitter alle alte frequenze viene rimosso da un reclocking all'ingresso (Fig.8).

Segnale con jitter a bassa e alta freq.

Auto EQ

Re slice

Segnale con jitter solo a bassa freq.

PLL

Jitter ad alta frequenza

jitter a bassa frequenza

Figura 8

Siccome gli ingressi con reclocking sono usati frequentemente in ambiente digitale il jitter alle alte frequenze tipicamente un non-problema. Il "phase lock loop" (l'anello agganciato in fase) PLL si "sposta" con il jitter a bassa frequenza e permette al jitter a bassa frequenza di passare. Il jitter proviene da molti posti: attrezzature di sorgente o processo, un jitter di reference (se la macchina genloccata) o una circuitazione povera per genlock in una macchina digitale. Assumendo che gli stadi di reclocking si prenderanno cura del jitter alle alte frequenze cosa potremo fare per il jitter alla bassa frequenza? Quando si codificher il segnale in D-1 sia NTSC che PAL si raccomanda un buffer di timing che rimuover il jitter durante il processo di sincronizzazione (Fig. 9).

Segnale seriale con jitter Segnale esente da jitter Auto EQ Re slice De serializz. Timing Buffer Serioalize

PLL

/10

Genlock

Reference analogico

Figura 9

Il controllo dell'interfaccia digitale (SDI). Un sistema seriale digitale ben costruito ha veramente pochi problemi ma necessario disporre di un metodo perl'identificazione di errori e poter sempre "stressare" il sistema per identificare possibili perdite a rischio. E' possibile creare "scenari di caso disperato" variando i livelli e spostando i tempi di salita del segnale digitale seriale o aggiungendo jitter con un "generatore di jitter". E' stato sviluppato un segnale di test chiamato Patological Error Sequence conosciuto come SDI Chek Field per stressare il ricevitore seriale di un sistema (Fig. 10).

periodo a 19 bit Fields alternati periodo a 1 bit periodo a 1 bit

periodo a 19 bit

periodo a 20 bit periodo a 20 bit Fields alternati

FIGURA 10

Questa sequenza viene mandata casualmente dal generatore di test e mandata alla macchina o pezzo di circuito in test. Se la macchina o il circuito non riesce a gestire la sequenza si otterranno bit errors. Questo apparir come pixel error e possibili "tearing" nell'immagine. (strappi). Il bit error generer anomalie simili al drop-out dei nastri. Alcuni chiamano questo fenomeno "The zits". Per stressare l'autoequalizzatore in un sistema noi mandiamo una forma d'onda digitale con periodi di 19 bits a stato on e uno a stato off. Il reciproco (1 bit per periodo a on e 19 a off) viene mandato a fields alternati. Questo provoca un segnale con una componente a bassa frequenza. Questa sequenza determina se l'autoequalizzatore ha sufficiente margine e se il controllo automatico di guadagno (AGC) funziona in modo adeguato. Il ricevitore ora sta osservando un segnale con un contenuto di 0V DC. Una ulteriore sequenza mandata casualmente di 20 bit per periodo a stato off e alternativamente a stato on a field alternati. Questa sequenza stressa il PLL. Ricordare che i dati sono scramblerati alla fine della codifica per fornire molte transizioni del segnale per una piu' facile ricostruzione del clock. Questa sequenza fornisce un segnale che non contiene molte transizioni. L'immagine mostrer bit errors se la ricostruzione del segnale in queste condizioni di stress non perfetta. L'unico problema con questo tipo di test che le macchine devono essere "fuori servizio" per poter eseguire il test e pertanto ci si aspetta che venga sviluppato un sistema per eseguire test sotto stress in condizioni di esercizio. Conclusioni. I sistemi digitali forniscono prestazioni superiori rispetto a sistemi analogici ma si incontreranno nuovi problemi. Per questi sistemi servono nuovi sistemi di test.