Cognome……………. ……………….. Nome……………………………..

Architettura degli Elaboratori

Classe 3 – Prof.ssa Anselmo

Seconda prova intercorso del 19 Dicembre 2013

Attenzione:

Inserire i propri dati nell’apposito spazio sottostante e in testa a questa pagina.

Preparare un documento di identità.
Non voltare la pagina finché non sarà dato il via.
Dal via avrete 60 minuti di tempo per rispondere alle domande.

La prova consta di 12 domande a risposta multipla e 3 domande aperte, per un totale di 100 punti al
massimo.
Per le domande a risposta multipla occorre rispondere inserendo la lettera scelta nell’apposito
quadratino accanto al numero della domanda (o in quadratino da voi disegnato accanto se non
fosse chiaro altrimenti) e inoltre:
ogni risposta esatta vale 3 punti;
ogni risposta errata vale 1 punto;
ogni domanda lasciata in bianco vale 0 punti.
Le 3 domande aperte valgono in tutto al massimo 64 punti.
La prova è valida se si totalizzano almeno 35/100 punti di cui almeno 10 punti nelle domande a
risposta multipla.
Gli appunti e i calcoli vanno scritti negli spazi vuoti delle prossime pagine.

voto/36 voto/64 voto/100

Potete indicare con una crocetta una eventuale preferenza per il periodo dell’esame orale (gli
appelli sono il 17/1, 4/2 e 25/2).

7-16 gen 20-31 gen 5-21 feb

COGNOME: …………..........................................

Nome: ………….....................................................

Numero di matricola: ………….............................

 Domande a risposta multipla
1) 1 
Supponendo che il contenuto del registro $t0 sia inizialmente b31 b30 …b2 b1 b0, quale sarà il contenuto del
registro $t1 dopo l’esecuzione delle seguenti istruzioni?
sll $t0,$t0,12
srl $t0,$t0,12
andi $t1,$t0,000FFFFC
A. la stringa 0…0 b19 …b2 00
B. la stringa 0…0 b31 …b14 00
C. la stringa 1…1 b19 …b121…1
D. Nessuna delle risposte precedenti.

2) 2 
Un flip-flop S-R è:
A. Una rete combinatoria con 2 linee di input e 2 di output
B. Una rete sequenziale con 1 linea di input oltre al Clock
C. Un elemento di stato (memoria) il cui output è uguale allo stato interno
D. Nessuna delle risposte precedenti.

3) 3 
Si consideri un flip-flop D con clock. Se al flip-flop viene dato in input D = 1 (clock=1), lo stato assunto dal
flip-flop sarà:
A. 0
B. 1
C. Dipende dallo stato iniziale del flip-flop
D. Nessuna delle risposte precedenti

4) 4 
Un banco di registri (register file) riceve in input:
A. Due numeri di registri di lettura (5 bit ciascuno), il numero di un registro di scrittura (5 bit), un dato
da scrivere (5 bit), un segnale di controllo a 2 bit
B. Due numeri di registri di lettura (5 bit ciascuno), il numero di un registro di scrittura (5 bit), un dato
da scrivere (32 bit), un segnale di controllo a 1 bit
C. Il numero di un registro di lettura (5 bit), il numero di un registro di scrittura (5 bit), un dato da
scrivere (32 bit), un segnale di controllo a 1 bit
D. Nessuna delle risposte precedenti.

5) 5 
Un banco di registri (register file) ha come output:
A. Il dato letto e il dato scritto (entrambi a 32 bit)
B. I due dati letti (entrambi a 32 bit)
C. Il dato letto (32 bit) e un segnale di controllo a 1 bit
D. Nessuna delle risposte precedenti.

6) 6 
Dai 32 bit dell’istruzione prelevata dalla memoria, vengono letti i seguenti campi, per essere inviati al banco
dei registri:
A. [31-26], [25-21] e [20-16]
B. [25-21], [20-16] e [15-11]
C. [20-16], [15-11] e [15-0]
D. Nessuna delle precedenti
7) 7 
Nello schema di implementazione studiata per il processore MIPS, il mutiplexer posto all’ingresso della
ALU permette di scegliere fra:
A. Il secondo dato letto dal banco dei registri e l’estensione del segno dei 16 bit meno significativi
dell’istruzione
B. Il secondo dato scritto nel banco dei registri e l’estensione del segno dei 16 bit più significativi
dell’istruzione
C. Il secondo dato letto dal banco dei registri e l’estensione del segno dei 26 bit meno significativi
dell’istruzione
D. Nessuna delle precedenti

8) 8 
Nella esecuzione di una istruzione sw il segnale di controllo RegWrite:
A. è 1 ed è utile nella fase di scrittura nel register file
B. è 1 ed è utile nella fase di scrittura nella memoria dati
C. è 0 ed evita la scrittura nella memoria dati
D. Nessuna delle precedenti

9) 9 
L’unità di controllo (principale) riceve in input ?
A. il codice operativo dell’istruzione
B. il codice di funzionalità dell’istruzione
C. entrambi i codici
D. Nessuna delle risposte precedenti

10) 10 
Si consideri l’implementazione del processore con pipeline studiata.
Cosa fa l’istruzione lw $s1,12($s2) nello stadio MEM?
A. Scrive il risultato della somma dei contenuti dei registri $s1 e $s2 nella memoria dati
B. Scrive il risultato della somma dei contenuti dei registri $s2 e 12 nel banco registri
C. Preleva il dato dall’indirizzo $s2+12 della memoria dati
D. Nessuna delle risposte precedenti

11) 11 
Nella seguente sequenza di istruzioni per una pipeline a 5 stadi come studiata, vi è:
sub $s0,$t0,$t1
add $t2,$s0,$t3
A. Un (solo) hazard di dati
B. Due hazard di dati
C. Un hazard sul controllo
D. Nessuna delle risposte precedenti

12) 12 
Una memoria cache a mappatura diretta è:
A. Una cache in cui ad ogni locazione della memoria principale corrisponde una ed una sola locazione
di memoria cache
B. Una cache in cui ad ogni locazione di memoria della cache corrisponde una ed una sola locazione
memoria principale
C. Una cache in cui ad ogni locazione della memoria principale corrisponde una ed una sola locazione
di memoria cache e viceversa
D. Nessuna delle risposte precedenti
 Domande a risposta aperta
Domanda 1. (22 punti)
Disegnare lo schema implementativo studiato dell’unità di elaborazione di un processore a singolo
ciclo, che esegua (soltanto) le istruzioni di accesso alla memoria e di tipo R. Non è necessario
disegnare la parte per il prelievo delle istruzioni e l’incremento del program counter (PC).

Domanda 2. (18 punti)

a) Quanti e quali sono gli stadi della pipeline studiata?
b) Spiegare quali operazioni vengono eseguite in ogni stadio.
Domanda 3. (24 punti)

Si consideri una cache a mappatura diretta in cui un indirizzo su 32 bit venga suddiviso nei seguenti
campi:
Tag: [31-10], Indice: [9-4] e Offset: [3-0]
a) Quanti blocchi contiene la cache? Motivare la risposta.

A partire dall’accensione del calcolatore si verifica una sequenza di accessi alla cache con i seguenti
indirizzi. Gli indirizzi sono riferiti al byte.
Indirizzo: 0, 4, 16, 132, 232, 160, 1024
b) Indicare per ogni indirizzo se vi è un hit o una miss, motivando la risposta.