Compito N.

A1 FONDAMENTI DI INFORMATICA - PROVA DI ARCHITETTURE

prova di esame del 5 giugno 2014, durata 90 minuti
————–
N.B. Negli esercizi X indica la cifra meno significativa non nulla del proprio numero di matricola

1) Si consideri una notazione binaria in virgola mobile a 16 bit, con (nell’ordine da sinistra a destra) 1 bit per il segno (0=positivo),
e bit per l’esponente, rappresentato in notazione eccesso 2e−1 , ed i rimanenti bit per la parte frazionaria della mantissa che è
normalizzata tra 1 e 2.
a) Calcolare il minimo valore emin di e che consente di rappresentare i numeri reali con valori assoluti compresi nell’inter-
vallo [10−X9 , 10+X9 ];
b) calcolare l’ordine di grandezza binario e decimale del minimo ed il massimo numero positivo rappresentabili nella
notazione data con e = emin , specificando anche i numerali che li rappresentano;
c) dato il numero k rappresentato in notazione decimale da (1X3X)10 , rappresentare nella notazione data con e = emin il
numero r = k · 2−X0 , esprimendo il risultato come stringa esadecimale;
d) calcolare una stima degli ordini di grandezza binario e decimale dei valori minimo e massimo dell’errore assoluto che si
commette rappresentando nella notazione data un qualsiasi numero compreso nell’intervallo di numeri rappresentabili.
N.B. MOTIVARE LE RISPOSTE ILLUSTRANDO SCHEMATICAMENTE IL PROCEDIMENTO

2) Si consideri una cache associativa ad insiemi ad 8 vie della capacità netta di 4 MB, in un sistema con indirizzi a 32bit e blocchi
di memoria di 128 Byte:
a) determinare la struttura dell’indirizzo e della slot, specificando la dimensione dei vari campi in bit o byte;
b) dati i due byte di indirizzo 5A38B307 e 9XB0B3X9, specificare se i blocchi che li contengono collidono nella stessa slot
oppure no;
c) calcolare il numero di slot in cui entra il blocco al quale appartiene il byte di indirizzo 5FX82X5X, specificando anche la
posizione del byte nel blocco;
d) considerando l’intero spazio di indirizzamento, calcolare quanti sono i blocchi che condividono ciascuna slot della cache.
N.B. MOTIVARE LE RISPOSTE ILLUSTRANDO SCHEMATICAMENTE IL PROCEDIMENTO

3) Con riferimento all’architettura della CPU, indicare quali tra le seguenti affermazioni sono corrette:
A) nella gestione delle cache, la politica write back riduce il numero di scritture a memoria centrale rispetto alla write through
B) la microarchitettura Sandy Bridge (Intel Core) prevede il ritiro delle istruzioni in ordine;
C) una pipeline con n stadi riduce la latenza delle istruzioni per un fattore n;
D) Si dice superscalare un’architettura che prevede una pipeline con un numero di stadi particolarmente alto;
E) l’architettura AMD-64 è compatibile con l’architettura IA-64 Itanium;
F) nella microarchitettura Sandy Bridge (Intel Core) più microoperazioni originate dalla stessa istruzione possono essere
eseguite in parallelo;
G) in una cache associativa ad insiemi un dato blocco entra sempre nella stessa slot;
4) Con riferimento ai bus ed alla gestione dell’I/O, alle trap ed alle interruzioni, indicare quali tra le seguenti affermazioni sono
corrette:
A) le trap sono asincrone rispetto al processo di elaborazione;
B) la gestione dell’I/O programmato comporta il busy waiting;
C) nel bus PCI ogni dispositivo ha un canale di comunicazione dedicato;
D) un bus seriale che lavora a 3 GHz ha una banda inferiore ad uno parallelo con 32 linee che lavora a 100 MHz;
E) nella gestione delle interruzioni il Program Counter viene salvato sullo stack da un’apposita routine software;
F) un bus parallelo con 32 linee dati che lavora a 200 MHz ha una banda di oltre 1 GB/s;
G) il bus USB2 prevede un’unica linea per le interruzioni, condivisa da tutti i dispositivi;
5) Con riferimento alla logica digitale e alle memorie, indicare quali tra le seguenti affermazioni sono corrette:
A) una coppia di DIMM DDR Dual-Channel a 300 MHz ha una banda complessiva di oltre 8 GB/s
B) per realizzare un decodificatore con dieci ingressi sono necessarie oltre un milione di porte;
C) un circuito sequenziale in grado di contare fino a 1000 deve avere al suo interno almeno 10 flip-flop;
D) è possibile realizzare qualsiasi circuito sequenziale usando solo porte NOR;
E) le memorie statiche sono volatili;
F) una porta XOR quando gli ingressi sono diversi tra loro si comporta come una porta OR;
G) le memorie flash sono un particolare tipo di memorie EEPROM;
6) Con riferimento ai dispositivi di memoria di massa ed ai codici a correzione di errore, indicare quali delle seguenti affermazioni
sono corrette:
A) la configurazione RAID 5 richiede l’uso di dischi sincronizzati;
B) per rilevare errori tripli è sufficiente un codice con distanza di Hamming pari a 4;
C) un disco con velocità di rotazione di 6000 giri/min ha sempre un tempo di accesso medio superiore a 5 ms;
D) una configurazione RAID 5 con 32 dischi ha una capacità netta pari a più del 90% della capacità lorda;
E) i dischi hanno tempi di accesso più lenti rispetto alle memorie centrali per un fattore di oltre un miliardo;
F) UTF8 è un particolare schema di codifica di UNICODE;
G) l’MTBF di un disco misura la quantità di informazioni che il disco è in grado di trasferire nell’unità di tempo;