It microprocessore 8085

1,,. l:t, tli'{i,t:."ll l*î,_;1, f ,,À'$ ffi 'aeY # ry,í h t*

l|!î t;.i{:4 lìtV li:ifdY# ffi f Btrl
NUMERO .
APPROSSTMATO I
ff

L'azienda americana INTEL è conside- ANNO tr^oDEtLo COSTRUITORE PAR.OtA DI TRANSISTOR ;

t*
rata come la scopritrice del mìcropro- t97r 40,0,4 INTEI 4 l.ooo i*
::
:a:,a,a,a,a,a,a,a,a,a,:,..',.,:....

.o<(nro Nl:rnrro nol 1Q7 1 o dnnn nirr 1972 4040 INTET 4 t.soo iff.
* di trent'anni continua a mantenere la r973 8008 INTET 8 2.ooo tf
-- sua leadershrp mondiale, ottenendo 1974 8080 rNTEr;814.sOO
';t.::::::::::::::....::.':':::"',

.:::.:::::::::::..::.:,
9tdt tut )uLLc))t,
,,-rsualita,, fu l,o_
' - Lc
^--^r: -,,--^--t Lo 1976 8085 tNrEt;aizo.ooo
rigine del microprocessore, dato che il 1978
808ó |NTEIiró129.ooo
primo, che si chiamava 4004, nacque | 985
8038ó fNTEt 't 32 i 3oo.ooo
il

come conseguenza di una richresta di

2000
l::::::"_1*l* fNrEri64i42.OOO.OOO
,r,:4,::a,a,a:a,a,a,a, un fabbricante giapponese di calcola-
l:.||l:.Lt'.4
INTEL è stato il pioniere nella scoperta dei modelli di mÌcroprocessore
ìlìllrlllì:riì
llì.liliìiìììì
trici. ll nuovo chip venne inserito nei
ìììlììììììììììì

)).a.:::',a,::,:,
cataloghi commerciali, e la sua pro-
grammabilità interessò tutti i tecnici. Era comincìata 1978 vide la luce il primo microprocessore a 16 bit, il
una rivoluzione che coinvolgeva I'hardware e il softwa- modello 8086. Dopo, nel 1985 costruì il primo micro-
re. ll 4004 era un sempìice microprocessore che lavora- processore a 32 bit, il modello 80386, con i suoi discen-
llitt
denti, i Pentium, che continuano a lavorare ai nostri
.,r. ìì

va a frequenza molto bassa anche a 4 bit.

:ììììììì,ì., ìì,ì'rì'
lspirata dalle applicazioni dei progettisti e dalle loro giorni, come possiamo vedere nella tabella della figura.
nuove esigenze, INTEL progetto un modello migliorato,
t 4040, anch'esso a 4 bit. Nel 1973 fecero il salto di & ffi il Fl$ g€€*ffi i}w & a?4T {.ffi F\à A g} il g- L ; í,!;,* &%
ii::. ; ..
qualità, e fabbricarono il modello B00B che gestiva Ancora oggi possiamo trovare molti progetti con questi
..a.t.t,a:...
parole da 8 bit. vecchi modelli da B bit. Per molti anni è stato il preferi-
7,,'',1,, ' Lo migliorarono con Ia versione 8080, e infine, nel
1976 presentarono il 8085, che è stato considerato uno
to nelle applicazioni industriali, ed è stato il predeces-
sore di trrtti ol, altri nplla finrrr,a si vpdp lo schema a
; -+-^-l-"-l
.:.|::: :: ::.::
......:
)tottuotu '-l^l
ugt- blocchi dell'BOB5, i principali sono:
l'ind ustria per 1'. Unità di controllo, che genera i segnali dr con-
'.:7.::::::::.::..:..::::.:....

a::.:.,.,.,a1:::::::::,:.::.,. SOFTWARE
m^l+^ +ómn^(r,,,Pv. trollo.
Aveva 20.000 2'. Unità logico-aritmetica, che realizza le operazio-
1:,.,1,,.,;,::
g transistor, fun- ni che ìe istruzioni comportano.
zionava a 1 3" Banco dei reoistri
x
V;.
tF'i{:rl
MHz e aveva un 4'. Controllo degli interrupt.
;itììr'.. contenitore con 5'. l/O seriali.
40 pin INTEL
{...
rÉrl,r:ìììììì
;::
I Uunità di controllo riceve il codice delle istruzioni,
ha mantenuto che si scrive nei registri delle ìstruzioni, prima di essere
fino ai nostri interpretato.
grorni un verti- Lo converte in microistruzioni, operazioni elementa-
ginoso trend di ri che si realizzano conformemente ai segnali del bloc-
La combinazione di hardware mig lioramento co temporizzatore e di controllo. La ALU è alimentata
e software stupi i progettisti dell'epoca
in cui apparve il microprocessore.
dei micropro- da due operandi, uno dal registro accumulatore e I'al-
cessori. Nel tro da un registro temporale. ll risultato dell'operazione

ffiffiffiffix w&wwwwwwwwffiffiwww ffi ffi W#'e

Y"'''"*'-",**"'""." nonn drre f r rnzioni differenti multi-
ALIMENTdIONE rNf B RsT 7.5 Rsf 7.5
trlu Rst ó.5 TuP nlov:to nol tomnn Orrectn <innifir:
che, per un certo periodo di tempo,
questi piedini realizzano un compito,
e successivamente ne realizzano un
altro Nella figura si mostra il dia-
gramma dei collegamenti dell'8085 I

piedini dell'8085 possono essere rag-

gruppati in insiemi che realizzano le
ctoscp fr rnzion nel
' '!'
spnr rpntc mndn'
JL9vrl
'
a. Bus degli indrizzi. p edini AO-
A',]5.
b. Bus dei dati: piedini D0-D7.
c. Bus di controllo.
d. Piedini per l'alimentazione.
TEMPORIZZATORE T CONTROUO
e Piedini per la frequenza di fun-
coNRotro sTAto
BUFTER
DÉG! rNDRrZ4 {8} zionamento.
ììrllrììì ììììlliilll liillll[
f . Piedini per l'attenzione di
nterrupt.
i

XI X2 CLKOUT RD WR SO IOIM HTDA RESET OUI BUS DI

DìREZIONE
BUS DI
DIREZIONE/DATI Per il corretto funzionamento,
READY st toro wm
ALE
questo microprocessore ha bisogno
l- +^^.i^^^,.1i ur dilr
-L^te td Lct t)tu|c -li-^^+--i^^^ l-
Itct tLdztur rc, rd
LI
Arch itettu ra i ntern a de I l' B0B 5 tomnor2trrr; di l;rinrn e i r:nna dollo

correnti e delle tensioni in tutti i suoi

si carica nell'accumulatore. ll banco dei rooictri ò rom- piedini, si trovino all'interno dei limiti che stabilisce il
nn<tn di 6 ronictri : R hit rho nnc<.rnn l:rinr:ro rn ann- fa bbricante.
ni: rnmp so foscpro da l6 bit. Inoltre
|\/'q
Lvl

contiene il contatore dr programma, g

d
^L^
Ll lc ^,,^+- -il,i^r;.i--^
PuI Ld dil il tur tLLv dell,istruzione QUARZO o RETE R-C I
XI g

i]
Ix2 3
successiva, eil puntatore dello stack, :
(5TATO RESET) RESET OUT
che punta ala "testa" dello stack, :
{uscrTA DAlr sERrAr.r) soD
dove sono scritti glì induizzi di ritorno
{INGRESSO DATI SERIATI) 5ID
i
del programrra principale, quando si {INTERRUPT NON MASCHERABII.E) TRAP I.ENTE)
t1

tl

fa una chìamata a una subroutine o a i^-"

psT 7.5 I
lì

un interrupt. I

INIERRUPT ( RsT ó.5

rl
i
ai

i
L'8085 dispone di un largo nume- |RST 5.5

ro di interrupt esterni, formati dai INTR

pin: INTR, RST5.5, RST6.5, RSTT 5, e {RrcoNoscrMENTo Dr rNrnl tttra

TRAP Infine. dispone dei piedinì SID ADO

SOD, tramite i quali si possorro

ADI
e
introdrrrre o nrendere informazioni
AD2
1BUS DEI DATI E

DEGU tNDtR|ZZ|) AD3

serialì, bit a bit. -8 AD4

AD5
iislfi*Yf i&l-{.lf fq& ADó
Date le grandi prestazioni e le nume- AD7

rose risorse interne dell'8085, i 40 pin il

il {l{A554 0 V.) Vss

del suo contenitore non sono suffi- I

rionti nar qr rnn.rt2rè tr rtti i <onn:li di
rnnf rnlln norrin mnltì di nrro<ti
YurJrr
<rinl-
rvvl
H';; della piedinatura dell'8085

ffi#ffi ffia ;sffig#tr€#gstrwg"w%,ffiwww,,r& ffi ffil;;lffirìli

 llirilîl

)\.t111$t::::::j
r, rìì llr,
..ììììì.,.......ìì1........12r,,,....
"
MI ìlìtìlìltìtitìta;-:
2
ilillllllllíllllln,ll..
rllllIuttt]lllllllllluutì]ììììì

::11,1111111,.,.,.,.,.,., :: ::

It microprocessore 8086

Nel 1978 INTEL pre-

sento al mondo il pri-
mo mrcroprocessore a
16 bit. Si trattava del
modello 8086 che con-
teneva 29.000 transi-
stor e funzionava a
n: rtiro d: r rn: lron r ron-
za di 5 Mhz, con un Nel 1981 IBM commercializzò il pilmo PC con
un microprocessore B0BB. A parttre da questo momento
consumo di 350 mA a
il mondo sarà inondato da queste macchine.
5 VDC. Nel progetto
dell'8086 si evidenzia-
rono alcune limitazioni, generate dall'interesse del co- che lavorano in
struttore nel mantenere la compatibilita con il software modo asrncro-
sviluppato per l'8085. Per questo venne costruita anche nn nor nttonoro
Arch itettu ra i nterna del I' B0 86.
'la versione B0BB, che si differenziava dalla precedente il massimo ren-
nel bus dei dati esterno da B linee, con il quale si pote- dimento. Uno
vano collegare direttamente tutti i moduli e i dispositivi di questi processori e "l'Unità di lnterfaccia con il Bus",
che lavoravano con questa dimensione dr parola, che chc c incarir:tn ur
ni npnor:ro
YrrrLl
nli inclirizzi di memoria e
erano praticamente tutti queìli del'epoca Quando il trasferrre dati e istruzioni, mentre l'altro chiamato
piu importante produttore di computer al mondo - IBM "Urita di Esecuzione", assolve al compito di ricevere il
- scelse l'8088 per costruire il personal computer o PC, codice delle istruzioni, decodificandole ed eseguendo-
idea che nondo di macchine la faccia della Terra, per le ìl henrn dpi renistri e molîo comnleto e si divide in
INTEL fu come vincere alla lotteria. Da quel momento le quallro sezronr:
vendite dei microprocessori si impennarono, percl-e i PC 1". Registri generali.
crebbero e si diffusero, all'ombra dei nuovi modelli di 2" Reoistri nlnîalori di indirizzi
mrcroprocessori di INTEL. 3'. Registri speciali: Puntatori di lstruzioni (lP) e Re-
ni<trn nli (t:tn
t5 0
(FLAGS).
Internamente l'8086 e aAmn^<in d: r{rro nrr y, JCeS5Ofl, 4" Registri
xló
ognuno coi suoi propri roni<tri o l: 12 56655ir AI |
rLyrJrr I L ru JUU VrvVr lO nLU,
<r | d i qon montn 430

OVERFTOW

INDìRIZZO I
INTERRUPf
\

A<<onnszinne r'let hir del Rani<rro eli \tatn (t I AG\) La memona segmentata
 lronictri nonor:li l: Flag della maschera degli interrupl maschera-
sono 4 da 16 bit biti.
09nuno, e posso- D lndirizzn doll'ocnlnr.-inna doll: r:tan: Ài
xló
430 --y,,,òLtut re ueild LdLet td ut Cafallefl.
no lavorare con B O FI:n di nverflornr del risultato.
bit (AX, BX, CX e Per potenziare la programmazrone strutturata, INTEL
DX). I registri pun- introdusse nel 8086 la memoria divisa in segmenti, che
t:tnri a nrrolli eloi sono pezzi di dimensione varìabile, in cui si depositano
segmenti servono informazioni dello stesso tipo Cosr, abbiamo segmen-
nor inrfirizz ara la ti di codice che contengono solo istruzioni, segmenti
memoria come ve- dei dati e dello stack. ll bus delI'BOB6 ha 20linee con
[ecnica utilizzata nell'8086 per puntare
l'indirizzo a cui accedere in un segmento dremo più avanti. le quali si puo gestire una memoria da 1 Mbyte di ca-
ll registro speciale pacità.
lP punta la me- Questa memoria si divide in segmenti, ai quali bi-
russtMO moria di istruzio- conn: in.lirizzar<i Lr nrroctó
J'. IPor 9usJLv
l: CPI
lo di<nnno
! | UI ul)PUl lE Ul :lr"-
nli ql!U-
n i, in specrf rco ni registri disegmento da 16 bit. ll registro CS sarà in-
W ffi I'tndirizzo delle --"i--+^ vlri VullLolE
LqlllqLv ^,,^+-"^ r^ lo uurL del rLy'
hase urr senmento di COdiCe.
istruzionisucces- Dato che I'indirizzo della memoria è di 20 bit, e ne-
ó4 k MASS|MO
<ivo de a<onrriro rps,s.,arin:mnli:rp i 16 di (-lJrS uyyrur
:nnirrnoond6[=ari r 4Ell oz uE-
Aa
ffi
ó4 k MA5S|MO
ll registro speciale stra, oppure moltiplicando per l6 il valore binario
ffi FLAGS contiene
'16
bit, dei quali 9
rrìntonrrtn in nrrocto roni<trn I ln: vnlt: rho <i nrrnt:
l: h:co del <onmont^ : flrro<tn indirizzn- -,<i aggrunge

sono significativi, un valore di 16 bit che si chiama "spostamento", per

Dato che lo spostamento è a 16 bit, la e funzionano co- dpf inire rnmnlct,amente l'indirizzoa cUi si vuole ac-
lunghezza massima dei segmenLt I-^ rc {t-^. ^ i^,li--
Itd9) u il turLd- cedere.
a rli 6Z kh,tta Pvrrvttv ossere S/lUAll
nn(<nnn wJ.
nella memoria separati
tori di situazioni Nella fintrra e mostrato il modo di ottenere l'indìriz-
fra loro, adiacenti e an(he sovrapposti anomale. Di se- zo della memoria basandosi sul 'egistro segmento (RS)
nrritn no <nionho- e sulìo spostamento. Il valore dello spostamento nel
romn irnmnifi o qonmpntn di rndirp p dato trami'te lP nel seomento del-
la loro distribu- lo stack per SB e nei due possibili segmenti dei dati (DS
zinno ò rinnrt:t: e ES)tramite ilvalore che incorporal'induizzo dell'ope-
nella figura. rando dell'istruzione che si utilrzza.
C: Riporto o
;
carry nel bit
piu significa- L'8086 è incapsulato con 40 pin nella sua versione
tivo. DlP, questa versione ha molti segnali multiplexati
P: Pa rità . npì srroi niodini o :ltri che cambiano f unzione a se-

Diagramma della piedinatura dell'8086

AC: Riporto in- conda se lavorano in "modo minimo" o "modo
termedio nel massimo".
*--**u 4" bit. Se si collega il positivo al pin MN/MX# si fa lavorare
Z'. Flag di risul- l'8086 in modo minimo e se si collega a massa, in mo-

+ffi ;m.." S.
tato
Flag
0.
di se-
do massimo.
ll modo minimo e progettato per sistemi semplici
:' ffi, ,** T:
9no
Trap. Quan-
nei orrali si necessila di rrn solo nrocessore Al contra-
rio, il modo massimo e capace di supportare molte ri-
i "ffi-** i
u
do T=1 r pro- sorse e van processon.
l grammr sl In questo modo si usa un dispositivo speciale deno-
ll rnnfrnllor
r/ lvrr(/urrcr îlai ht rc R)RR ucttcta
nannrt rì )cgrtatl
caanttì eseguono minato "controller del bus" (B2BB) che genera tutti i

del bus di controllo quando il modello " istruzione a segnali di controllo sulla base di S0, S1 e 52, come ri-
8086 funziona in modo mdsstmo. h^.+1+^ {i^,,.-
istruzione". PWr LO LU I^^ll.
rEilO rVU r C.

::í .:*iLt;;i' tt::::,,'.tt'.t11l1tgl,:));|t1ll,1i,)1:.,lt.i:.*r,ia:::"*; ,il;|l,111,1,1,)):: ,::::l;::),:.

 t:aa,:

::::::::::::\:1:
ulutíìììììììì

.
Ml 03

' ,à{';:
ìtììììtìììiilllÌltitlllltu,rt

La grande famigtia X86

'ft --.-
discendente di tutti i modelli della famiglia xB6. Per que-
Da quando nel 198'l IBM scelse il microprocessore tipo sto ogni volta che esce sul mercato un nuovo modello si
8086 per fabbricare il PC, partr una feroce lotta fra i puo migrare ad esso, mantenendo valido tutto il softwa-
produttori dr microprocessori, per produrre modelli con re sviluppato per i precedenti.
maggior rendimento. Ci furono altre ditte come APPLE, Questa politrca permette ai clienti di INTEL di mante-
che scelsero differenti microorocessori oer costruire i nere tutti i programmi che si stanno utilizzando, quando
loro personal computer. Negli anni '80 del secolo scor- si aggiorna una nuova macchina come un microproces-
so, il colosso N/OTOROLA seguendo una filosofia com- sore recente. f80286 aveva migliorato alcune cose
:,1ììììì
pletamente nuova, progetto il microprocessore 68000, dell'8086: aumento la capacità di memoria, dato che da
un paradigma di perfezione in hardware e software. 20 linee del bus degli indirizzisi passo a 24, venne intro-
INTEL, sollecitato dalle continue richieste di maggior dotto il concetto di memoria virtuale, che permetteva di
'tta'.
rendimento da nartp dei suoi clienti e dall'avanzamen- gestire una memoria fino a 1 GB, venne stabilito un livel-
to dei suoi competitori, impiego solo 4 anni a presenta- lo di privilegio agli oggetti ubicati nella memoria, per per-
re la sua qrande stella. che tornava a dare lustro alla sua mettere il multitask, oltre a mantenere - e questa e stata
immaginà e soddisfaceva pienamente tutte le aspettati- una caratteristica di tutti i orocessori xB6 - la oiena com-
ve. Si trattava dell'80286, che si considera un membro patibilità con il modelìo 8086, ammettendo due modi di
della famiglia x86 e viene ancora ulilizzalo nella gran lavoro: il modo reale, che lo fa funzionare esattamente
oarte dei nostri PC nella versione di Pentium. fB02B6 .nmo rrn ROR6 c nrrpìlo nrotetto in crii si ltiliz.za tutta a
nacque come una soluzione momentanea alle carenze potenza.
nroq.pnti
vrLJr,,r,
noll'ROR6 Cnmrrnnrrp
!v,,,u,,YuL drrro noro
vu,v Pvrv
nprrho
vL'r,,r
:: ::'::':"r:
N/OTOROLA commercializzò l'evoluzione del 68000,
::,:,: I 11, ,, ll: r i :;: "t,r,l':::
*i.,.. ,,,,,,
,. \ j
obbligando INTEL a cercare un'architettura più solida e
resistente. Nel 1985 nacque il vero padre della famiglia - '^^-^n+r-i^^^ d' LL
ILd >c9| tcILdztu|c ''ri abbiamo fatto riferimento non
x86, il modello 80386. ll grafico qui sotto rappre- ha nulla a che vedere con la segmentazione della
senta ìo sviluppo dei primi modelìi della famiglia x86. memoria. Questa tecnica di segmentazione, anche
ItdI tdLd +,,1-^l^.^
-1.-i---+-
Lt
/,^i^^ li^^/, EÀ ^,,^ll- Lr
Luuutdtc u^ prvE-ilrc -hîrtr Si UtiliZZa
, 9uEilo
in molti processi di produzione, come quello delle auto-
.'':.)|:,:.;11:::.:.|:'..:'.'.:..:.:.:..|:'''||.'...:..

mobili, per migliorare ìa produttività. Invece di utilizza-

pilastro fondamentale su cui si basa la strategia com- re drrc disnositivi npr rnmnlet:rtr rn veiroln e fornire
merciale di INTEL, consiste nel mantenere la compatibilità lavoro al successivo, dìvide il ìavoro di montaggio in

NUMERO MrPs +
TRANSISTOR
1.000.000 .j r20 (MoPs)

I 20.000
i
:
ì-'""' ì4
i
j
ì

ìr
ffi.t:#-
ì

27.AAO tO,2

:
4.000
l
j

Caratteristiche principali dei primi modelli Le linee di produzione di automobili si dividono

della famiglia xB6. in cellule robotizzate tndipendenti, che lavorano in parallelo

::"* *Sa &ffit'lltfll

:@.&v.94&'tjial jjiaiijj
 -t+
i #dL'"
E un meccanismo incoroorato dai microorocessori
avanzati della famiglia xB6, per cui la CPU ha l'impres-
sione di gestire tutta la memoria secondaria di massa,
anche se in realtà puo solo accedere alla memoria prin-

1ffi';'iffiffix7ffi il rinaìe rhe e hasata srrcirrrriti inteorati come ad esem-

pio ditipo DRAM. Per dare questa impressione si dispo-
- ne di una unità chiamata MMU, che è quella incarica-
--=- ta di traslare alla memoria principale tutti gli oggetti di
...*.*.**,,,'*,,,,,,...ìi cui necessita la CPU.
Le istruzioni si eseguono in diversi stadi Ouando si vuole accedere a tn indirizzo che non è
indipendenti del flusso, in cui si possono gestire tn ogni momento nella memoria principale, ma solo in quella seconda-
tante istruzioni quanti sono gli stadi. = ria (disco), la MN/lU esegue il trasferimento così che rl
processore Ia possa trovare in modo corretto. In realtà
la MMU gestisce una tabella dove e segnato tutto
quello che si trova nella memoria principale: se si

richiede qualcosa che non contiene, provoca un'ecce-

zione al Sistema Operatìvo che si incarica di trasferire
l'informazione dalla memoria virtuale a quella princi-
n:la
pdlcr :nninrn:nÀn
d99lur I rdr ruu l:
rd t:holl:
Louqilo nor nntor
Pqr vuLcr tcorz/ ot r l'zr
razlizzzra I d( -
cesso. ll modello 80286 dispone di 24 linee sul bus
degli indirizzi, per cui con esse puo accedere solo a
una memorìa elettronica orincioale di dimensione
massima di l6 MB; in ogni caso, ha pero l'impressio-
ne di gestire una memoria molto prù grande - da
'1GB-, perché gli indirizzi che gestisce il programma
ll modello 80286 hanno 30 bit (indirizzi virtuali), come si puo vedere
ha un'architettura modulare per favorire la segmentazone. nolle f inrrr,r I'ind,irizzo virtr rale si scomnone in due
campi da'16 bit ognuno. ll primo carica i 14 bit più;
stadi o comprtr rndrpendentr e successivi. In questo significativi in un selettore di segmenti, che punta la
modo ogni dispositivo puo segurre una macchina diffe- base del segmento a cui accedere. Gli altri due bit
r^^+^
rEr rLE, E o ur I -l^+^"-
uqLEr r rrìl.ìalO mOmentO pOSSOnO eSSefe indicano il livello di privilegio del segmento. Nei 16 bit
pronte diverse macchine alla volta, Nella figura si vede restanti si ottiene uno spostamento che deve essere
,,^,ir^- ,.J^ll- +^-^i--
^.^+t-^ ucrro
uil tucd 9tdrLd r^ll- -^^-^^.-ZiOne. Nel
tcLr ilLo ucilo )E9rrtrrLc. sommato alla base per determinare l'indirizzo reale,
r:qn dol nrnaa(<rìra, qj :nnlir: l:rd tornir:
-, dpÍJilLd reLrìrLd r'lall:
ueild segmen- come si puo vedere nella f igura
tazinne ner aumentarp l: nrodrrtti\/it: doll'osecuzione
delle isîrr rzioni oer crri il nrocesso si divide in diversi
stadi. Nel primo stadio si cerca il codice dell'istruzione
/go
nella memoria, e nel secondo si decodifica il codice, nel tNDtRtzzo
VIRTUALE
y,,-r--,
torzn <i .araan^ nli nnor:ndi nol nrr:rtn <i
-, o<
-jeguono e
MEMORIA
nel quinto si scrive il risultato nella memoria. ll tempo VfRTUALE
{Drscol
impiegato ad eseguire un'istruzione con segmentazio-
; l^ 5Lc>>u Lr
ffi'*lJffiÉ"ffi
ffi
I tc, c tu -+^.-^
^^ -l^^ rLdzrur rc, pcru 9c)tcr r-
re >cr rzd )e9r rcr^+--i^^^
done diverse in parallelo esce un'istruzione completa in *r,,"o ro,
minor tempo. Lavorando in paraìlelo, le risorse deì pro-
cessore migliorano la loro produttivita Questo paralleli-
smo, che si chiama implicito, eleva il rendimento senza
influenzare il costo, motivo per cui questa tecnica è ll meccansmo di indirizzamento della MMU trasforma
un indiilzzo virtuale da 30 bit in uno reale da 24 bit nel 80286
stata applicata sempre di più nella famiglia xB6

, r,,, ;rrr,,
,{tittj
rttuil lttllil ììì,lll ll:::lll llll llll ll' llll . ll)) l.
::ìrtrúll*: ìì !111ìì11ììì,ìììììììììììììì
 iììììlÌ

#,
il|ii::,zil,,
*,,t',',a,',r,1,,t:::::L::'')

ffi*
It microprocessore 803 86
t;t:,,..........::,::::::

trllll:::::rii ìììììììì

ltiitltt|lt'tttttl

llllllllllllll.'itrììììììì

iiiill |lri, ]l'f PRESIAZIONI (MIP5 EOUIV.]

;L:l::: ::111:1':.:1; Pent úm !
'
ll modello 80386 fu iì primo microprocessore da 32 bit. .Peiiiun
. Penrtum

iìiiiitllììììtlrtlr::::::: Pro

Frr nresentato nel 1985 ed era costrr rito ron 275.000

I v P,lJLl
. Penilum MMX

transistor. È stato considerato come il vero creatore .48óDX50

.48óDX33
della famiglia xB6 di INTEL. Nella figura si mostrano i
.48óDX25

modelli che configurano questa famiglia fino all'inizio

.48óSX20

del nostro secolo. farchitettura del 386 mantiene la

compatibilità con i due microprocessori 8086 e 80286
npr nprnetrrare la nolitica commerciale dì INTEL che le
ha fornito tanto successo. Nel 386 spicca la straordina-
ria potenza nella gestione della memoria. Può indirizza-
re fino a quattro GB di memoria principale e sino a 64
TB Tetrabyte di memoria vìrtuale. Questa possibilità
vi fu un'esplosione di modelli avanzati nella famiglia xB6.
migliora le prestazioni del sistema, riducendo il numero
di volte che si deve accedere ai sottosistemi di memoria
per leggere idati e le istruzioni. Negli anni '90 inizia il 2". ll bus dei dati e queìlo di indirizzi sono a 32 bit
grande sviluppo delle applicazioni in rete con icompu- ognuno.
tor. qomnro di nirr <i l217nrr in a..^À^n,l^ - ^.-^
. uld [ | 9r uppu dLLcuEr ruw o 9l ql l- 3". Esistono versioni del 386 da 16 a 40 MHz.
di data base, scambiando messaggi e ottimizzando 4". Accetta il cambio dinamico del bus dei dati da
iirililIii] l'uso delle risorse, come si vede nella figura. rrna lrrnchezza di 37 l-rit a 16.
5'. Può gestire una memoria principale fino a 4 GB
1t,rrrul ,1 t:iî:,:rqîf .tl e una virtuale fino a 64T8.
::' ,, ; {.
'li
.
,: ìr,,ìÌi :: :: ;::,r;l tl tlllll .l ll l','::, ,::,.',,:,,: , ,.:,, ,:::,,,{,lit: 6' E compatibile con tutto il software sviluppato per
Questo microprocessore fu costruito da INTEL usando i srroi nredecessori 8086 e 80286.
tecnologia CHN/OS lll da 1,6 micron; le sue caratteristi- 7" Puo lavorare in modo reale emulando l'8086 e ìn
lPg,l. che piu rilevanti sono le seguenti: modo protetto, con tutta la potenza delle sue risorse.
1". Tutti i registri interni hanno una lunghezza di 8". ìn modo protetto divide lo spazto di memorra in
32 bir. zone che ammettono quattro livelli di privilegio, per
tl:ìltì:l:al:::'a
supportare il multraskrng.
€;r,i,),:::,:,,

rtili:iiiirrii
9". In modo protetto permette tre
,

or ganizzazion i del la memoria :

Senmentazione in cui si divide la

::):::::::,:::,:

momnri: nrinrin:lo p rrirtr r:la in <an-

|i;r:: rrrLrrrvrru Vril r!rVuru L Vll LUqIE lll )99-
g€ììì,rll
Sul]ìrll]ì menti.
lmpaginazione, che e facoltativa e
divide la memor;a in pezzi della stessa
nlimoncinno rhi:m:to ' '-.- pa9lne.
r

Piano: utilizza uno spazio lineare

di memoria, come se avesse un solo
I a fsminlia vRA narnt ta
segmento diviso in pagìne
con la vocazione di potenziare rl lavoro di gruppo utilizzando le rett '10". Dispone di diversi Sistemi
 e occupa lo stadio Rl, con il quale si accede alla memo-

MII.IONI DI UNITA' VFNDUIE/ANNO

1987
ll grande successo di vendita del 386, segno il rapido declino
r'l ei m or"lel I i n rorer'l an f i
r ria e si prende il codice deli'istruzione da eseguire. Nel
secondo impulso questa istruzione passa all'unità di
' Decodifrcazione (D) lasciando libero lo stadio Rl, che
viene utilizzato dall'istruzione successiva 12. Nel terzo
impulso l'1 passa allo stadio RO, la 12 allo stadio D ed
, entra nello stadio Rl l'istruzione 13. In questo modo il flus-
r so di istruzioni viene eseguito in catena, dato che nello
stesso momento si stanno elaborando quattro istruzioni
differenti. f architettura del 386 si organizza in sei bloc-
t988 r chi divisi in tre sezioni, La sezione dell'Unita di Interfaccia
r con il Bus (BlU) è incarìcata di supportare tutti itrasferi,
' menti con l'esterno, sarebbe a dire, con la memoria e le
l/O. La sezione CPU è composta da tre blocchi, il primo è

, l'unità di pre-ricerca di lstruzioni, che riceve il codice del-

I l'istruzione e lo scrive temporaneamente in una lsra per
Operatrvr come MS-DOS, UNIX SYSTEM, V/386, OS/2, r la sua successiva esecuzione. Da questa lista le istruzioni
Windows, ecc. Esistono inoltre molti compilatori di C, ' purruno all'unita di Decodificazione, che le traduce in
PyM, FORTRAN, COBOL, ecc. ll grafico della figura segnali di microoperazioni e le memorizza in
un'altra
mette in evidenza l'enorme successo commerciale che i tista, dalla quale passano allo stadio di esecuzione dove
ebbe il 386. : sono realizzale. Infine le unità di Segmentazione e
I Paginazione formano la MMU, incaricata della traduzio-
ii1,'l;;1,,,,.;;:' .". ":-, ''t.,::,,r :. 'tr :ì ìì ì..-ìì,,,ìì ll ì ì1..ìì
ne degli induizzi utilizzati nei programmi e di quelli corri-
La sua struttura fu progettata per supportare un flusso spondenti della memoria principale.
diviso in stadi, o segmentato, in modo che l'esecuzione
:'., ;
delle istruzioni si effettuasse in diverse fasi. ll flusso di ' ìì,ì,,,
,,,.
" )',,i t'".:"''i:l j..:,:.,., .:..:.:'..:::,

un processore si puo dividere in quattro stadi classici: L'enorme potenza del 386 e le sue innumerevoli risorse
Ricerca dell'lstruzione (Rl). esigono un incapsulato PGA con 132 pin. I piedini sono
Decodifica (D). ; raQQruppati a forma di griglra matriciale disposta in tre
Qtrore z dì nnorrnnli (RO). I fiie, che percorrono tutto il perimetro del contenitore,
Esecuzione (E) r come si vede nella figura. Ogni piedino è indicato con
Come si puo vedere dalla {igura, le istruzioni si ese- una lettera che corrisponde alla colonna e con un
guono in serie al ritmo degli impulsi del clock interno. numero, che corrisponde a ogni fila. Così il piedino
Con il primo impulso entra nel flusso la prima istruzione B-'10 e ilWR#.

.t**i""3fr#'""ffi: *--
+
*.ffi ffi m ru
-n
-r"ri
l#i**

'mroffirem
+T+
SEtsft
frrre +rJ-T-+

Lsecuzione in catena delle islrutroni in un Archttettura interna 132 pin del 386 sono distribuiti rn forma
flusso formato da quattro stadi del 386 matriciale e rndicati con lettera e un numero.

. , .-;
r.lt, \ja,.:::a .:
llllììllìr,rr,rl
)1ll::::::::::
Nlilt:::::::::

*t::::::

:::::a,z
ii:a,a,a,a,a,a,a,a,a,a,a,:

Y::,"'

o
I1 microprocessore 80 486

tà,," ,'ll ',:1, '.,r:;.* ?'t qta

li ìì ì: ììì: lt tll ììr i.ì,,., .,:l. l1 l. ll,,lll ,ll i

:iiir ll 386 è stato il vero creatore della famiglia x86, e i suoi iil sxìox1 bx2 ,
I-REALE I-REAIE I . REALE :

successori hanno avuto come obiettivo principale il : 2 - VIRTUALE 8086: 2 - VIRîUALE 8O8ó: z - vtnrulr-r gogo: MODI
i ,llll 3. PROIETTO 3- PROIEIÎO 3. PROÎETÎO
miglioramento delle sue prestazioni, aggiungendo DI
r.l :
8028ó 8028ó ao286 i tavoRo
ll +. pnor*ro 4.
::;..:,.::,:.,.
I pRorETro 4 - PROIETTO i
nuove risorse oer elevare il rendimento Anche il 486 è ll 38ó,32 B|TS : 38ó,32 B|TS 38ó,32 B|TS i

un membro di questa famiglia che ha aggiunto all'ar- ì g, to, sz e|rs j 8, ró,32 B|ls s, ro, gu gfis : PRECISIONE DA'I ì:
v : 4GtcaBYrEs : 4ctcaBYrEs 4 G|GABYTES , MEMORIA PRINCIPALE:
chitettura del 386 importanti novità. Normalmente si ..1 32 Èlf' : 32 BlTs 32 B|TS : 3U5 DAlr ì
iììììììl l: ZOnUz : ZS,33,SOma, 50, óó, IOO MHz i FREOUENZA tì
i:::::: considera che il 486 sia costruito attorno ad un 386 ::: 447 SX : INTEGRATO TNTEGRATO coPRocEssoRE I
INTEGRATO :
ì

ft migliorato, a cui sono stati aggiunti r seguenti elementi ; INIEGRAfO INTEGRATO CONÎROLLER CACHE
fr|)........................:..:1,|,|,w:w!.&
!

fisici e logici: Pryncipati calattelstyche de bur-"

'1 -
Un coprocessore matematico 387 migliorato.
le .::: :"nr:i
2.- Un controller di cache e una memoria cache. ZinnO rlln qf oc<n rhin
<r ,,p riol
Oel rnnr^.a<(^ro
COpfOCeSSOfe m.+^,-î+,-^
[ìîorcrrroLrtu,
3.- Possibilità di accesso ar data base di IBM e che riduce in media di quattro volte il numero di cicli di
MOTOROLA. rlock necess:ri npr psporirp ictrr rzioni romnloc(è in
4.- Supporto multiprocessore. relazione al coprocessore esterno 387 , ufilizzato dal
5.- Bus ad alta velocità. 386.
Come e gia successo con il 386, il 486 dispone di tre faltra grande novità fu l'integrazione all'interno del
'versioni che si differenziano dalle sigle SX, DX e DX2, le chip, di una zona di memoria ultrarapida o cache, con
cui principali caratteristiche sono riportate nella tabella i sr rn rorricnondcntc controller.
della figura. Le versioni DX2 funzionano internamente
el dnnnin doll,e f rer-rrcnZa con cui si lavora esternamen-
'&W.í....!:::..:.........1||1.....;|111111|''11.::::11|.11....1111..:;::.1|;!...1.....::..::..

te il che slrnnone tn'accelprazione ncll'onerazione del Al nostn dpllp sei rrnita funzionali di cui disnonpv,a il
nr^ro<<^ m:niononr{4 la VelOCita di traSfef imentO all'e- 386, questo microprocessore ne ha di nuove, che sono
sterno. Per contenere tutti gìi elementi dell'architettura, rappresentate graficamente nella figura, e sono le
il 486 è stato costruito con 1 .200.000 transistor. utiliz- seg uenti:
zando tecnolo- Unità di interconnessione con il bus esterno.
gia CHMOS lV, I ln it: .li nrarirarra
uguale o infe- Unità di memoria cache.
riore al micron. Unità di decodificazione.
Funzionando ad Unità di controllo.
rln,a f ronttanza I Jnita aritmetira npr i numeri nten. I

di 33 MHz forni- I Inità arrtmetir: ner i numeri in virgola mobile.

va un rendrmen- Unità di segmentazione

to di 27 VAX- ll^i+a.li ur ^-^;^--i^^^
urilLc vcvil rdztuttc.
N/IPS, ea 50
lVHz arrivava a ll..lllll.lll.ì.....::..:.::..::::.::
superare i 40 Quando si opera con processori che lavorano attorno ai
VAX-MIPS. 100 MHz, quindi con un periodo di clock prossimo ai 10
Un 486 e basato su di un 3B6DX Una interes- ns, non li si puo accoppiare direttamente a memorie il
miglioralo, in cui sono slate dggìunte sante novità del cui tempo di accesso sia vicino ai 100 ns. Esiste quindi
alcune r6arse.
486 f u l'integra- rrn forle sorrilihrio e orrando si esenle rrn'isi.ruzrone cl

:,t::t:ii
 cache dipende dal contenere, o meno, al suo interno la
l'
rl
ìì maggioranza delìe informazioni richieste deìla CPU, per
nrresto
Y urJ Lv, nrrando si orende un'informazione dalla
memoria princìpale, si prende non solo quelìa di cui st
ha bisogno nel dato momento, ma anche l'informazio-
ne vicina che probabilmente sarà necessaria in seguito.

ffiffiffi*w;., ffi
La cache è divisa in quattro vie da 2 KB ognuna.
Ogni via è formata da 128 linee da '16 byte ognuna.
Nella fìgura è riportata I'organizzazione della memoria
cache del 486 e il modo con cui si procede, per sape-
re se un indirizzo è contenuto nella medesima. | 2'l btt
dell'indirizzo da localizzare (A3'1-A'l 1) sono comparatì

ffiM.k;,'ffi
Struttura interna del 486 divisa in 9 unità funzionali
sono stadi che realizzano le operazioni all'interno del
processore alla sua velocità, e ve ne sono altri che, per
cercare le istruzioni e gli operandi, devono uscire all'e-
sterno e accedere alle memorie, il che stgnifica che
devono ìavorare alla velocità di queste ultime. Per cer-
care di eliminare questo grave inconveniente, gli ìnge-
gneri del 486 scelsero di incorporare nel chìp una pic-
cola memoria ultrarapida, di tipo cache. Con questa
decisione si aiutavano i produttori dt strumenti OEM a
ridurre icosti e volumi. La memoria cache del 486 è
molto piccola, perché ha una capacità di soli 8 KB.
All'interno di questa si possono scrivere istruzioni e dati.
|Ld- -,,-
)uo -+-,,++,,rî
À ul +i?O
)Ll uLLulo c ^li tll' aSSOCiatiVO a 4
vie, con linee da '16 byte ognuna, ossia
quattro parole da 32 byte oer linea. La 1:
î
con le 'l28 etichette di ognuna delle quattro vie. In
realtà, l'indirizzo della cache invece di rispondere ad
un indirizzo, rìsponde ad un'etìchetta, che è come una
chiave. Se la chiave coincide signrfica che corrisponde
all'indirizzo cercato, e quindi il dato che l'accompagna
e valido. Se non coincide l'etichetta, si produce una
chiamata "a vuoto" o errore, e quindi ll Sistema
Operativo cerca nella memoria principale questo indi-
rizzo e quelli adiacenti, caricando la linea completa
della cache con il contenuto della stessa, convalidando
in seguito il valore dell'etichetta. Per ogni settore della
cache ci sono 7 bit dì stato che informano del tipo di
dato di cui è caricata. La cache memorizza i dati secon-
do i suoi induizzt fisici e non virtuali. Quando si disat-
tiva la cache, la memoria SRAM da cui è composta si
nttà tiilizzaro
vuv u Lrrr4-ul .nmp rrn: nirrola narfe delìa memorìa
nrincinale oer scrivere dati o codici.
rrl NUMERO Dl PAGINA

n*
ml'-/
linea è un elemento fondamentale in
rrre r:rhe nprrhe determina la dimen-
sione con cui si realizzano i trasferimenti
fra la memoria principale e la cache.
ffi'6 M
ffi
ru" 2KÈ

*r![Eluff'-/
,r/
Questa cache si chiama di primo livello
11, ed è sìtuata fra la CPU e la memoria E:ffi ilru ffi N
ru
2KB

principaìe, in modo che quando la CPU It

;il
ha bisogno di un dato o di una istruzio-
ne, rnizialmente vada a cercarla nella
cache. 5e l'informazione e lt, la sr ottiene
nrilîlEiEíil- ,,
ilm w
m
ilffiffi,,.,

ru.,
)l
2KB

ffi
in un tempo molto breve. Se la posizio- I
ilffi#1,".,
ne desiderata ron e nella cache, il siste-
ma operativo cerca questa posizione e le
altre adiacenti, sino a formare una linea
dì '16 byte nella memoria prrncipale e
llì

'u

ffifu l@
A4.Aì O
ffi
INDICE DI SETTORE

carica in un ciclo tutte queste informa-

Organizzazione interna della memoria cache del 486
zioni nella cache. llefficienza di una

tti,::1r :3
L'uttima generazione
di una famigtia prodigiosa
i sono molti criteri per classificare le diverse
s I
.,,,,,,,,',',',l,il',,2
generazioni o tappe lungo le quali si e svilup-
pata la famiglia xB6, pero la piu logica e quel-
la che li divide in cinque e utilizza il numero
che corrisponde alla "x" per ordinarli come
inelìr:tn di <onrritn'

1' GENERAZIONE: 8086

2' GENERAZIONE: 80286 ,:.

3" GENERAZIONE: 80386 *

s

4" GENERAZIONE: 80486 $

5" GENERAZIONE: Pentium

[-
amma a blocchi semplificato del Pentium

Guardando come si sono evolute le precedenti gene-

razioni, la quinta avrebbe dovuto chiamarsi 80586, pero di questo inizio secolo hanno un Pentium al loro inter-
lv. |Lq1 *-^^i^"
.

INTEL ruppe a questo punto la sequenza per motivi di l I^^ lr lo99lwl ^-"+^ dei PC nrofessionali e domestici
Ls vrl Vol
carattere commerciale. Sino a quel dcl nnstrn tpmno rontiene un PentiUm.
,
momento i suoi competitori piu diret- . Pentium :
ti producevano microprocessori simili, . Pentium Pro
è Inóltro:qqtrnn:\/:nO lOfO nUmefi o Pentium
La prima versione di questa nuova generazio-
MMX aa

simili, il che induceva in confusione i

. Pentium ll
:, ne della famiglia xB6 apparve nel 1993. 5i
clienti. I numeri non si possono regi-
. ,, chiamava solamente Pentium e neglì anni suc-
<trare o nort:n+n ei Pentium lll
-, nr
trJssono coprare. .
:: cessivi, sino alla fine del millennio, ne seguiro-
Pentium lV
Por nr roctn l-tatlozza l: nr rint: nénor:- :: no sei versioni differenti. ll primo Pentium
zione con "Pentium", nome che regi- conteneva 3. 1 00.000 transistor, fabbricati con
strò. I modelli e le sottofamiqlre dei Pentium sono arri- tecnologia BiCN/OS da 0,8 micron. La prima versione di
vati suì mercato ad questo microprocessore funzionava a 60 e 66 MHz, for-
una velocità tale, nendo, rispettivamente, un rendimento di '100 e 112
che in alcuni casi VAX-MlPS. In seguito furono commercializzate versioni
nello stesso anno da 90,'100, 133 e 150 MHz. lPentium sono utilizzati
ne f urono com- nrincinalmente in tre senmpnti di mp"r:tn distinti:
mercializzali due 'l Terminali locali ad alte prestazioni.
diversi. Inoltre, 2, Server di rete di area locale.
ogni modello offre ? Srstpmr mrrltinror-655ore. Sul Pentium f unzionano
moltitudini di ver- i principali Sistemi Operativi come lo UNIX, Windows
sìoni con frequen- NT, Windows, OS/2, Solaris, Linux, ecc. . ..
ze differenti. Quel-
lo che è certo è , ,' ìl i.,, ,..,, ll lr ,, ,, ,' ,,.
::..1 lì,.,ìì ìr : ì , . ,,.. ,ì

-A^ t. lrovvruror-
Lr rq ro -.^^i^"-^ Anche se le nrestazioni e il rendimento del Pentium
,Fntanrzfì:
vtvytqlru ài t tn maÀarna Da
7) dat Pt nrnTAc- superano ampiamente quelle dei suoi predecessori 386
h:<r/n sr r t tn m;.rnnrnea<<Ore Penttum.
sionali e domestici e 486, la loro struttura fondamentale è stata mantenu-
 ìlìlli

ìì-
ìììììììììlll

.:ll'a'a'a'a,a:a

.,ti:'lll,'t:'t
,rrillllllul

486 PROCESSORE PÈNTIUM FLUSSO

FLUSSO DI ISTRUZIONI
DI ISTRUZIONI
lir
:::::..::.:::tl1

z=U rv
=
u
ffi 1'srADro I iú
r< , BUS FRONTATE foln
:l':':':':l':':'.llll

,,ttttttt,,2

z ffi 2" STADIO ffi I I

ffi
,,:::,,:::::::L

'z f:llxfr
,:::ll:l:::::

F
=
F

=
Ò
J:"sTADro O o .zu
.= -ttrExtrI
BUs posTERroRÉ
fo: Frequenzo di clo<k
oer proc€rsore
irtllllllllll
.,ììììil1

l.ììììììlll
rll:i.ììlllllll

.::1...,r!
.U
q \ a" sTADro \ ::aa.a,:;r.ltr

l -trrdllttl
q s.srADro f,rtrrtix
,::::::,:,:::::l

= / ./ :u
Ò
-fÙ:fÍ- .'':':::t':li'

zf
ll Pentium Pro è collegato con la cache di
secondo livello L2 mediante
A differenza del 486 che aveva un solo flusso, il Pentium dispone un bus postertore che funziona alla stessa
di due flussi segmentati in parallelo per l'elaborazione delle istruzioni con numeri interl frequenza della CPU.

+î ^ -^^,,,+- microprocessore a 32 blt con

Lo c )trgurLo, ^--^^À^
E))Eruu Lln sezioni indipendenti da B KB ognuna, dedrcata a conte-
,

un indirizzamento massimo della memoria principale di nere rispettivamente dati e istruzioni. Questa doppia
4 GB e della memoria virtuale di 64 TB. Nello schema cache, permette accessi simultanei a dati e istruzioni.
della figura è riportato un diagramma a blocchi sempli-
',.[
ficato del Pentium diviso in sette unità funzionali che .ljtl.,,, L,.tr: lllp
V43, ]rr,if lflr

incorporano interessanti innovazioni: Fu commercialtzzalo nel 1995 e si presentava in un'e-

norme capsula ceramica da 387 piedini, con un prczzo
- Unità di interi super scalare. economico di circa 1.000 $ per grandi quantità.
- Unità di memoria cache avanzata. All'interno del contenitore esìstevano due chip, uno con-
- Unità di interconnessione con il bus. teneva il processore ed era costruito con 5,5 milioni di
:::lllllt

- Monitoraggio delle prestazioni. transistor e l'altro con 15,5 milioni di transistor imple- :a,a,a,:ttll

':l::',:l:l

- Unità di ridondanza funzionale. mentava una memoria cache. Era alimentato con 2,9 V ::,:,1:ll

- Unità di predizione delle biforcazioni. e consumava 20 Vatt a '150 MHz. Nel 1996, utilizzando
- Unità di virgola mobile. la tecnologia da 0,35 micron, ne fu fabbricata una ver- ìtlutì

sione a 200 N/Hz, con rendimento elevato. Le caratteri-

Una delle novità di questo microprocessore e la sua stiche più importanti del Pentium Pro sono le seguenti:
architettura super scalare, che consiste nel d sporre di due 1") All'interno del contenitore è stata integrata la
flussi paralleli per il processo delle istruzioni con numeri cache di secondo livello (12). In questo modo il Pentium
interi. Inoltre ha un terzo flusso rndipendente per l'elabo- Pro dispone di una cache di primo livello (11) formata
razione delle istruzioni in virgola mobile. ll Pentium si pre- da due sezioni da B KB per dati e istruzioni, e una
senta In un cache di secondo livello da 256 KB, con la quale la CPU
conten itore comunica tramite uno speciale bus " posteriore", alla
PGA (pin '+^"- +'^^'
)LC))O llEqUCl -"i frurr rnziona
l4O 6 LUI rzrvr ru ilil nrocessore
VrvrLJrvrL, ottenen-
dicn^<ti in do una velocità altissima nei trasferimenti.
griglia matri- 2') Esecuzione dinamica delle istruzioni che si pos-
ciale) da 273 sono eseguire varrando l'ordine del flusso del program-
piedini distri- ma.
buiti su 21 3') Potenzia mento per scalare.
del l'arch itettura su
file e 21 4") Apertura delle istruzioni RISC mediante la deco-
colon ne. La difica delle istruzioni ClSC a microoperazioni RISC
la qtnpr <cnmpntà'innc r1/ Penlium PrO divide À ,.Ji,,i
---l.^ IE C UIVI-
LOLI 5') Incremento della supersegmentazione che eleva
il flusso in 14 stadi di cui vedtamo iprimi sei.
sa rn due il numero degli stadi del flusso a 14.

lltllllllr ìrtrrììììììiirrì
lt rìì ìdli$S lll llll
lll
 It pentium MMX
'44,......' .. .... .

:.,.,.,:::::::,::::.:::.::,

llillllllilll:i.,i,..,ì,,.,..

ff anno 1997 fu molto

positivo per INTEL, da un'altra, indipendente e della stessa capacità, per
""' infatti in quel periodo presento due poten- contenere le istruzioni.
iìì:t. tissimi modelli del Pentium: rl Pentium MMX 2'. Miglroro notevolmente l'unità di Predizione di
ttttltl,r,,
in gennaio e il Pentium ll nel maggio dello 5alto, con l'obiettivo di ridurre i conflitti che si origina-
.ì.:ììììììììììììì'ì '

.::::,1:ra:. . ' vano nel flusso segmentato con le istruzioni di salto

cond izionato.
at:: ::.. dimento dei Pentium nelle applicazioni multimediali, a 3". Aggiunse al repertorio un insieme di 57 nuove
1:-
::::::::::::,,:::.:::.:,.
questo scopo furono introdotte tre innovazioni nella istruzioni, che fu chiamato MMX.
ll Pentium MIVX era fabbricato in un contenitore
:::::::::::::::::,::::::..

sua architettura:
:)|ì:..r.,. 1". Aumentò la cache di primo livello L'1 del doppio PGA da 296 piedini e 4,5 milioni di transistor prodotti
2,,1::::::',::,:',',::',:l:',,,
rispetto ai modelli precedenti, quindi risultava formato con tecnolooia da 0 35 m cron.
-l- da una sezione destinata a contenere idati da '1 6 KB, e Le prime versionj funzionavano a '133, 166. 200 e
*:

19.:.,. ,

,:rlrììììììììììì
ì. .

INSIEME DEI REGISTRI MMX

1.....,...,,....,,
lrlììììììììììtìrì,,rtìr,..

jf_
RO MMO
R9 MMI
,,,:a..,,,.,
11,a,a,a,a,a,a,a,a,a,a,a,:a,l :l :,,,

lit::lll::lltt:::::"'' -
l'ììììììììììììì"'

i.:,,
lllllliììlììììììrÌrrl .l

-.,...
,

ltt',','::',',::.a.a:...:.:.'..'.

:ll

ìììììììììììììl
&.::r,..r.
lliiiiiliii:::

@rr6rr"i.ù!ìil

I registri delle istruzioni MMX sono quellì del coprocessore matematico R0-R7 dai quali sono esclusi i 16 bit pit) siqnificativi

lmsNNllsNWeìN:s|M{ÈiffiW!eW]"1ÌuiiW@ì!i]qWW'.'
23? N/lHz llnrezzo di vendita eradi407 $ o dì 550 $ a ni MMX, dato che gestivano dati da 64 biI, non utiliz-
seconda se il contenitore era di tipo plastico oppure zavano i 16 bit più significativi dei registri del processo-
ceramico. re, come mostrato graficamente nella figura
Per diminuire il consumo, il nucleo del processore La novità che incorporavano le istruzioni MMX,
era alimentato a 2,8 V mentre per la circuiteria esterna consisteva nel realizzare la stessa operazione sui diffe-
erano necessan 3,3 V renti operandi che formano la parola di lavoro.
Come abbiamo già detto gestivano parole da 64
bit, le quali si possono scomporre in 8 operandi di
La differenza sostanziale di questi Pentìum rispetto a dimensione byte {B B), in 4 operandi di dìmensione
quelli precedenti risiede nell'insieme di 57 nuove istru- parola (4 W), in 2 di dimensione doppia parola (2 D)
zioni speciali che sono state aggiunte al repertorio con- oppure in uno solo di dimensione quadrupla parola (Q).
venzionale della famiglia xB6. Le istruzioni MMX gesti- In questo modo un'istruzione MMX, ad esempio la
vano 8 registri di lavoro da 64 bit ognuno, chiamati Somma, se -^ -t
sl esegue
^.^^, 5u ur
,^ ofJer d|uo ut
^^^"-^.-l^ .-li ,-li
utmenslone
N/lN/0-MM7. hvle viene
uyLE/ psenrrita cî^^ )c'^ )l't UUVc))clU
vrErrE EJEyurLo lulllc 'r^' '^"^'^ Itr
'^alizzare 8
Questi registri, non essendo incorporati nell'architet- somme con B operandi di dimensione byte
+,,rî ^.-^^ VUqrrr
LUld/ EIOIIV ^,,^ll; ,,+itia7Àli dal
uLrrr44uLr vur ronroressOre
LvvrvLLrrvr! matematt- La caratteristica di realizzare un'operazione su
co per le operazioni in virgola mobile, si chiamavano diversi dati alla volta e molto utile nelle applicazioni
RO-R7 e avevano una dimensione dì B0 bit. Le istruzio- multimediali, elevando molto il rendimento delle

Fotografia di un Pentium montato con una cartuccia speciaie tipo SECC

ds ffill+'llll$,i lf lli.llll$
.,',Fi
,,1::,,1'/;?:l;

l;11l::;1l,1:,

. I
::::::t::..:"4

ìììììtììììììììììì

lii,tt,t,'

7,#,':

operazioni. Bisogna ricordare che le operazioni MMX
non possono sostituire quelle in virgola mobile, a causa
del conflitto che nenererehhero npi reoistri romuni.
11,11,-lllllr1l,,, .tì,.,,11,
E fabbricato con 7 ,5 milioni di transistor in tecnologia
,1.,:.,t,,'
da 0,35 mrcron, con una memoria cache di primo livel-
,:,.,,.
istruzioni MMX. La novita piu grande di questi micro-
processorì, INTEL la inserì per far fronte a precise esi-
genze commerciali; nella scheda madre dei PC, il con-
tenitore PGA normalizzato che fino a quel momento
avevano utilizzato i Pentium, era sfruttato dalla con-
a^rronTA nor nffriro doi Imirrnnrnro<<nri
r'rL' vvrvL!JJvr :n:ln^hi
I qt totuvt il/
anche se con nomi differenti. Questo supponeva una

certa compatibilita della scheda e degli zoccoli nei

ìììììll

ìììììlllììt,r',ì. lo da 16 KB per contenere dati e altrettanta per le istru-

ìrììtl]]ll:rì'

iilllììììì
zioni. Questo processore, ìnoltre, nclude una cache di diversi PC.
al?ulìrì
secondo livello L2 da 512 KB, che f unziona ad una f re- ll Pentium ll fu messo in commercio con un conte-
ffi. quenza pari alla meta di quella della CPU. nitore dal formato completamente nuovo, registrato
sinnifir,a rhe e ieooe.mente nirt lenta di
lllliììììììlrrt,

C)rrosto
YVLJLV come SECC (Single Edge Contact Cartridge).
quella del Pentium Pro che funziona alla stessa fre- Si inserisce tramite una scanalatura da 242 conlalli
ouenza oel Orocessore chiamata SLOT ONE. Dentro la cartuccia esiste un PCB
Di solito si dice che questo microprocessore è un che contiene il Pentium ll, la cache L2 e la circuiteria
Pentium Pro al quale e stato aggiunto un insieme di a usiliaria.
I
.,al);,.

E tÀ-*;;$"dà.e
::::l:t,l
\ d

w fl:
=-:i

],-;
:.i
\t
* t
rl

*à 't at
**F
-
éÈ. g.
s 1-r .J
,m
. . lF*._-_:

ffi
*t:
"u
ti

Vista interna di un PC moderno basato sui mtcroprocessori Pentium.

r:ut .,!,..,ú"
:::ìif
îs;
:.:.
'{* |."11"',1"',:1:,: 111.:l.f :'i H,,{H visse ad aumentare la sicurezza nelle transazioni via
Le prime versioni di questo microprocessore apparirono Internet nero sollevo molto ront"ovprsip norche elimi-
nel febbraio del 1999, erano costruite con 9,5 milioni nava la prìvacy dell'utente.
di transistor in tecnologia da 0,25 micron, e funziona- Dall'essere una proprietà intrinseca del dispositrvo,
vano ad una frequenza di 650 MHz. In seguito furono nasso ad essere l1n ontional.
realizzale versioni con tecnologia da 0,'l 8 micron che
riuscirono a superare la barriera dei 1 .000 MHz, ossia, .,,.-:,,,., l:t'l;:,11t',,1:':: .,::,.rr ll rri: ',

1I GAz
ur 14.
qrìnaì qt:to ruvglullLs
r:nnirrnto froattonza m^lt^ ;^+^"^-
llEquql l4E ìllulLU lllLClC)-
santi anche nella comunicazione del processore con il
bus di sistema che arrivano fino ai '100 e ai 133 MHz.
ln ouanto a caoacità e velocità della cache sono stati
mantenuti i criteri dei Pentium precedenti, dove, la
cache L'l era di 16 KB + 16 KB e la cache L2 da 5'12 KB
e funzionava alla meta della frequenza della CPU. ll
Pentium lll incorpora 70 nuove istruzioni MMX2 che
ottimizzano le operazioni in virgola mobile, le spiega-
zioni su Internet, la gestione del video, il riconoscimen-
to vocale e i giochi in 3D Un'altra rmportante caratte-
ristica del Pentium Ill f u l'inclusione delì"'lden-
tificatore" lD, che fornisce il numero di serie del pro-
dotto o CPU al momento di trasferire informazioni tra-
mite Internet. Si pensava che questa caratteristica ser-
Arrivato sul mercato nel novembre deì 2000, il Pentium
4 è fabbricato con 42 milioni di transistor con tecnolo-
gia da O,'lB micron, funziona ad una frequenza dì
1,5 Gà2.
Le memorie cache sono state modernizzate, confi-
gurando la memoria L1 in due parti asimmetriche, una
da B KB destinata a contenere idati e l'altra da 12 KB
ner le micro-istrr rzioni :d alt,r vclorite I p nrime versio-
ni contenevano una cache L2 da 256 KB, con la capa-
cità di indirizzare sino a 4 GB.
ll brs deoli incltrizzi della CPU è stato elevato a 36
linee, il che permette di indirizzare una memoria prin-
cipale fino a 64 GB.Infine presentiamo una tabella che
raccoglie le caratteristiche piu importanti dei modelli di
Pentium descrittì sino ad ora.

ANNo TRANSISTOR
CONTENITORE
FREQUENZA tl L2
liîli3*s$i^ {MrLroNr) BASE

8kB
PGA273 60 MHz +-
8kB

PGA 383 150 MHz

:fi
Ió KB
25ókB

PGA 29ó 233 MHz +-

ró kB

CARTUCCIA
sEc
300 MHz
::{i 512kB

sEc-2 I GHz
lifi sr2kB

socKET 423 I,5 GHZ

,iiX 2sókB

Tabella che raccoglie le caratterrst,che piu rappresentalire d^i modelli di mrcroprocessori Pentium