Documenti di Didattica
Documenti di Professioni
Documenti di Cultura
Uscita
digitale
Convertitore
A/D
D
1
, D
2
, D
n
Ingresso
analogico
Grandezza di
riferimento
V
FS
, I
FS
V
in
oppure I
in
D
1
D
2
D
n
BIT pi significativo MSB, Most Significant Bit
BIT meno significativo LSB, Least Significant Bit
Parola digitale di uscita
N il numero decimale intero corrispondente alla parola digitale D
1
D
2
D
n
:
0
n
2 n
2
1 n
1
2 D ... 2 D 2 D N + + + =
ADC, Analog to Digital Converter
RELAZIONE INGRESSO-USCITA di un ADC IDEALE
Codice di uscita
000
001
010
011
100
101
110
111
1/8
1/4
1/2
3/4
1
Tensione di ingresso
V
in
/V
FS
Intervallo di valori V
in
a cui
corrisponde lo stesso codice
n
FS
2
V
N
1 LSB
n
FS
2
V
Risoluzione
Minima variazione
dellingresso in
grado di produrre un
cambiamento nel
codice di uscita.
ADC con 12 bit e V
FS
=10V
2.44mV di risoluzione.
ERRORE DI QUANTIZZAZIONE
000
001
010
011
100
101
110
111
1/8
1/4
1/2
3/4
1
V
in
/V
FS
LSB
- LSB
Il codice di uscita SOTTOSTIMA
la tensione di ingresso
Il codice di uscita
SOVRASTIMA la
tensione di ingresso
000
001
010
011
100
101
110
111
NON - LINEARITA DIFFERENZIALE
000
001
010
011
100
101
110
111
Larghezza del gradino
ERRORE di linearit differenziale
DNL, Differential Non Linearity
Scostamento tra la larghezza del gradino
i-esimo ed il suo valore ideale di 1 LSB
000
001
010
011
100
101
110
111
1/4
1/2
3/4
1
V
in
/V
FS
Larghezza del
gradino ideale
pari a 1 LSB.
ERRORE DI QUANTIZZAZIONE in ADC REALE
000
001
010
011
100
101
110
111
1/4
1/2
3/4
1
LSB
- LSB
000
001
010
011
100
101
110
111
NON - LINEARITA INTEGRALE
000
001
010
011
100
101
110
111
1/4
1/2
3/4
1
ERRORE di linearit integrale
INL, Integral Non Linearity
Scostamento tra il centro del gradino
reale e quello teorico
Retta interpolatrice
ERRORE per un CODICE MANCANTE
Codice che non uscir mai
000
001
010
011
100
101
110
111
1/4
1/2
3/4
1
V
in
/V
FS
LSB
- LSB
1 LSB
Se manca un codice,
lerrore di quantizzazione
necessariamente
maggiore di 1 LSB
ERRORE di GUADAGNO
000
001
010
011
100
101
110
111
1/8
1/4
1/2
3/4
1
Tensione di ingresso
V
in
/V
FS
Pendenza ideale
STRUTTURA BASE DEI CONVERTITORI
Segnale analogico
da convertire
Tensione di
riferimento
V
X
V
R
(t)
-
+
V
R
(t) viene fatta variare con lobiettivo di eguagliare V
X
(entro lerrore di quantizzazione del convertitore) :
Comparatore
LSB 5 . 0 ) ' t ( V V
R X
s
Insieme di coefficienti binari D
1
D
2
D
n
che generano V
R
(t) (e quindi V
X
)
CONVERTITORE A CONTATORE-RAMPA
Principio di funzionamento
V
X
V
R
(t)
-
+
DAC
a n bit
CONTATORE
a n bit
Codice
digitale di
USCITA
Clock (ck)
2
n
valori
discreti di V
R
V
DAC
Segnale analogico
in INGRESSO
t
LOGICA di CONTROLLO
V
X
V
R
(t)
-
+
DAC
a n bit
CONTATORE
a n bit
Codice
digitale di
USCITA
Clock (f
ck
)
Segnale analogico
in INGRESSO
S
R
Q
Q
Flip - Flop
E.O.C.
(End Of
Conversion)
Reset
CONVERTITORE A INSEGUIMENTO
Principio di funzionamento
V
X
V
R
(t)
-
+
DAC
a n bit
CONTATORE
a n bit
Codice
digitale di
USCITA
Clock (ck)
Segnale analogico
in INGRESSO
Logica
Up
Down
ANDAMENTO del SEGNALE
V
X
V
R
(t)
-
+
DAC
a n bit
CONTATORE
a n bit
Codice
digitale di
USCITA
Clock
Logica
Up
Down
t
V
R
(t),V
X
V
X
1 LSB
V
R
(t), segnale in
uscita dal DAC
PERDITA di ACQUISIZIONE
V
X
V
R
(t)
V
R
(t),V
X
Fronte
rapido
di V
X
Perdita di
acquisizione
Il DAC ha perso
laggancio
La parola immagazzinata dal contatore NON rappresentativa di V
X
FREQUENZA MASSIMA di AGGANCIO
in FS
0 t
in
FS
f V ) t f 2 sin(
2
V
dt
d
t =
|
.
|
\
|
t
=
Massima velocit di variazione delluscita del DAC:
ck
n
FS
ck
f
2
V
f LSB 1
clock di Periodo
LSB 1
= =
n
ck
in ck
n
FS
in FS
2
f
f cui da f
2
V
f V
t
< < t
Massima velocit di variazione dellingresso sinusoidale V
X
:
V
FS
t=0
1/f
in
CONVERTITORE ad APPROSSIMAZIONI SUCCESSIVE
V
X
V
R
(t)
-
+
DAC
a n bit
LOGICA di
CONTROLLO
SAR Successive Approximation Register
Codice
digitale di
USCITA
Clock
Segnale analogico
in INGRESSO
Start
E.O.C.
000
Esempio di approssimazioni successive
t
V
R
(t),V
X
V
X
100
V
R
(t)
V
FS
2
V
FS
0
4
V 3
FS
4
V
FS
110
101
100
Codice finale
T
2T
3T
4T
001
010
011
100
101
110
111
FREQUENZA MASSIMA del SEGNALE da CONVERTIRE
in FS
0 t
in
FS
f V ) t f 2 sin(
2
V
dt
d
t =
|
.
|
\
|
t
=
Durata della conversione :
ck
Conv
f
n
T =
| |
n
ck
in
n
FS
ck
in FS
2 n
f
5 . f cui da
2
V
5 .
f
n
f V
t
s < t
Massima velocit di variazione
di un ingresso sinusoidale
:
E fondamentale che il segnale di ingresso resti costante entro
LSB durante il tempo di conversione
Esempio : ADC a 10 bit e f
ck
=1 MHz f
in
< 16 Hz
per un segnale sinusoidale con ampiezza picco-picco pari a V
FS
PRINCIPIO della CONVERSIONE A DOPPIA RAMPA
Segnale analogico
da convertire
Tensione FISSA
di riferimento
V
X
-V
REF
-
+
R
C
V
U
S
2
S
1
, pendenza costante perch
V
REF
, R e C costanti.
V
o
1
X
U
T
RC
V
V =
RC
V
REF
RC
V
X
Pendenza
T
1 T
2
Tempo fisso (S
1
chiuso e S
2
aperto)
Tempo variabile con V
X
(S
1
aperto e S
2
chiuso)
Si misura T
2
per avere V
X
RELAZIONI TEMPO-AMPIEZZA
Note V
REF
e T
1
e misurando T
2
si risale a V
X
, pendenza costante perch
V
REF
, R e C costanti.
V
o
2
REF
1
X
o
T
RC
V
T
RC
V
V = =
RC
V
REF
RC
V
X
Pendenza
T
1 T
2
Tempo fisso Tempo variabile con V
X
1
2
REF X
T
T
V V =
Non dipende dai parametri costruttivi del circuito integratore !
CONVERTITORE A/D a DOPPIA RAMPA
V
X
-V
REF
-
+
R
C
V
o
S
2
S
1
LOGICA DI
CONTROLLO
CONTATORE
a n bit
N
E.O.C.
Start
Segnale analogico
in INGRESSO
-
+
t=0
Clock (ck)
n
REF X
2
N
V V =
TEMPI di CONVERSIONE
Il tempo di conversione, T
c
=T
1
+T
2
, varia proporzionalmente a V
X
:
T
Cmin
quando V
X
= 0V T
Cmin
= T
1
T
Cmax
quando N=2
n
, cio T
1
=T
2
ck
n
max C
f
2
2 T =
Velocit di conversione relativamente bassa
Esempio : DAC a 10 bit e f
ck
=1 MHz (periodo 1 s)
T
cmax
~ 2 ms ~ 500 conversioni/s
SIGNIFICATIVITA DELLA CONVERSIONE
anche con V
X
VARIABILE
T
1
V
IN
T
2
|V
X
|
|V
REF
|
T
1
V
o
T
2
1
X
U
T
RC
V
V =
1 X
1
T
0
X
U
T V
RC
1
dt
RC
) t ( V
V = =
}
n
REF X
2
N
V V =
Segnale allingresso
Segnale alluscita
(dopo lintegrazione)
La parola digitale che si ottiene alla
fine della conversione rappresenta
il VALORE MEDIO del segnale
allingresso nellintervallo T
1
SIGNIFICATIVITA DELLA CONVERSIONE
anche con V
X
VARIABILE
T
1
V
IN
T
2
|V
X
|
|V
REF
|
T
1
V
o
T
2
1
X
U
T
RC
V
V =
1 X
1
T
0
X
U
T V
RC
1
dt
RC
) t ( V
V = =
}
n
REF X
2
N
V V =
Segnale allingresso
Segnale alluscita
(dopo lintegrazione)
La parola digitale che si ottiene alla
fine della conversione rappresenta
il VALORE MEDIO del segnale
allingresso nellintervallo T
1
CONVERTITORE Flash
-
+
-
+
-
+
-
+
-
+
-
+
-
+
V
X
Segnale analogico
in INGRESSO
C
O
D
I
F
I
C
A
T
O
R
E
.
L
O
G
I
C
O
3R/2
R
R
R
R
R
R
R/2
V
FS
D
3
D
2
D
1
Per fare un
convertitore a n bit
occorrono 2
n
-1
comparatori !
Viene confrontato
in parallelo da
(2
n
-1) comparatori
CONVERTITORI NON-LINEARI
Segnale di ingresso
Con ADC lineare
occorrono 20 bit
Si preferisce una codifica
NON LINEARE
in cui la risoluzione sia una
percentuale fissa della ampiezza
del singolo campione
10 V
10 mV
Risoluzione di
0.1% 10 mV
Risoluzione di
0.1% 10 V
! 2 10
V 10
V 10
20 6
~ =