Sei sulla pagina 1di 1

Compito N.

1 FONDAMENTI DI INFORMATICA - PROVA DI ARCHITETTURE


prova di esame del 10 gennaio 2014, durata 90 minuti
————–
N.B. Negli esercizi X indica la cifra meno significativa non nulla del proprio numero di matricola

1) Si consideri una notazione binaria in virgola mobile a 16 bit, con (nell’ordine da sinistra a destra) 1 bit per il segno (0=positivo),
e bit per l’esponente, rappresentato in notazione eccesso 2e−1 , ed i rimanenti bit per la parte frazionaria della mantissa che
normalizzata tra 1 e 2.
a) Calcolare il valore minimo emin di e che consente di rappresentare entrambi i numeri a = 1050.789E +24 e b = a·2−290 ;
b) calcolare, nella rappresentazione data con e = emin , gli estremi dell’intervallo di numeri non rappresentabili che circonda
lo zero, specificando per ciascun estremo l’ordine di grandezza binario e decimale e indicando se esso è compreso o no
nell’inervallo;
b) dato il numero k = (5X4)10 , rappresentare il numero r = k ∗ 24X nella notazione data;
c) dato il numero s rappresentato rappresentato nella notazione data dalla stringa esadecimale C1X7 rappresentare in eccesso
215 l’intero m che lo approssima per eccesso;
d) calcolare una stima degli errori relativo ed assoluto che si commettono rappresentando nella notazione data un numero
dello stesso ordine di grandezza di a.
N.B. MOTIVARE LE RISPOSTE ILLUSTRANDO SCHEMATICAMENTE IL PROCEDIMENTO

2) Si consideri una cache associativa ad insiemi ad otto vie, della capacità netta di 8MB, in un sistema con indirizzi a 32bit e blocchi
di memoria di 128 Byte:
a) determinare il numero di slot della cache e la struttura dell’indirizzo e della slot, specificando la dimensione dei vari
campi in bit o byte;
b) determinare, esprimendolo in decimale, il numero di slot in cui entra il blocco contenente il byte di indirizzo esadecimale
A7X0X5AX, specificando anche la posizione del byte nel blocco;
c) specificare quante slot dovrebbe avere una cache associativa ad insiemi a 2 vie per avere la stessa capacità netta;
d) supponendo che la memoria centrale abbia la dimensione massima, calcolare la probabilità trovare un determinato byte
in cache, esprimendola sia come potenza di 2 che come percentuale approssimata.
N.B. MOTIVARE LE RISPOSTE ILLUSTRANDO SCHEMATICAMENTE IL PROCEDIMENTO

3) Con riferimento ai bus ed alla gestione dell’I/O, indicare quali tra le seguenti affermazioni sono corrette:
A) il protocollo di full handshake è caratteristico dei bus sincroni;
B) un bus seriale che lavora a 4 GHz ha una banda di 500 MB/s;
C) nell’architettura Intel i dispositivi di I/O sono connessi al South Bridge;
D) a parità di frequenza un bus parallelo ha sempre una banda maggiore rispetto ad uno seriale;
E) il bus PCI è un bus sincrono;
F) l’I/O tramite DMA impegna la CPU in misura minore rispetto all’I/O con interrupt;
G) un segnale S# è negato quando il suo livello è alto;
4) Con riferimento alla logica digitale e alle memorie, indicare quali tra le seguenti affermazioni sono corrette:
A) un multiplexer con n ingressi di controllo ha 2n uscite;
B) una coppia (Dual-Channel) di DIMM DDR a 500 MHz ha una banda complessiva di 16 GB/s;
C) una funzione booleana di 8 variabili in prima forma canonica può avere 200 mintermini;
D) le memorie flash sono più veloci delle memorie dinamiche;
E) una porta NOR con i due ingressi collegati tra loro si comporta come una porta NOT; ;
F) le memorie flash sono più veloci delle memorie statiche;
G) una funzione booleana di 8 variabili in prima forma canonica può avere 0 mintermini;
H) una porta NAND con i due ingressi collegati tra loro si comporta come una porta NOT;
5) Con riferimento ai dispositivi di memoria di massa ed ai codici a correzione di errore, indicare quali delle seguenti affermazioni
sono corrette:
A) il codice ASCII rappresenta un superamento del vecchio codice UTF-8;
B) un DVD ha molte migliaia di cilindri;
C) in un disco magnetico la velocità di trasferimento dipende dalla velocità di rotazione;
D) i tempi di accesso dei moderni dischi magnetici sono dell’ordine dei decimi di secondo;
E) un codice con distanza di Hamming pari a 5 permette di correggere errori doppi;
F) una configurazione RAID 5 con quattro dischi ha una capacità maggiore di una RAID 1 realizzata con gli stessi dischi;
G) un codice con distanza di Hamming pari a 5 permette di rivelare errori quadrupli;;
6) Con riferimento all’architettura della CPU, indicare quali tra le seguenti affermazioni sono corrette:
A) una pipeline riduce la latenza delle istruzioni per un fattore pari al numero degli stadi;
B) le architetture superscalari consentono di ridurre la latenza di esecuzione delle istruzioni;
C) il Pentium 4 è un’architettura RISC;
D) il Pentium 4 è un’architettura multiscalare;
E) le CPU multicore hanno sempre cache L2 separate;
F) con forte località spaziale si intende alta probabilita di accedere più volte in tempi vicini ad uno stesso indirizzo;
G) l’avvento delle CPU multicore ha consentito di abbassare la frequenza di clock;