ESAME DI Docente Prof.

Mauro Olivieri

Nome: Data:

1. utilizzando un banco di 8 registri a 4 bit come core pre-progettato, progettare un sistema

digitale sequenziale che si interfaccia con esso ed esegue la seguente specifica:
for (i=0; i<6; i++)
banco_registri[i] =
(banco_registri[i+1] + banco_registri[i+1])+ banco_registri[i+2]) - 1
si richiede la specifica a livello RTL in VHDL, lo schema a blocchi del data-path, e la
tabella di transizione degli stati dell’unita’ di controllo.
2. Supponendo di dover rifare il progetto servendosi di un microprocessore dotato di registri
interni, si traduca in un linguaggio assembler elementare il programma di cui al punto 3 e
si valuti il numero totale di cicli di clock per eseguire il codice, supponendo tutte le
istruzioni a latenza 1, branch penalty di 5 cicli, e una unita’ di branch prediction con miss
rate del 6%.
3. si dia la definizione di speed-up e la legge di hamdal, facendo un esempio diverso da quelli
visti a lezione.

Tempo: 2h
La leggibilita’ e l’organizzazione dell’elaborato costituisce elemento di valutazione.