FORMULARIO DI ELETTRONICA Classificazione dei materiali: isolanti > 105; semiconduttori 10-3 < < 105; conduttori <

lt; 10-3. I semiconduttori sono gli elementi della IV colonna: silicio, germanio, carbonio. Conducibilit = qn n + qpp. Resistivit definita come l'inverso della conducibilit. Densit di corrente j=I/A=qnv d/LA; ni2 = BT3exp (-Eg/kt) Eg=energia minima per rompere il legame covalente. Nei semiconduttori ho due contributi di corrente j= qn n E+ qppE, n > p. Ni1010. Il livello che raggiungono gli elettroni all'interno di una banda prende il nome di Energia di Fermi. Solo per T=0 abbiamo che gli elettroni occupano ordinatamente ogni livello; per T>0 pu succedere che alcuni elettroni saltino al livello superiore a quello di EF. Per un semiconduttore intrinseco EF nel mezzo della zona proibita; nei semiconduttori di tipo n pi alta, e viceversa nei semiconduttori p. Nei semiconduttori si forma un elettrone libero e una lacuna mobile; negli altri ione fisso + elettrone fisso. Se drogo i donatori ho: n=N D; p=ni2/ND . Se drogo gli accettori ho p=NA e n=ni2/NA: legge di azione di massa: pn=ni2. L'espressione pi generale della corrente con al suo interno la corrente di conduzione e di deriva : j= qn nE+ qppE + qDnn/x qDpp/x.=>Dn/n + Dp/p = kT/q=26mV.Diodo: iD=Is(exp(VD/VT) -1). Se lo polarizzo direttamente ho che scorre corrente se supero V g. Se lo contropolarizzo ho che la zona di svuotamento si allarga. S => i => V g . Schottky: Vg=0.2V Una delle regioni di semiconduttore del diodo a giunzione pn viene sostituita da un metallo in modo da formare una giunzione metallo-semiconduttore. Una regione n+ viene aggiunta al catodo per ottenere un contatto di tipo ohmico (un contatto tra un metallo e un semiconduttore debolmente drogato di tipo raddrizzante ovvero presenta una caratteristica i-v simile a quella di un diodo a giunzione a causa della formazione di una barriera di potenziale simile a quella presente in un diodo a giunzione. Tuttavia un contatto fra un metallo e un semiconduttore fortemente drogato di tipo ohmico, ovvero presenta una caratteristica i-v lineare e pu essere assimilato ad una resistenza di valore ridotto. Tale resistenza rappresenta uno dei contributi alla resistenza parassita R S. Il diodo schottky entra in conduzione per tensioni molto minori rispetto ad un diodo a giunzione pn. Inoltre la carica immagazzinata in in polarizzazione diretta po molto minore. Diodo a giunzione pn: pu essere realizzato a partire da una fetta (wafer) di semiconduttore di tipo n con concentrazione di atomi donatori N D, i cui vengono introdotti in modo selettivo atomi di tipo accettore con concentrazione NA > ND, in modo che una regione della fetta diventi di tipo p. La superficie di separazione fra p ed n prende il nome di giunzione. La concentrazione di lacune molto elevata nella regione p mentre molto bassa nella regione n, mentre gli elettroni sono pi concentrato nella regione n rispetto alla regione p. Quindi le lacune si diffonderanno dalla regione p alla regione n mentre gli elettroni dalla regione n alla regione p. Se questa diffusione continuasse indisturbata alla fine avremmo una concentrazione uniforma di lacune e di elettroni nell'intero semiconduttore e la giunzione pn cesserebbe di esistere. A questa diffusione legata una corrente detta appunto di diffusione. A questa si oppone un'altra corrente detta corrente di deriva: man mano che le lacune si diffondono da o verso n ( gli elettroni dalla zona n a p) lasceranno nella regione p (n per gli elettroni) degli atomi accettori mobili con carica negativa (atomi donatori con carica positiva, elettroni). Si forma nelle immediate vicinanze della giunzione una regione con densit di carica spaziale detta regione o strato di svuotamento. Sappiamo che ad una regione con densit di carica C (C/ cm3) associato un campo elettrico E (V/cm) secondo la legge di Gauss E= C /s, dove con s indichiamo la permittivit del semiconduttore. Integrando otteniamo E(x)=1/ s C(x)dx. Il valore di densit di carica della regione p -qN A da x=0 fino a -x P, mentre nella regione n qN D da x=0 fino a x N. La condizione di neutralit di carica della struttura si avr con qN Axp=qNDxn. Il campo elettrico proporzionale all'integrale della densit di carica ed nulla nelle regioni esterne alla regione di carica spaziale: il potenziale di giunzione ai capi della regione di carica spaziale j=-E(x)dx=VTln(NAND/ni2) dove VT=kT/q la tensione termica definita nell'introduzione. Possiamo adesso calcolare l'ampiezza della regione di svuotamento in funzione del potenziale: wdo=(xn-xp)= [2s/q(1/NA + 1/ND) j] e si nota immediatamente che dipende principalmente dal valore del drogaggio relativo alla regione meno drogata. Poich la corrente ai terminali deve essere nulla, si stabilisce un equilibrio all'interno della regione di svuotamento, dove il flusso di diffusione delle lacune bilanciato dal flusso di deriva delle lacune (stessa cosa per gli elettroni). Quando si applica una tensione ai terminali la barriera di potenziale viene modificata, causando una perturbazione delle condizioni di equilibrio e provocando un flusso di corrente ai terminali. Il diodo agisce in maniera simile ad una valvola: permette alla corrente di fluire liberamente in una direzione, mentre ne blocca lo scorrimento nel verso opposto. Analizziamo la relazione fra corrente di diodo e tensione ai terminali, ovvero la caratteristica i-v del diodo. La corrente dovuta alla tensione applicata al diodo. Le regioni neutre del diodo offrono una bassa resistenza e praticamente tutta la tensione esterna cade ai capi della regione spaziale. Una tensione positiva riduce la barriera di potenziale per gli elettroni e le lacune dando origine ad una corrente che attraversa la giunzione. Un potenziale negativo provoca un aumento della barriera di potenziale, ma la corrente che ne deriva aumentata di poco. La caratteristica del diodo non lineare: per tensioni negative il pratica il diodo non conduce, sicch iD 0. Per valori positivi la corrente assume ancora valori prossimi a zero finch la tensione rimane inferiore a 0.5-0.7 V. Per tensioni maggiori la corrente aumenta rapidamente e la tensione ai capi pressoch indipendente dai livelli di corrente. La tensione minima affinch il diodo conduca prende il nome di tensione di soglia del diodo. Per tensioni inferiori a -0.1V la corrente tende alla costante -IS detta corrente di saturazione(inversa) del diodo. L'equazione di ID quella che abbiamo visto all'inizio. Se V D<0 si dice che il diodo funziona in polarizzazione inversa: solo una piccola quantit di corrente, approssimativamente pari a I S fluisce attraverso il diodo, ma assume valori talmente bassi che si ritiene che il diodo non conduca, ovvero sia spento. I D IS0. In un diodo reale la corrente inversa maggiore di IS di alcuni ordini di grandezza, iD non satura ma cresce gradualmente con la tensione inversa a causa dell'incremento della zona di svuotamento. VD>0 il diodo funziona in polarizzazione diretta. Un'altra corrente fluisce attraverso il diodo i DIS exp(VD/VT). La corrente del diodo cresce esponenzialmente con la tensione applicata per tensioni di polarizzazione maggiori di 4V T. Per incrementare di 10 volte la corrente sufficiente un incremento di tensione di 60mV. Nei diodi reali la corrente di saturazione dovuta alla generazione di coppie elettrone-lacuna nella regione di svuotamento ed proporzionale alla sua ampiezza. Poich la regione di svuotamento proporzionale all'aumentare della corrente inversa, la corrente di polarizzazione inversa non raggiunge il valore costante. Si verifica un graduale aumento della corrente di polarizzazione inversa all'aumentare della polarizzazione inversa I S=IS0(1 + VR(j). All'aumentare della tensione inversa, aumenta l'intensit del campo elettrico all'interno della regione di svuotamento finch il diodo non entra nella regione di rottura. L'innesco del processo di rottura rapido e la corrente aumenta rapidamente per ulteriori incrementi di tensione inversa La tensione di rottura assume valori compresi nell'intervalli 2V Vz 2000V. In condizioni di rottura il diodo pu essere rappresentato da un modello con un generatore di tensione V z collegato in serie ad una resistenza R z che assume valori molto ridotti (Rz<100). MOSFET: il condensatore MOS costituisce il cuore del transistore MOSFET. L'elettrodo superiore viene realizzato con un metallo(alluminio) oppure con silicio policristallino ad elevato drogaggio.. Tale elettrodo prede il nome di gate. Lo strato opposto stato realizzato a partire da una regione di semiconduttore di silicio, substrato o body, e costituisce il secondo elettrodo del condensatore. L'elettrodo di gate separato dal substrato di semiconduttore da un sottile film di isolamento. Supponiamo di applicare una tensione di gate positiva: all'aumentare della tensione V g le lacune vengono respinte dalla superficie, finch la concentrazione superficiale non diventa inferiore al valore relativo alle regioni interne del substrato: questa condizione detta di svuotamento : la regione sottostante l'elettrodo di gate risulta svuotata di portatori liberi. La profondit della regione di svuotamento pu assumere valori compresi tra frazioni di micron e diverse decine di micron in funzione della tensione applicata e del drogaggio del substrato. Se progressivamente aumentiamo la tensione positiva all'elettrodo di gate gli elettroni nel substrato vengono attratti verso la superficie. Per un dato valore della tensione la concentrazione superficiale di elettroni diventa maggiore della concentrazione di lacune : si forma uno strato di inversione superficiale di elettroni e la regione in prossimit dell'interfaccia ossido-silicio, originariamente di tripo p, diventa di tipo n. L'elevata concentrazione di elettroni nello strato di inversione dovuto ai processi di generazione di coppie elettrone-lacunaall'interno della regione di svuotamento. Al carica positiva dello strato di inversione prende il nome di tensione di soglia VTN. NMOS: viene realizzato inserendo due diffusioni di tipo n molto drogate (n+) alla struttura di base del condensatore MOS. Le diffusioni sono in grado di fornire elettroni che possono muoversi al di sotto della regione di gate se ai terminali della struttura sono applicate delle tensioni opportune: le tensioni che interessano la polarizzazione del dispositivo sono V GS=VG-VS, VDS=VD-VS e VSB=VS-VB. Nelle condizioni di funzionamento pi frequentemente usate nel transistor queste tensioni sono positive. Si consideri che le regioni di source e drain formano una giunzione pn con il substrato. Queste giunzioni vengono sempre mantenute in condizioni di polarizzazione inversa per evitare iniezioni di portatori e per isolare i dispositivi adiacenti presenti nei circuiti integrati. La tensione applicata al substrato VB deve essere quindi inferiore alle tensioni di source e drain, in modo da polarizzare inversamente le due giunzioni pn. Al terminale di gate applichiamo una tensione v GS=VGS costante e di valore molto inferiore alla tensione di soglia V TN: le regioni di source e drain sono collegate tra loro per mezzo di due giunzioni pn con l'anodo in comune, quindi solo una debole corrente di saturazione fluisce attraverso questi due terminali. Per valori di V GS prossimi ma ancora inferiori a V TN, si forma una regione di svuotamento nella zona sottostante l'elettrodo di gate, che si unisce alle regioni di svuotamento associate alle giunzioni di source e drain e la corrente tra s e d ancora trascurabile. Quando VGS supera la tensione di soglia nel canale di forma uno strato di inversione costituito da elettroni provenienti dalle regioni di source e drain, che collega elettricamente le due regioni. Se applichiamo tra S e D una tensione V DS>0, viene indotto un campo elettrico nel canale: gli elettroni dello strato di inversione vengono spinti dal campo elettrico verso la zona di drain dando origine dad un fluzsso di corrente tra i due terminali. Convenzionalmente la corrente nel canale nel transistor NMOS ha verso opposto al flusso di elettroni: entra nel terminale di drain, attraversa il canale ed esce dal terminale di source. Il terminale di gate isolato dal canale e in condizioni stazionarie i G=0. Quindi per avere un flusso significativo di corrente nel canale necessario applicare una opportuna tensione di gate. Una tensione di gate maggiore di V TN provoca un arricchimento delle cariche mobili nel canale: per tale motivo questi dispositivi prendono il nome di MOSFET ad arricchimento. La regione di collettore generalmente deve dissipare potenza maggiore rispetto alla regione di emettitore; l'emettitore ha un livello di drogaggio maggiore rispetto a quello del collettore. Regione Lineare: iG e iB assumono valori trascurabili e possono essere considerate nulle. i S=iD: L'espressione della corrente che attraversa D ed S pu essere ricavata analizzando il flusso di cariche nel canale. La carica per unit di lunghezza in un punto arbitrario del canale : Q'= -WCox''(Vox-VTN) C/cm per VoxVTN. Cox''=ox/Tox la capacit relativa all'ossido per unit di area. Tox=spessore dell'ossido; W=larghezza del canale. Vox= VGS-V(x), dove il secondo componente rappresenta il potenziale di un punto del canale di ascissa x, riferito al source. Affinch si formi lo strato di inversione deve essere V(x) > VTN=>Q' nulla per valori di Vox inferiori a VTN. In prossimit della regione di source abbiamo Vox=VGS, mentre in prossimit del drain abbiamo Vox=VGS-VDS. i(x)=Q'(x)Vx(x) la corrente di deriva degli elettroni in un generico punto x. ID=nC''ox W/L (VGS-VTN-VDS/2) VDS = Kn(VGS-VTN-VDS/2)VDS, Kn = Kn'W/L, Kn'=nCox''sono detti parametri di transconduttanza. Tali equazioni rimangono tali finch V GS-VDSVTN ovvero VGS-VTNVDS0. Le caratteristiche di uscita per un generico dispositivo a tre terminali rappresentano il grafico della corrente del terminale di uscita (i D nel nostro caso) in funzione alla tensione relativa alla porta di uscita (V DS). Per piccoli valori di tensione drainsource :VDS<<VGS-VTN, l'equazione pu essere semplificata con : iDnCox''W/L(VGS-VTN)VDS; iD risulta quindi direttamente proporzionale alla tensione VDS ai capi del dispositivo. In FET pu quindi essere assimilato a un resistore connesso trai terminali S e D, il cui valore controllato dalla tensione fra gate e source. La resistenza di conduzione definita da R on= [ iD/VDSVDS0]-1punto Q= {1/[Kn' W/L (VGS-VTN)]} e tale espressione pu essere ottenuta anche calcolando il rapporto V DS/iD. Regione di saturazione: quando la tensione di drain supera la condizione limite della regione lineare, la corrente non continua ad aumentare con la tensione ma satura ad un valore costante. Infatti nel caso in cui VDS=VGS-VTN, o strato di inversione scompare in prossimit del drain e tale condizione detta strozzamento del canale. Per valori maggiori di V DS, lo strato di svuotamento di forma solo in una parte della regione di canale, quindi il collegamento tra S e D viene a mancare. Ci si potrebbe aspettare che la corrente si annulli, invece ci non si verifica, anzi la corrente rimane costante. Questa condizione detta regione di saturazione di pinch-off. Tale la regione in cui il MOSFET viene polarizzato quando impiegato come amplificatore. V DS= VGS-VTN iD=Kn'W/2L(VGS-VTN)2 per VDS VGS-VTN. Il valore di tensione presso cui si verifica lo strozzamento : VDSAT=VGS-VTN. Un parametro importante per il MOSFET la transconduttanza definita come gm=diD/dVGSpunto Q= Kn' W/L(VGS-VTN)= 2ID/(VGS-VTN) in cui il risultato stato valutato in corrispondenza del punto di lavoro Q: interessante notare che g m=1/Ron. possibile realizzare anche transistor MOSFET con tensione di soglia V TN0: tali dispositivi sono detti MOSFET a svuotamento: in essi per VGS=0 la corrente di drain 0 e per interdire il dispositivo occorre applicare una tensione VGS negativa. Fin'ora abbiamo supposto VSB=0 e in tal caso il MOSFET si comporta come un dispositivo a tre terminali. Se VSB0 => le caratteristiche i-v dipendono dal valore di V SB a causa della dipendenza della tensione di soglia da V SB. Questo fenomeno di chiama effetto body ed descritto dall'espressione: V TN=VTD+(VSB2F)-(2F) dove il parametro relativo all'effetto body e 2 F il parametro relativo al potenziale superficiale. =C ox''/Cd, con Cd la capacit associata alla regione di svuotamento. Regione di interdizione: iD=0 per VGS VTN. BJT: la sua struttura consiste nella successione di tre regioni di materiale semiconduttore a drogaggio alternato di tipo p ed n: teli regioni sono dette emettitore E, base B e collettore C. La base sempre drogata in maniera inversa rispetto alle altre due parti. Il suo funzionamento di pu comprendere analizzando una sezione trasversale del transistor npn: nella condizione di funzionamento normale la maggior parte della corrente entra dal terminale terminale di collettore, attraversa la regione di base ed esce dal terminale di emettitore. Una piccola corrente entra anche dal terminale di base ed esce dall'emettitore. La zona pi importante la regione di base: il flusso di portatori in questa regione definisce le caratteristiche i-v del transistor. Le caratteristiche i-v del BJT hanno un aspetto molto simile alle caratteristiche di uscita di un FET; differenza fondamentale : una corrente significativa deve essere fornita al terminale di base del BJT, mentre nel FET la corrente di ingresso al terminale di gate nulla in condizioni stazionarie. La base che separa le giunzioni pn molto sottile e determina l'interazione dei due diodo e ci il fenomeno fisico che sta alla base del funzionamento del BJT: la regione n dell'emettitore inietta nella regione p della base: quasi tutti gli elettroni iniettati attraversano la base e vengono estratti dalla regione n del collettore: le tensioni VBE e VBC applicate alle due giunzioni pn determina le correnti nel transistor bipolare e se positive polarizzano direttamente le giunzioni. Le correnti ai terminali sono iC, iE, iB e e si muovono in direzione positiva. La tensione VBE determina la corrente di emettitore iE, che rappresenta la corrente totale che attraversa la giunzione base-emettitore. Questa corrente ha due componenti: la maggiore la corrente diretta di trasporto i F che entra nel terminale di collettore, attraversa la base ed esce dall'emettitore- La corrente di collettore i C pari a i F: iC=iF=IS[exp(VBE/VT)-1]. IS indica la corrente di saturazione del transistor. La seconda componente la corrente proveniente dal terminale di base, proporzionale alla corrente i F: iB=iF/F. Il parametro F detto guadagno di corrente diretto a CE e assume valori nell'intervallo 10 F 500. La corrente di emettitore pu essere calcolata con i C + iB=iE, iE=iF+iF/F=IS/F[exp(VBE/VT)-1]. Il parametro F detto guadagno diretto di corrente a CB e assume valori 0.95 F 1. I parametri possono essere calcolati per mezzo delle relazioni F=iC/iB =>iC=FiB e iE=(F+1)iE e il secondo F=F/(F+1)=iC/iE => iC=FiE. Si pu subito notare che il transistor amplifica la corrente di base secondo il fattore F (che molto maggiore di 1), mentre le correnti di emettitore e di collettore sono praticamente uguali, poich F1. Si consideri il caso in cui applichiamo una tensione V BC mentre la giunzione BE viene polarizzata nulla. La tensione VBC determina la corrente iC. La maggior parte delle correnti di collettore, la corrente inversa di trasporto i R, entra nel terminale di emettitore, attraversa la base ed esce dal collettore. La corrente i R assume valori simili a iF: iR=IS[exp(VBC/VT)-1] e iE=-iR in cui la tensione che controlla la corrente V BC. Esiste per una seconda componente che proviene dal terminale di base: i B=iR/R dove R detto guadagno di corrente inverso a CE, 0 R 10. La corrente di collettore pu essere trovata dall'espressione delle correnti di base e collettore: iC=-IS/R[exp(VBC/VT)-1] in cui R detto guadagno di corrente inverso a CB: i valori tipici di questo parametro sono 0 R 0.95. Dalle espressioni delle correnti di collettore, emettitore e base relative al funzionamento diretto e inverso, si ricavano le espressioni delle correnti totali ai terminali per un transistore npn in condizioni arbitrarie di polarizzazione: i C=IS[exp(VBE/VT) - exp(VBC/VT)]-IS/ R[exp(VBC/VT)-1]; iE=IS[exp(VBE/VT)-exp(VBC/VT)]+IS/ F[exp(VBE/VT)-1]; iB=IS/R[exp(VBE/VT)-1]+IS/ R[exp(VBC/VT)-1]. Da questo sistema di tre equazioni notiamo che sono necessari tre parametri, per caratterizzare un dispositivo: IS, F e R. Il termine che compare nelle correnti di collettore e di emettitore iT=IS[exp(VBE/VT)-exp(VBC/VT)] rappresenta la corrente trasportata attraverso la regione di base del transistor. Il comportamento del BJT rappresentato completamente da: caratteristiche di uscita, che rappresentano la relazione tra corrente di collettore e tensione VCE, oppure tra iC e VCB; caratteristiche di trasferimento, che fanno riferimento alla relazione tra iC e VBE. Output Car.: a emettitore comune la base del transistor pilotata da un generatore di corrente costante e le caratteristiche di uscita rappresentano il grafico di iC in funzione di VCE per il transistor npn (iC in funzione di VEC nel pnp) usando la corrente di base iB come parametro. Notiamo che il punto di lavoro, ovvero la coppia (IC, VCE) rappresentato da un punto nelle caratteristiche di uscita. V CE0. Per iB=0 il transistor interdetto; per valori di i B maggiori di zero la corrente i C aumenta con iB. Per VCE VBE il transistore si trova nella regione attiva diretta, e la corrente di collettore indipendente da VCE ed approssimativamente pari a iCFiB. Per VCEIS[exp(VBE/VT)-exp(VBC/VT)] il transistor entra nella regione di saturazione, in cui la tensione tra i terminali di collettore e di emettitore assume valori ridotti. Nel terzo quadrante V CEo i ruoli di collettore e dell'emettitore si invertono. Per V CBVCE0 il transistore rimane in saturazione. Per V CEVCB il transistore entra nella regione attiva inversa, in cui le caratteristiche i-v diventano nuovamente indipendenti da VCE e iC-(R+1)iB. Le caratteristiche di trasferimento a CE rappresentano la relazione tra corrente di collettore e VBE del transistore. praticamente identica a quella di un diodo a giunzione; questa circostanza pu anche essere espressa matematicamente ponendo V BC=0 nell'espressione della corrente di collettore. iC=IS[esp(VBE/VT)-1]. sufficiente una variazione di VBE pari a soli 60mV per produrre una variazione della corrente di collettore di un fattore 10. Regione di interdizione: la regione di funzionamento pi semplice in cui entrambe le giunzioni sono polarizzate inversamente. Nella regione di interdizione si ha V BE 0 e VBC 0. Assumiamo anche VBE<-4kT/q, VBC<-4kT/q= -0,1V. Le equazioni delle correnti risultano essere semplificate a: i C= IS/R; iE=-IS/F; iB=iE-iC .In tale regione la corrente ai terminali (iC, iE, iB) sono costanti e tipicamente inferiori alla corrente di saturazione. Si soliti assumere che il transistor in condizioni di interdizione sia spento con correnti ai terminali nulle: rappresenta lo stato di 'interruttore aperto' ed frequentemente usata come uno dei due stati logici dei circuiti digitali. Regione attiva diretta: probabilmente la condizione pi importante di funzionamento di un BJT, in cui la giunzione BE polarizzata direttamente mentre la giunzione BC polarizzata inversamente (VBE 0, VBC 0)e in tale regione il transistor presenta un elevato guadagno di tensione, di corrente e di potenza. Nella maggior parte dei casi si ha che V BE 4kT/q = 0,1V e VBC -4kT/q = -0,1V. Le equazioni delle correnti sono semplificate con: i C=ISexp(VBE/VT); iE= IS/Fexp(VBE/VT) e iB=IS/Fexp(VBC/VT);

appare evidente la dipendenza di tipo esponenziale tra le correnti ai terminali e la tensione V BE. Nella regione attiva diretta tutte le correnti ai terminali hanno la stessa forma della corrente del diodo e sono controllate dalla tensione su BE, mentre risultano indipendenti da VBC. IC pu essere descritta da un generatore di corrente pilotato da V BE e indipendente da VBC. Si possono trovare anche altre relazioni importanti: iC=FiE; iC=FiB => iE=(F+1)iB. Inoltre la corrente di collettore aumenta leggermente al variare di VCE poich l'aumentare di essa contro-polarizza ulteriormente la giunzione tra collettore e base, riducendo ulteriormente la base. Regione attiva inversa: nella regione attiva inversa i ruoli dei terminali di collettore e di emettitore sono invertiti: V BE0 e VBC0. Possiamo assumere che sia exp(V BE/VT)<<1, otteniamo quindi le seguenti relazioni semplificate: iC= -IS/Rexp (VBC/VT); iE= -Isexp(VBC/VT); iB=IS/Rexp(VBC/VT) da cui abbiamo pure iE=-RiB e iE=RiC. Le tensioni di base e collettore differiscono solo per la caduta di tensione di 0.7V relativa a tale diodo. Regione di saturazione: in questo modo di funzionamento entrambe le giunzioni sono polarizzate direttamente e la caduta di tensione tra collettore ed emettitore tipicamente molto piccola. La tensione di V CE in tali condizioni detta tensione di saturazione del transistor: V CESAT per l'npn, ovvero VECSAT per il pnp. Le equazioni delle correnti semplificate sono: i C=ISexp(VBE/VT)-IS/Rexp(VBC/VT); iB=IS/Fexp(VBE/VT)+IS/Rexp(VBC/VT). Per le tensioni abbiamo VBE=VTln[(iB+iC-RiC)/(IS(1/F+ (1- R)))]; VBC=VTln[(iB-iC/F)/(IS(1/R)(1/F+ (1- R)))] => VCE=VBE-VBC e da tale espressione otteniamo l'equazione della tensione di saturazione del transistor npn: VCESAT=VTln[F((R+1)iB+iC)/(R+1)2(FiB+iC)] per iB>iC/F. Tale rapporto rappresenta la corrente di base necessaria per mantenere il transistore in regione attiva diretta. Il valore del rapporto i C/iB in condizioni di saturazione detto beta forzato FOR, per il quale risulta FOR F. L'esame delle caratteristiche di uscita nella regione attiva diretta mostra che la tensione e la corrente del transistore assumono valori costanti. Ma in un dispositivo reale si ha invece una pendenza positiva. Risultati sperimentali mostrano che prolungando le rette otteniamo un unico punto di intersezione con l'asse delle tensioni corrispondente alla Tensione di Early, mentre il fenomeno prende il nome di effetto di Early. I valori usuali di VA sono:15V VA 150V. La dipendenza della iC dalla tensione VCE pu essere inclusa nel modello matematico ottenendo: iC=IS [exp (VBE/VT)] (1+VCE/VA); F=0(1+VCE/VA); iB=IS/F0[exp(VBE/VT)]. La causa di tale fenomeno la variazione dello spessore di base W B indotta dalla tensione VBE: al crescere della tensione inversa ai capi della giunzione CE, lo spessore della regione di svuotamento aumenta e lo spessore della base diminuisce: tale meccanismo detto modulazione dello spessore di base. Un aumento della tensione inversa causa una riduzione dello spessore di base da WB a WB'. La corrente iC inversamente proporzionale allo spessore di base=> una riduzione di WB determina un incremento della corrente di trasporto iT. L'effetto early riduce la resistenza di uscita di un BJT e determina un limite significativo al fattore di amplificazione di un BJT. La transconduttanza di un BJT data da g m=IC/VT. Amplificatori: il guadagno di tensione AV di un amplificatore viene definito dalla tensione di ingresso e quella di uscita. AV=Vo/VS. Ai=io/iS detto guadagno di corrente. Il guadagno di potenza definito dal rapporto tra la potenza in uscita fornita al carico e la potenza in ingresso P i fornita dal generatore. AP=P0/Pi= V0Io/VSIS=AVAi. Gli amplificatori devono essere opportunamente polarizzati in modo da garantire il funzionamento nella regione di linearit. Se l'ingresso e l'uscita sono in fase il dispositivo prende il nome di amplificatore non invertente. Il BJT un ottimo amplificatore quando si trova in regione attiva diretta. I FET devono essere polarizzati in regione di saturazione per poter essere usati come amplificatori. Per quanto riguarda i condensatori all'interno del circuito dell'amplificatore, possono essere considerati tutti tendenti all'infinito in quanto in tal modo la reattanza della pulsazione del canale pu essere trascurata. Modello Piccoli segnali BJT: vBE= VBE+vbe; vCE=VCE+vce; iB=IB+ib; iC=IC+ic. Le equazioni di partenza sono i b=gvbe+grvce; ic=gmvbe+g0vce. I parametri che compaiono nelle equazioni sono: g =Ic/0VT, 0=F/[1-ic(1/FF/ic)Q]; gr=0; gm=ICVT; g0=IC/(VA+vCE).Inoltre le correnti sono date dalle equazioni iC=IS[esp(VBE/VT)][1+VCE/VA]; iB=iC/F; F=F0[1+VCE/VA]. Modello piccoli segnali FET: le equazioni del sistema che vogliamo calcolare sono: ig=gvgs+grvds; id=gmvgs+g0vds. I parametri che compaiono nelle equazioni si calcolano con: g=gr=0, gm=2ID(VGS-VTN), g0=IC/(1/+VTS), r0=1/g0. Valori per amplificatori: CE(BJT)= Av0:-gmRL/(1+gmRE); Avtot:Av0Rin/(R1+Rin); Rin: RB//r(1+gmRE); ROUT:RC//r0(1+gmRE); Ai:-0; Amplif Segnale Ingresso: 1/200(1+gmRE)v; RL:r0//RC//R3; RB=R1//R2; CS(FET)= Av0: -gmRL/(1+gmRS); Avtot: Av0[Rin/(R1+Rin)]; Rin: RG; ROUT:RD//r0(1+gmRS); Ai: ; Amp. Segnale Ingresso: 1/5(VGS-VTN)(1+gmRS). CB(BJT)= Av0:gmRL; AVTOT:[gmRL/(1+gmRTh)][R6/(R1+R6)]; Rin:1/gm; Rout:r0(1+gmRTh); Iin:1/200(1+gmRTh); Ai:0 +1; Rth=RI//R4; CC(BJT)= RL:R3//R6; Av0:[0RL/(r +(0+1)RL)]gmRL/(1+gmRC); Avtot+1; Rin:r+(0+1)RL; ROUT1/gm; Iin:1/200(1+gmRL); Ai:0+1; CD(FET)= RL:R3//R6; Av01; Avtot1; Rin:; ROUT:1/gm; Iin:1/5(VGS-VTN)(1+gmRL); CG(FET)= Rth:R1//R6; Av0:gmRL; Avtot: [gmRL/(1+gmRTh)](R6/(R1+R6)); Rin: 1/gm; ROUT: r0(1+gmRTh); Iin:1/5(VGS-VTN)(1+gmRTh); Ai:+1; Parametri per piccoli segnali: BJT= gm:iC/VT; Rin: r:0/gm; r0:VA/IC; f:VA/VT; Condizione Di funzionamento: vbe1/200V; 0: gmr; FET= gm:(2KnID); Rin: ; r0:1/ID; f: 1/[2Kn/ID]; Condizione di funzionamento: vgs1/10(VGS-VTN); 0 .Elettronica digitale: un invertitore pu essere realizzato con un interruttore controllato dalla tensione di ingresso V S. Quando chiuso, l'interruttore forza la tensione di uscita al valore V L; quando l'interruttore aperto il resistore porta la tensione di uscita al valore nV H, con VL=0 e VH=V+. L'interruttore controllato pu essere realizzato o con un MOSFET o con un BJT. Entrambi possono commutare fra due stati: interdizione (OFF) e conduzione (ON). Il resistore di carica porta la tensione di uscita a V H=V+ quando il transistor nello stato OFF. Se la tensione di ingresso supera la tensione di soglia del FET o tensione di accensione della giunzione base-emettitore del BJT, il transistor conduce una corrente che fa abbassare la tensione di uscita fino a VL. Quando i transistor sono usati come interruttori, la tensione VL non raggiunge mai il valore 0V. In un interruttore reale la transizione tra VL e VH non avviene in maniera brusca, ma graduale. Quando VI inferiore al valore logico basso in ingresso V IL, l'uscita allo stato logico 0. VIL e VIH sono definiti come i punti in cui la pendenza della caratteristica di trasferimento pari a -1. All'ingresso una tensione inferiore a V IL riconosciuta come livello 0, mentre una tensione superiore a V IH detta livello logico 1.I margini di rumore rappresentano l'ampiezza dei disturbi necessari per modificare i livelli logici di una lunga catena di emettitori o per modificare lo stato di un bistabile elementare. MN L=VIL-VOL; MNH=VIH-VOH. Il tempo di salita il tempo necessario affinch il segnale compia una transizione tra il punto al 10% al punto al 90%. Il tempo di discesa l'esatto opposto del tempo di salita. V10%=VL+0.1V; V90%=VL+0.9V=VH-0.1V, V=VH-VL. NMOS: La corrente di drain del dispositivo dipende da V GS, da VDS, da VSB e dai parametri del dispositivo: il parametro di trans-conduttanza K n', la tensione di soglia VTN e il rapporto d'aspetto del canale W/L. I valori di VGS e VDS sono limitati dalla tensione di alimentazione del circuito. Un sistema digitale complesso formato da un gran numero di porte logiche e dobbiamo tener presente ogni singola porta logica interconnessa ad altre. L'uscita di una porta pilota l'ingresso di una o pi porte logiche a valle. Quindi una porta avr un'uscita v0=VH quando al suo ingresso applicata una tensione vI=VL. conveniente procedere dapprima al calcolo della VH per poi applicare la tensione cos trovata all'ingresso di una porta al fine di ottenere il valore di V L. L'invertitore elementare formato da un NMOS e sa una resistenza di carico. Il MOS progettato in modo tale da portare la tensione di uscita a VL quando in conduzione, mentre il resistore ha il compito di portare la tensione di uscita verso V DD quando l'NMOS interdetto. L'equazione della tensione di uscita : v 0=vDS=vDD-iDR. Quando vI=VL, MOS deve essere interdetto e quindi iD=0 => VI=VDD=VH. Per assicurarci l'interdizione deve essere VGS < VTN. W/L deve essere tale da avere VL=0.25V => W/L=2.06/1. Quando l'uscita della porta logica nello stato basso, la tensione di uscita pu essere calcolata considerando un partitore resistivo formato dalla resistenza di carico R e dalla resistenza R ON dell'NMOS. RON=VDS/iD; VL=VDD(RON/RON+R). VIL=VTN+1/KnR e VOH=VDD-1/2KnR; VIH=VTN-1/KnR+1,63(VDD/KnR); VOL=(2VDD/3KnR). PSTAT=(VDDIDDH+VDDIDDL)/2 con IDDH=corrente assorbita dalla porta per V0=VH viene chiamata dissipazione di corrente statica PDIN=CVDD2f (f=frequenza) detta potenza dinamica dissipata.CMOS: la tecnologia pi comunemente usata nei circuiti integrati VLSI. I circuiti CMOS richiedono l'utilizzo non solo di transistor NMOS ma anche di dispositivi PMOS integrati nello stesso substrato . Ci comporta un aumento della complessit e del costo di fabbricazione rispetto alle famiglie NMOS. Le porte logiche CMOS richiedono un numero di dispositivi maggiore rispetto alle tecnologie NMOS e ci comporta l'uso di un'area maggiore di silicio. La realizzazione di circuiti CMOS richiede una tecnologia di fabbricazione che permetta di realizzare transistor sia NMOS che PMOS su uno stesso substrato. All'interno di un substrato di tipo p viene realizzata una zona detta buca o tasca n, di regione n poco drogata. Il PMOS posto nella tasca n, che diventa il body del dispositivo PMOS. In questo modo ci forma un diodo fra la tasca e il substrato di tipo p: questa giunzione pn deve essere sempre polarizzata inversamente, mediante opportuni collegamenti ai terminali di alimentazione V DD e VSS. La porta logica CMOS pu essere schematizzata tramite degli interruttori, il cui stato controllato dalla tensione di ingresso V I. Il circuito progettato in modo tale che in condizioni stazionarie non si formi mai un percorso conduttivo fra la tensione di alimentazione e la massa. Il source del transistor PMOS legato a V DD mentre il source del NMOS collegato a massa: in tal modo l'effetto body eliminato in entrambi i dispositivi, poich i substrati sono collegati ai rispettivi source. I transistor sono normalmente progettati i modo da avere tensioni di soglia (con V SB=0) uguali in modulo, nel nostro caso VTON=+1V, VTOP=-1V; Kn'=nCox'' e Kp'=pCox'' e la mobilit delle lacune del PMOS approssimativamente il 40% della mobilit degli elettroni dell'NMOS. Inoltre abbiamo che le tensioni di soglia sono date da: V TN=VTON+N[(VSBN+2FN)-(2FN)] e VTP=VTOP-P[(VBSP+2FP)(2FP)]. Consideriamo un invertitore CMOS con ingresso a livello logico alto, VT=5V. In tal caso VGS=5V per l'NMOS e VSG=0Vper il PMOS. Il primo in conduzione poich VGS>VTN, mentre il PMOS interdetto poich VSG=0. Quindi il condensatore di carico C pu scaricarsi attraverso il transistore NMOS e Vo raggiunge 0V. Poich il PMOS interdetto non vi corrente che lo attraversa. Se invece mettiamo l'ingresso a livello logico basso avremmo che l'NMOS interdetto con VGS=0V. Per il PMOS abbiamo VSG=5V, che maggiore della tensione di soglia del dispositivo. Il PMOS in condizione e la capacit di carico C pu essere scaricata attraverso il resistore NMOS e Vo raggiunge il valore 0V. Poich il PMOS interdetto con V GS=0V. Per il PMOS abbiamo VSG=5V, che maggiore della tensione di soglia del dispositivo. Il PMOS in conduzione e la capacit di carico C si carica fino a raggiungere la tensione di alimentazione VDD=5V. Terminato il transitorio di C la carica dei due dispositivi nulla poich l'NMOS interdetto. Funzionamenti CMOS: 1) VI VTN => VM=VDD =>NMOS Interdetto, PMOS Lineare; 2) VTN < VI V0+VTP =>Vo alta =>NMOS Saturazione, PMOS Lineare; 3) VI=VDD/2 => V0=VDD/2 =>NMOS Saturazione, PMOS Saturazione; 4) V+VTN < VI < (VDD+|VTP|) => Vo bassa => NMOS Lineare, PMOS Saturazione; 5) VI (VSS-|VTP|) => Vo=VL=0 => NMOS Lineare, PMOS Interdetto. Il punto di separazione fra le regioni 2 e 3 nella caratteristica di trasferimento corrisponde al funzionamento del dispositivo PMOS al confine tra la regione lineare e quella di saturazione. La condizione di saturazione del PMOS prevede |VDS||VGS-VTP|=> (5-V0)(V-VI)-1=>VoVI+1. Analogamente la regione di confine tra 3 e 4 descritta dal funzionamento dell'NMOS al limite fra la regine lineare e quella di saturazione. La condizione di saturazione dell'NMOS richiede: VDSVGS-VTN. Grazie alla simmetria del circuito, la transizione tra V H e VL avviene in corrispondenza della tensione VI=VDD/2. Ma se KnKp, allora la caratteristica di trasferimento non pi simmetrica rispetto a VDD/2. KR=KN/KP. Nel caso particolare in cui KR=1 abbiamo che VIH=(5VDD+3VTN+5VTP)/8 e VOL=(VDD-VTN+VTP)/8. Uguagliando le correnti di drain dei due transistor otteniamo VIL=[2(KR) (VDD-VTN+VTP)/(KR-1)(KR+3)]-[(VDD-KRVTN+VTP)/(KR-1)] e VOH=[(KR+1)VIL+VDD-KRVTN-VTP]/2. Oltre agli elementi combinatori i sistemi digitali richiedono la capacit di memorizzare dati mediante registri a elevata velocit di accesso, memorie ad accesso casuale (RAM) ad alta densit, e memorie di sola lettura (ROM). Il termina RAM viene usato per indicare memorie con capacit sia di lettura che di scrittura: viene usata quando l'informazione deve essere modificata frequentemente. La velocit di lettura e di scrittura su una RAM uguale per tutte le celle di memoria. I primi circuiti di memoria erano le RAM statiche (SRAM): in esse l'informazione rimane immagazzinata fin quando viene mantenuta la tensione di alimentazione. In una RAM Dinamica (DRAM) l'informazione viene memorizzata temporaneamente come carica in una capacit, e il dato deve essere periodicamente ripristinato per evitare la perdita di informazioni. Il processo di lettura di un dato, in gran parte delle DRAM, determina la distruzione dell'informazione precedentemente immagazzinata per cui al termine dell'operazione di lettura, il dato letto deve essere nuovamente scritto in memoria. Poich una SRAM richiede una area sensibilmente maggiore rispetto a quella di una DRAM, un chip di memoria SRAM ha una capacit quattro volte inferiore rispetto a una memoria DRAM realizzata con la stessa tecnologia. Le memoria di sola lettura, ROM, rappresentano un'altra importante classe di memorie: i dati sono immagazzinati permanentemente all'interno della struttura fisica della memoria. La logica ad accoppiamento di emettitore (ECL) stata per lungo tempo la famiglia logica pi veloce: basata sull'uso di transistor bipolari in configurazione differenziale spesso denominata interruttore di corrente. Nella ECL i transistor operano in regione attiva diretta con una corrente di collettore relativamente grande, oppure ij prossimit della regione di interdizione, con una corrente di collettore molto piccola; in ogni caso i transistor no saranno mai in regione di saturazione, in modo da ridurre i tempi di commutazione dei BJT. La logica transistortransistor (TTL) stata quella pi comunemente adoperata fino a met degli anni '80: stata la famiglia logica che ha introdotto il valore di 5V come standard della tensione di alimentazione. I transistor commutano fra la regione di interdizione e la regione di saturazione e vi sono anche alcune applicazioni in cui viene usata la regione di funzionamento attiva inversa. La potenza dell'informatica nei loop e nel negare. Ho ciclo fra memoria e unit logica: l'unit logica una componente in grado di implementare funzioni logiche. Questo sistema logico pu risolvere qualsiasi problema, ma non si sa quando finir. Ho bisogno di una cella latch che tenga memoria dello stato. Ogni famiglia logica deve sottostare a quattro regole: deve riconoscere due stati di ingresso e fornire due uscite; 2) uscita compatibile con l'ingresso; 3) deve ricostruire livelli e fronti; 4) deve essere in grado di realizzare ogni funzione logica. Esistono due tipi di memorie: volatili e non volatili. Nelle non volatili ho: la ROM e la flash. Nella ROM ho un decoder di ingresso con n linee e dato l'ingresso lui seleziona solo una riga. Nelle memorie Flash l'idea di fondo quella che quando applico una tensione al gate, lui non funziona. Inserisco nel gate due isolanti. Nel canale si formano cariche positive. Se riesco a delle cariche nel gate isolato si formano delle coppie di condensatori. L'inserimento di elettroni nel gate sepolto ha effetto di disattivare il MOSFET spostando la tensione di soglia. Per memorizzare i dati sulla memoria sfrutto l' effetto valanga degli elettroni mentre per cancellarlo inverto la tensione tra G e S. Faccio uno spessore sottilissimo in modo che in gate si scarichi. Ci avviene per effetto tunnel. Disattivazione MOSFETcarico il gate sepoltoeffetto valanga. Attivo il MOSFETscarico gate sepoltoeffetto tunnel. Le SRAM son un po' pi grandi delle DRAM, in ciascuna cella ci non 6 transistor, ma sono pi veloci e usate come memoria Cache. Le DRAM sono pi piccole, ma sono anche pi lente e vengono usate per le RAM. PMOS: Il PMOS viene realizzato formando le regioni di source e drain in un substrato di tipo n. Il funzionamento simile a quello di un transistore di tipo n, ad eccezione per il fatto che il verso delle correnti e delle tensioni invertito. Per attrarre le lacune in superficie e formare uno strato di inversione nella regione di canale necessario applicare una tensione gatesource negativa (VGS<0, ovvero VSG>0). Per rendere possibile il processo di conduzione necessario dhe V GS assuma valori pi negativi rispetto alla tensione di soglia, indicata con V TP. JFET: i terminali di drain e di source sono sostituiti da contatti ohmici posti agli estremi di un semiconduttore di tipo n. Se applichiamo una ddp tra i due estremi, gli elettroni scorrono lungo la barra. Il terzo terminale (gate) si ottiene connettendo tra loro le due sottili regioni p+.La regione n tra le p+ prende il nome di canale. Le regioni di gate e di canale costituiscono una giunzione pn che va sempre mantenuta in polarizzazione inversa. Ci si ottiene applicando una tensione VGS<0 e anche la polarizzazione positiva di d-s opera allo stesso modo. L'uso di regioni p+ ha come effetto che la regione di svuotamento si estende quasi esclusivamente nella regione di canale di tipo n.. La conducibilit di questa regione sostanzialmente nulla per la quasi totale assenza di portatori di carica. Lo spessore effettivo del canale diminuisce all'aumentare della tensione inversa applicata. Per una particolare tensione gate-source VGS=VP, tensione di pinch off o strozzamento, lo spessore del canale ridotto a zero poich sono rimosse dal canale le cariche mobili. Quindi per una determinata tensione VDS la corrente del canale funzione della polarizzazione inversa della giunzione di gate. Ele. Dig.: La naturale evoluzione delle ROM va nella direzione di rendere la memoria programmabile dall'utente. In tal caso parliamo di PROM : questa soluzione fornisce un ulteriore grado di flessibilit al progettista e consente la riduzione dei costi. In serie a ciascun emettitore inserita una striscia di polisilicio che si comporta come un fusibile, ovvero un elemento a bassa resistenza capace di interrompere il collegamento tra i due nodi tra i quali posto quando attraversato da una corrente superiore a quella massima consentita. L'utente pu quindi facilmente bruciare o fondere i fusibili di ogni elemento di memoria per aprire le connessioni appropriate, al fine di ottenere le funzioni di ingresso-uscita desiderate. Le EPROM sono basate sulla struttura particolare di un determinato tipo di MAS. Questo transistore NMOS a doppio gate viene talvolta indicato come FAMOS (MOS a gate flottante con iniezione a valanga). IL gate 1 una regione realizzata in polisilicio e lasciata flottante, ovvero non vi sono contatti con esso: non esistono percorsi di carica e di scarica dei portatori presenti sul gate stesso. Applicando una tensione positiva elevata al gate 2 e al drain si manifesta un campo elettrico di intensit elevata nella regione di svuotamento della giunzione pn drain-substrato che provoca il breakdown a valanga. Come conseguenza si ha un forte aumento di corrente, per cui elettroni ad alta energia accelerati dal campo elettrico penetrano attraverso lo strato di ossido e si accumulano sul gate 1. Tuttavia non essendoci possibilit di scarica del gate flottante, la carica accumulata sul gate 1 porta lo stesso ad un potenziale negativo quando la tensione sul gate 2 e sul drain diventa nulla. Questo potenziale negativo impedisce la formazione del canale tra le regioni di n+ di source e drain quando un normale livello di tensione per il funzionamento logico applicato al gate 2. La conseguenza dell'accumulo di elettroni sul flottante che risulter disattivato elettricamente, ottenendo di aver memorizzato 1 nella cella. Flash EPROM: la soluzione che consente di ottenere memorie ad alta densit cancellabili elettricamente quella di usare un solo transistor. In tale cella la programmazione avviene per effetto valanga mentre la cancellazione avviene per effetto tunnel, ma quest'ultima avviene simultaneamente per tutte le celle, con un flash di tensione, non essendo possibile realizzare una cancellazione selettiva. Il pro di avere scrittura/cancellazione dirette completamente elettriche.