Catello Antonio De Rosa riassunto del libro PLL digitali Copyright 2003 - http://digilander.libero.

it/fpga

PLL digitali
1. PLL ANALOGICI
Lanello ad aggancio di fase un sistema di controllo il cui obiettivo la sincronizzazione dellangolo istantaneo, ovvero della fase e della frequenza, di un segnale generato localmente a quello di uno posto come ingresso, denominato anche segnale di riferimento. In letteratura viene comunemente usato il termine anglosassone PLL, acronimo di Phase-Locked Loop. La sincronizzazione dellangolo istantaneo, denominata anche aggancio, avviene mediante la comparazione delle fasi. Una volta raggiunto questo stato lerrore di fase tra il segnale di riferimento e quello generato localmente molto piccolo o nullo. Se questerrore, per effetto di una perturbazione prodotta da un disturbo o una variazione del segnale dingresso, inizia a crescere, il meccanismo di controllo reagisce, alterando il proprio stato di funzionamento, al fine di riazzerarne il valore. Gli elementi componenti un PLL in una configurazione di tipo generico sono: un comparatore o rivelatore di fase (PD = Phase Detector), un filtro danello (LF = Loop Filter), un VCO (Voltage Controlled Oscillator).
u1(t) PD ud(t) LF uf(t) VCO u2(t)

Segnale di riferimento (o dingresso)

Segnale duscita del comparatore di fase

Segnale duscita del filtro

Segnale duscita del VCO

Figura 1: Elementi di un PLL analogico.

Il VCO un dispositivo non lineare che produce unoscillazione la cui frequenza direttamente controllabile da un riferimento di tensione che a sua volta pu essere di valore costante in un determinato istante temporale o lentamente oscillante. Luscita del VCO, che pu essere usata come segnale di riferimento per altri sistemi elettronici, viene inviata, insieme al segnale di ingresso, al comparatore di fase. Questo elemento circuitale compara la fase del segnale duscita a quella del segnale dingresso e restituisce un segnale duscita che approssimativamente proporzionale allerrore di fase. Luscita del comparatore di fase costituita dalla sovrapposizione di una componente continua ed una alternata. Questultima componente eliminata dal filtro danello che quindi assume caratteristiche di filtro passa-basso. Esistono due classi di comparatori di fase: quelli basati sul moltiplicatore e quelli basati su circuiti sequenziali. Il filtro danello un filtro del primo o del secondo ordine e pu essere realizzato con componenti passivi (resistori e condensatori) o con componenti attivi (amplificatori operazionali pi componenti passivi). Poich il PLL progettato per realizzare un aggancio di fase, linterconnessione di queste tre componenti garantisce quanto necessario al corretto funzionamento. Quindi, iniettando un segnale sinusoidale nellingresso del PLL, avverr un aggancio mediante il quale il VCO cambier il suo stato di funzionamento, con la produzione di un segnale sinusoidale di medesima frequenza e differenza di fase costante o nulla.

Catello Antonio De Rosa riassunto del libro PLL digitali Copyright 2003 - http://digilander.libero.it/fpga

2. CAMPI DAPPLICAZIONE
Un PLL ha numerosi campi dapplicazione. Tra questi si menziona: recupero del clock e dei dati (clock/data recovery), phase shifter, moltiplicazione di frequenza, sintesi di frequenza, sincronizzazione di frequenza, filtraggio di frequenza (tracking filter), modulazione e demodulazione (FM o di frequenza, PM o di fase, AM o di ampiezza), Costas loop, carrier recovery (recupero della portante), sincronizzazione della sottoportante del colore in un ricevitore televisivo, A/D converter, stereo decoder, controllo di motori.
1(t) + e(t) sin(.) K f(t)

+ +
- 2(t)

3. MODELLO MATEMATICO DEL PLL

Figura 2: schema in banda base del PLL che utilizza come comparatore di fase un moltiplicatore.

Il modello matematico di un PLL analogico descritto da unequazione integrodifferenziale. Se si utilizza un comparatore di fase basato sulla moltiplicazione questequazione non lineare a causa della presenza di una funzione di tipo seno. tuttavia possibile pervenire a delle semplificazioni che, per piccoli errori di fase, consentono di linearizzare il modello matematico e studiare il comportamento del sistema come avviene nella teoria dei controlli automatici applicando la trasformata di Laplace e quella di Fourier.
PD

1(s)

+ -

+ +
2(s)

e(s) Kd

Filtro U d (s) F(s) U f (s)

K0 s
Figura 3: modello lineare del PLL nel dominio della trasformata di Laplace.

4. PLL MISTO ANALOGICO/DIGITALE

La realizzazione di un PLL analogico pu avvenire con lutilizzo di alcuni componenti tipici del mondo digitale come comparatori di fase digitali (definiti anche sequenziali) e divisori di frequenza e con luso di uno o entrambi i segnali di comparazione di tipo digitale. Per cui, raccogliendo queste due considerazioni, possibile definire una sorta di PLL digitale (in letteratura si parla di Digital PLL) che pi propriamente un PLL misto analogico/digitale.

Catello Antonio De Rosa riassunto del libro PLL digitali Copyright 2003 - http://digilander.libero.it/fpga

Per il comparatore di fase esiste una gamma praticamente illimitata di soluzioni digitali. Roland Best presenta nel suo testo una classificazione in tre categorie denominate rispettivamente II, III e IV. Un primo esempio di comparatore di fase che opera su onde quadre, e come caso particolare su segnali digitali, la porta logica XOR che origina il comparatore di fase digitale di tipo II. un circuito semplice ed economico ma una sua prima limitazione risiede nel fatto che opera correttamente solo quando i segnali di comparazione sono simmetrici. Le caratteristiche realizzative non consentono lutilizzo di questo comparatore di fase come rivelatore di variazioni di frequenza del segnale di riferimento. Un comparatore di fase di tipo III rappresentato da un Flip-Flop edge-triggered JK attivo sui fronti di salita o su quelli di discesa. Questa modalit di funzionamento rende il circuito indipendente dal duty cycle dei segnali di comparazione migliorando le prestazioni del precedente comparatore di fase. Inoltre, questo comparatore in grado di rivelare anche variazioni di frequenza in quanto, se la frequenza del segnale di riferimento superiore a quella generata localmente, il Flip-Flop sar portato in condizioni di set per un numero di volte maggiore rispetto a quelle di reset. Questo implica che luscita al valore alto per pi tempo di quanto accade al valor basso e di conseguenza si ha un aumento del valor medio della tensione duscita che, a sua volta, fa aumentare la tensione di controllo e quindi la frequenza del VCO. In caso contrario, cio quando la frequenza del riferimento diminuisce, il rapporto di duty cycle tende a zero e questo fa diminuire la frequenza di funzionamento del VCO. Anche se questo dispositivo in grado di rivelare variazioni di frequenza, il comportamento ottimale quando le differenze di frequenza sono ben distinte. In caso contrario avviene un fenomeno per il quale il duty cycle del segnale duscita varia continuamente tra 0 e 100 descrivendo un andamento a dente di sega la cui inclinazione dipende da quale delle due frequenze superiore. Il valor medio delluscita del comparatore di fase in entrambe le condizioni prossimo allo zero, cosa che, per frequenze di comparazione molto vicine tra loro, penalizza la caratteristica di sensibilit alla frequenza.

Figura 4: comparatore di fase di tipo IV.

Il comparatore di tipo IV presenta prestazioni superiori se confrontato con il tipo II e il tipo III: indipendente dal duty cycle dei segnali ed sensibile alle variazioni di frequenza anche di piccola entit. Per tale motivo viene definito Phase/Frequency Detector in contrapposizione al comparatore di tipo III definito Frequency Sensitive Detector. costituito da due Flip-Flop set-reset e due latch denominati UP e DOWN.

Catello Antonio De Rosa riassunto del libro PLL digitali Copyright 2003 - http://digilander.libero.it/fpga

In assenza di segnali di comparazione, UP e DOWN sono disattivi. Se in corrispondenza del fronte di salita di u1 il segnale u2 basso (figura 4), il successivo fronte di discesa di u1 porter UP nello stato attivo, e il successivo fronte di discesa di u2 lo riporter in condizioni di riposo. Se in corrispondenza del fronte di salita di u1 il segnale u2 alto, il successivo fronte di discesa di u2 porter DOWN ad un valore attivo e il successivo fronte di discesa di u1 lo riporter in condizioni di riposo. In questo caso la durata dei segnali UP e DOWN proporzionale allerrore di fase e si annulla quando i segnali di riferimento hanno uno sfasamento relativo nullo. Indipendentemente dalla differenza di frequenza che sussiste tra i segnali di comparazione si verifica che allaumentare della frequenza si produrranno solo impulsi UP di durata variabile, mentre quelli DOWN resteranno inattivi. Questo aumenta la tensione di controllo e consente laumento di frequenza del VCO per ristabilire le condizioni daggancio. In caso contrario si azioneranno solo gli impulsi DOWN, restando inattivi quelli UP, e si produrr leffetto opposto, ovvero diminuzione della frequenza di funzionamento del VCO.

5. PLL DIGITALI
Lintroduzione di nuove tecnologie e i continui progressi compiuti nel campo dei circuiti integrati (costi in diminuzione, frequenze di funzionamento in aumento, maggiori funzioni a parit di area di silicio) hanno consentito la realizzazione di PLL completamente digitali e di conseguenza completamente integrabili. I benefici di una soluzione integrata sono molteplici. Da un lato si riducono i costi e gli ingombri, dallaltro si riduce la sensibilit alle fonti di disturbo come le variazioni della tensione di alimentazione, la diafonia, le variazioni parametriche dei componenti con la temperatura e linvecchiamento, migliorando le caratteristiche spettrali dei segnali ricostruiti e laffidabilit del circuito. I PLL digitali possono essere progettati per lavorare in condizioni lineari e in condizioni non lineari. Nel primo caso possibile ricorrere al classico filtro numerico. Ma talvolta, per particolari specifiche di sistema o per eliminare componenti indesiderate e impredicibili di rumore presenti nel segnale dingresso, indispensabile lutilizzo di sistemi non lineari realizzati mediante particolari categorie di filtri dette sequenziali. Il primo PLL completamente digitale descritto in letteratura probabilmente quello di Drogin nel 1967 ma, gi nel 1960, Westlake aveva documentato la realizzazione di un PLL analogico con alcuni componenti digitali. In questa realizzazione veniva utilizzato un VCO digitale, in sostituzione del classico VCO, pilotato da un segnale ottenuto dal campionamento della tensione di controllo in uscita dal filtro danello. La migrazione da una realizzazione analogica verso una digitale avvenne con progressive sostituzioni dei singoli elementi con le controparti digitali. Nel 1962 Byrne present un circuito basato su un comparatore di fase digitale con curva caratteristica a dente di sega e nel 1968 Gupta speriment una soluzione con filtraggio numerico. I PLL digitali in letteratura sono spesso descritti come All Digital Phase-Locked Loop (ADPLL) per effettuare una distinzione con i Classical Digital PLL, altrimenti detti Digital PLL (DPLL), in cui solo alcuni componenti sono digitali. Una peculiarit che distingue gli ADPLL e i DPLL dai PLL analogici che, indipendentemente dal tipo di segnale in ingresso o generato localmente, lerrore di fase individuato da una grandezza digitale. In figura 5 si riporta uno schema a blocchi di un generico PLL digitale costituito da un rivelatore di fase digitale, un filtro digitale ed un oscillatore digitale che, essenzialmente, la controparte digitale del VCO.

Catello Antonio De Rosa riassunto del libro PLL digitali Copyright 2003 - http://digilander.libero.it/fpga

signal input

Sampling Phase Detector

error signal

Digital Filter

reconstructed reference

Digital Controlled Oscillator

Figura 5: schema a blocchi di un generico PLL digitale.

Il segnale dingresso, detto anche di riferimento, campionato e comparato con il segnale ricostruito. Viene prodotto un errore di fase digitale proporzionale alla differenza di fase dei due segnali. Questi campioni, dopo unoperazione di filtraggio (ad esempio con un filtro numerico), sono utilizzati per controllare il periodo del Digital Controlled Oscillator (DCO). Se lanello correttamente dimensionato il segnale ricostruito ricalca quello di riferimento. Il DCO essenzialmente un divisore programmabile per un generico fattore N. Tra le possibili realizzazioni si evidenziano quattro principali categorie: N-counter DCO, increment-decrement counter DCO, waveform synthesizer DCO, DCXO.

6. CLASSIFICAZIONE DEI PLL DIGITALI

In base allarchitettura del comparatore di fase possibile classificare i PLL digitali in quattro categorie: Flip-Flop DPLL (FF-DPLL), Nyquist Rate DPLL (NR-DPLL), Zero Crossing DPLL (ZC-DPLL) e Lead/Lag DPLL (LL-DPLL). Nei Flip-Flop DPLL lerrore di fase derivato dalla durata del tempo che intercorre tra levento di set e quello di reset di un Flip-Flop. Il set rappresentato dal fronte di salita del segnale dingresso, denominato anche di riferimento, il reset da quello del clock generato localmente, o clock duscita ricostruito. Il primo FF-DPLL progettato fu proprio quello di Drogin e si presentava come un anello del secondo ordine. Successive modifiche apportate a questo circuito consentirono di estendere lordine dellanello. Il Nyquist Rate DPLL caratterizzato dal fatto che il segnale dingresso campionato alla frequenza di Nyquist. Lelemento campionatore un convertitore Analogico/Digitale e, nel rispetto del teorema di Nyquist-Shannon, la frequenza di campionamento deve essere scelta in maniera da eguagliare la banda del filtro passa-banda anteposto al convertitore (filtro anti-aliasing). Il Nyquist Rate DPLL fu presentato da Larimore nel 1968. In questo circuito il filtraggio danello veniva affidato ad un processore digitale. Nei Zero Crossing DPLL il segnale di campionamento prodotto dallanello tende a posizionarsi in corrispondenza degli attraversamenti dello zero da parte del segnale di riferimento. Se per la misura si fa riferimento solo agli attraversamenti positivi (fronte di salita del segnale di riferimento) si parla di ZC1-DPLL, se vengono considerati entrambi i fronti si parla di ZC2-DPLL. La prima implementazione della sottocategoria ZC1-DPLL stata proposta da Natali nel 1968 con una realizzazione di un anello del secondo ordine. Per la seconda categoria Holmes ha inizialmente presentato un anello del primo ordine che ha successivamente esteso al secondo. Nei Lead/Lag DPLL luscita del comparatore di fase di tipo binario e viene usata per pilotare una particolare categoria di filtri digitali denominati sequenziali. La modellizzazione statistica di questa categoria di circuiti avviene con la teoria delle catene di Markov. I LL-DPLL furono analizzati da Cessna e Levy nel 1972 e, con successivi perfezionamenti, si giunse al modello ideato da Yamamoto e da Mori, in cui fu introdotto un filtro sequenziale del secondo ordine con memoria e a valore di ricarico programmabile, denominato Variable Reset Random Walk Filter.

Catello Antonio De Rosa riassunto del libro PLL digitali Copyright 2003 - http://digilander.libero.it/fpga

Da una prima analisi emerge da questa classificazione che solo nella categoria NRDPLL il segnale di ingresso campionato con un riferimento di frequenza fisso. In questo caso si parla di schema a campionamento uniforme. Nelle altre categorie, che quindi individuano schemi a campionamento non uniforme, viene utilizzato come segnale campionatore il segnale ricostruito localmente.

7. FILTRI DANELLO
Il tipo di uscita di un comparatore di fase digitale dipende dalla relativa architettura: pu essere una stringa di bit, un segnale binario di durata proporzionale allerrore di fase, una coppia di impulsi Lead/Lag. Lutilizzo di una particolare architettura di filtro danello quindi dipendente dalla scelta architetturale compiuta sul comparatore di fase e non sempre le compatibilit trasversali sono assicurate. possibile individuare tre categorie di filtri: filtri con contatori, filtri sequenziali, filtri numerici. Il pi semplice filtro digitale che si possa realizzare un contatore up/down ovvero un contatore reversibile. Questo contatore si incrementa di ununit quando dal comparatore di fase sopraggiunge un impulso di tipo UP e si decrementa quando sopraggiunge un impulso di tipo DOWN. La versione di filtro denominata K-counter realizzata utilizzando un contatore up/down con terminal count programmabile (valore K). Il clock un multiplo del clock di riferimento e come enable di conteggio viene scelto il segnale derrore proveniente dal comparatore di fase. un filtro adatto per comparatori del tipo XOR o Flip-Flop JK in cui le condizioni di aggancio sono rappresentate da un segnale derrore simmetrico. Se questo segnale entra in dissimmetria i valori di conteggio si sbilanciano e verranno prodotti dei terminal count (UP o DOWN) con frequenza determinata dal valore K e proporzionali allentit e alla direzione dellerrore di fase. I filtri sequenziali sono studiati per interoperare con i Lead/Lag PD. La relativa definizione trae origine dal fatto che luscita una funzione non lineare di un fissato numero di osservazioni del segnale dingresso. In pratica vengono osservati gli ingressi per un periodo variabile di tempo e viene fornita unuscita quando stabilito un certo grado di confidenza con la natura dellingresso. Larchitettura realizzativa che li caratterizza unopportuna interconnessione di una serie di contatori di tipo elementare programmabili o meno. I principali filtri sequenziali sono lN-before-M e il Random Walk Filter. Lutilizzo del filtro numerico particolarmente indicato quando lerrore di fase rappresentato da un vettore di N bit. Il filtro preleva questo vettore e, dopo opportuna elaborazione, ne restituisce uno di pari dimensione che viene inviato al DCO. Il termine filtro numerico, o digitale, indica un algoritmo di calcolo eseguito su un segnale digitale ed i cui effetti producono un determinato segnale duscita. I filtri numerici presentano una serie di vantaggi rispetto ai filtri analogici tra cui: assenza di derive termiche o variazioni parametriche per invecchiamento, possibilit di elaborare segnali a bassissima frequenza, possibilit di realizzare caratteristiche di fase lineari, programmabilit delle caratteristiche. Inoltre, lutilizzo di questa categoria di filtri consente di progettare il filtro danello come estensione di un filtro analogico (metodo della trasformazione bilineare o dellinvarianza allimpulso). Esistono due categorie di filtri numerici: filtri IIR (Infinite Impulse Response) e FIR (Finite Impulse Response). Nella progettazione dei PLL digitali i primi sono preferiti ai secondi per la minore occupazione di area.

Catello Antonio De Rosa riassunto del libro PLL digitali Copyright 2003 - http://digilander.libero.it/fpga

8. ESEMPIO DI PLL DIGITALE

Un esempio di PLL digitale il circuito proposto da Cessna e Levy. Il circuito composto da un comparatore di fase, un filtro sequenziale, un oscillatore locale che fornisce la frequenza di sovracampionamento, un controller della fase che, insieme alloscillatore, esegue la funzione di increment/decrement DCO, un divisore. Il comparatore di fase, alimentato dal segnale dingresso e dalluscita del divisore, genera due segnali, denominati lead e lag che, filtrati, pilotano il controller della fase chiamato ad incrementare o decrementare la frequenza istantanea. Il controller alimentato da un oscillatore esterno stabile e a frequenza multipla di quella relativa al segnale di riferimento. Per tale motivo ogni azione di anticipo o ritardo produrr uno spostamento di fase di una frazione del periodo del segnale di riferimento.
CLOCK ADD OR DELETE ONE CYCLE STABLE FIXED FREQ. OSC.

TIMING SIGNAL

K K

SIGNAL INPUT

LEAD BINARY PHASE DETECTOR LAG SEQUENTIAL LOOP FILTER RETARD ADVANCE

Figura 6: LL-DPLL descritto da Cessna-Levy.

9. JITTER E PLL DIGITALI

Il jitter un fenomeno indesiderato che si manifesta in un sistema di comunicazione sotto forma di modulazione di fase sui dati, processati o trasmessi da un punto ad un altro, in forma analogica o digitale. Nei sistemi digitali il jitter si manifesta come una variazione dei fronti di commutazione dei segnali sia casuale sia periodica. difficoltoso da misurare ed eliminare e, se presente in maniera eccessiva, incrementa il tasso derrore di una trasmissione. possibile pensare al jitter come allallungamento o alla riduzione, bit per bit, di un segnale binario. Negli apparati di ricezione la maggior parte del jitter causata dal rumore catturato nei dati dal PLL. Nei sistemi di trasmissione, al fine di assicurare la qualit del servizio (QoS) attesa in una rete dati, devono essere rispettati alcuni requisiti sul jitter. In particolare si parla di jitter accettato (jitter tolerance), jitter trasferito (jitter transfer), jitter generato (jitter generation). La jitter tolerance lammontare di jitter che un sistema pu assorbire al suo ingresso senza peggiorare il tasso derrore. direttamente legata alle caratteristiche di aggancio e inseguimento del PLL presente nella circuiteria di Clock/Data Recovery (CDR). Il jitter trasferito lammontare di jitter dingresso trasferito in uscita. funzione della banda del PLL e si riduce al diminuire della banda. Il jitter generato lammontare di jitter prodotto in uscita dal PLL. Esistono PLL digitali specificamente progettati per affrontare la tematica del jitter da questi tre punti di vista, ovvero, sono progettati circuiti che separatamente garantiscono la corretta accettazione, il minor trasferimento tra ingresso ed uscita e la generazione di un riferimento con il minimo jitter possibile. Questargomento oggetto dei capitoli 4-5-6-7-9.