Circuitos Digitais 2 (Lgica Sequencial) (Memrias)

Aula 5 Prof. Abel Guilhermino

Memrias

So circuitos que podem armazenar uma grande quantidade de informaes So mais lentos quando comparados com os registradores. Do ponto de vista do funcionamento, as memrias podem permitir:

a consulta (leitura), a modificao (escrita) de seu contedo.

As memrias que s permitem a leitura so chamadas ROMs (Read-Only Memories) As memrias que permitem escrita e leitura so chamadas RAM (Random Access Memories)

Classificao

Acesso
As

memrias armazenam informaes em lugares denominados LOCALIDADES DE MEMRIA. O tempo de acesso o tempo necessrio desde a entrada de um endereo at o momento em que a informao aparea na sada. O acesso a uma localidade de memria pode ser de duas maneiras diferentes
Acesso

Sequencial: onde para chegar a uma localidade necessrio passar por outras localidades. Ex: Fita magntica, CD, etc. O tempo de acesso depende de onde a informao est. Acesso Aleatrio (RAM): Pode-se acessar diretamente uma localidade de memria. So muito usadas nos sistemas digitais.

Classificao

Volatilidade
Volteis
Quando

a alimentao cortada, a memria perde a informao. Possuem como elemento de memria o Flip-Flop. Ex: RAM
No

Volteis

No

perdem informaes quando no esto alimentadas com energia eltrica. Memrias magnticas e eletrnicas. Ex: ROM, PROM, EPROM.

Classificao

Memria de escrita/leitura ou apenas leitura

Memria

de escrita e leitura (RAM) Memria de leitura (ROM)

Tipos de Armazenamento
Esttica Uma vez inserido o dado numa dada localidade, este l permanece Dinmico Temos que atualizar de tempos em tempos, pois de acordo com as caractersticas de seus elementos internos perdem informaes aps um determinado tempo. (Circuito Pr-carga)

Memrias RAM

S 0

R 0

Q QA

0
1 1

1
0 1

0
1 X

Caractersticas
Acesso

aleatrio Permitem escrita e leitura de informao binria codificada

Bloco Bsico (RAM de 1 bit)

End D

End: Entrada de endereos (ativa uma dada localidade)

S
>

D : Entrada de Dados (escrita do novo estado de localidade) X: Controle de Escrita (1) / Leitura (0).

R X

Memrias RAM

S 0

R 0

Q QA

0
1 1

1
0 1

0
1 X

Para efetuar uma escrita

Acionar

a entrada de endereos (End=1) Injetar a informao a ser escrita no terminal de dados (D = I) Acionar o terminal de controle/escrita (X=1)
End=1 D=I

S
>

X=1

Memrias RAM

S 0

R 0

Q QA

0
1 1

1
0 1

0
1 X

Para efetuar uma leitura

Acionar

a entrada de endereos (End=1) com o terminal de controle/escrita inativo (X=0) Ler informao na sada de leitura

End=1

leitura
D S
>

X=0

Capacidade de Memria

o nmero de bits que uma memria pode armazenar. Cada bit ser armazenado em uma LOCALIDADE DE MEMRIA. Cada localidade oferece acesso atravs de um endereo. Para N localidades precisamos de n = log2 N variveis para localizar uma localidade de memria. Ex: N=4 n=2 Atravs de A e B selecionamos qual localidade queremos acessar.

Capacidade de Memria
A B

S Q
>

S Q
>

S Q
>

S Q
>

D X SL

Memria RAM

Uma memria RAM organizada como uma matriz de 2n linhas com m bits armazenados em cada linha, perfazendo um total de 2n x m bits.

Memria RAM

Note que existem 2n linhas. A cada linha associado um endereo. Portanto, so necessrios n bits para decodificar os 2n endereos existentes. Suponha que se deseje fabricar num nico chip uma memria RAM capaz de armazenar 2n x m bits:

Este chip deve possuir n entradas de endereo (An-1, ....., A1, A0) De modo a se poder selecionar uma (e somente uma) dentre todas as 2n linhas existentes na matriz. Este chip tambm dever conter m entradas (In-1, ....., I1, I0) E m sadas: (On-1, ....., O1, O0)

Memria RAM

Representaes Grficas

Como podem ocorrer leitura e escrita sobre o contedo da matriz natural que exista entradas para seleo RWS (Read/Write Select).

Memria RAM

Operao de leitura

Quando RWS=0, a operao a ser realizada de leitura do contedo da linha cujo endereo est presente na entrada de endereos. O valor lido estar na sada do chip

Operao de escrita

Quando RWS=1, a operao a ser realizada ser escrita da informao binria presente na entrada do chip na linha cujo endereo est presente na entrada de endereo.

Obs: Deve existir um sinal de habilitao do chip (CS Chip Select)

Caso CS=0, o chip est desativado. Caso CS=1, o chip estar realizando a operao especificada pelo valor na entrada RWS.

Memria RAM

Quando o nmero de bits a serem armazenados em cada linha de memria m for pequeno, o chip RAM poder ter as entradas separadas das sadas. (Figura 1). Entretanto o mais comum que um mesmo conjunto de pinos do chip sirvam como entradas e sadas. Figura 2. A funo ir depender da operao, selecionada por meio do pino RWS. Isto reduz o nmero de pinos e torna-o mais barato

Memria RAM

Do ponto de vista estrutural, uma memria RAM organizada como:

uma matriz de elementos bsicos de memria, buffers de entrada e sada e um decodificador de endereos.

Uma clula memria (CM) pode ser representada simbolicamente por:

Memria RAM

Quando o sinal de seleo de linha igual a 1, o bit armazenado no latch passar pelo buffer, ficando disponvel na sada da clula. Se o sinal de habilitao de escrita tambm valer 1, o valor presente na entrada ser armazenado no latch.

Exemplo de RAM 4x4

Estrutura da CM

Apesar da CM ter sido representada como sendo constituda por um latch D e duas portas, na prtica sua fabricao pode ser levada a cabo como estruturas mais simples, que utilizam menos transistores. A forma de implementao das CMs leva a classificao das memrias RAM em estticas e dinmicas.

Ram esttica (SRAM ou static RAM) a CM feita com 6 transistores, onde 4 deles formam dois inversores conectados em lao de realimentao, fazendo o papel do latch D. No lugar da porta E e do buffer de sada h um transistor (para cada um) que serve como chave de liga e desliga.

A memria SRAM capaz de manter seu contedo por tempo indeterminado, desde que a alimentao no seja interrompida. So caras e mais velozes que a SRAM.

Estrutura da CM

Memria dinmica (DRAM, Dynamic RAM), cada CM implementadacom somente um transistor.

A desvantagem desse tipo de RAM que o contedo da CM perdido aps a operao de leitura, devendo ser reescrito. Para piorar, devido s imperfeies do processo de fabricao, o contedo da CM s se mantm por um curto intervalo de tempo Esses dois problemas so contornados pela utilizao de um mecanismo de refresh, construdo dentro da memria, o qual periodicamente refora o contedo de cada linha das CMs. Durante a operao de refresh, as operaes de leitura e escrita so suspensas, o que reduz o desempenho desse tipo de memria. DRAM apresentam uma densidade muito grande, o que traduz em maiores capacidades de armazenamento Tambm apresentam custo reduzido

Exemplos RAM (256kbytes)

Estruturada em m palavras de n bits

215 = 32768 = 32k

218 = 262144 = 256k