Circuitos Digitais Latches e Flip-Flops

Aula 10 Prof. Peter Jandl Jr

Circuitos Combinacionais

Circuitos que produzem uma sada cujo estado lgico definido por uma funo lgica que combina os estados lgicos de suas entradas. A sada de um circuito combinacional depende da presena de sinais de entrada, i.e., no se pode determinar o estado lgico de sua sada sem ambigidades se as entradas no esto presentes ou so indeterminadas.

4/17/2012

[PJJr]CD

Latches

Circuito lgico especial capaz de manter um nvel lgico em sua sada sem qualquer interveno externa (i.e., sem a dependncia da presena de valores em suas entradas).

4/17/2012

[PJJr]CD

Latches

Devido sua independncia das entradas, um latch pode servir para armazenar (registrar ou memorizar) um bit lgico. Assim, um conjunto de n latches pode constituir um registrador de n bits. Os dois estados do latch so chamados de:
set:

aquele que o terminal chamado Q est em 1 reset: aquele que o terminal chamado Q est em 0 (este estado tambm chamado de clear) estado de Q sempre complementar ao estado de Q
4/17/2012 [PJJr]CD 4

Latches

Para armazenar um bit lgico num latch basta conectar (temporariamente) a entrada Q a um ponto externo que esteja no estado desejado. Quando a conexo removida o latch permanece no estado no estado ajustado.

4/17/2012

[PJJr]CD

Latch com portas NOR

conveniente substituirmos os inversores por portas NOR. Os terminais adicionais de entrada serviro como entradas adicionais de controle que permitem novas formas de acesso ao latch.

4/17/2012

[PJJr]CD

Latch com portas NOR

Este latch se comporta assim:
as entradas S e R so ajustadas em 0, o estado das sadas Q e Q se mantm (0 ou 1) conforme o estado anterior; Se S = 1, ento Q = 1 e Q = 0, assim esta entrada chamada set; Se R = 1, ento Q = 0 e Q = 1, assim esta entrada chamada reset; Se R = S = 1, o estado de Q e Q passam a depender da velocidade das portas, permitindo que Q e Q se tornem no complementares (inconsistente = erro [PJJr]CD lgico). 4/17/2012
Se

Latch com portas NAND

Tambm possvel substituirmos os inversores por portas NAND. A diferena entre este latch e o anterior (com portas NOR) que as entradas so ativas em estado 0, assim so chamadas de S e R.

4/17/2012

[PJJr]CD

Latch com portas NAND

Este latch se comporta assim:
as entradas S e R so ajustadas em 1, o estado das sadas Q e Q se mantm (0 ou 1) conforme o estado anterior; Se S = 0, ento Q = 1 e Q = 0, assim esta entrada chamada set; Se R = 0, ento Q = 0 e Q = 1, assim esta entrada chamada reset; Se R = S = 0, o estado de Q e Q passam a depender da velocidade das portas, permitindo que Q e Q se tornem no complementares (inconsistente = erro [PJJr]CD lgico). 4/17/2012
Se

Flip-Flops

So circuitos que possuem dois estados estveis, ou seja, so circuitos biestveis:

Flip

= atirar ao alto ou movimento rpido Circuito assume estado lgico alto Flop = queda brusca ou repentina Circuito assume estado lgico baixo

Constituem os elementos bsicos dos circuitos seqnciais, ou seja, com eles podemos implementar registradores, contadores etc. Podem ser obtidos atravs da ligao adequada de portas lgicas.
[PJJr]CD 10

4/17/2012

Flip-Flops RS

Os latches construdos com portas lgicas NOR e NAND tambm so conhecidos como flip-flops RS devido ao comportamento de suas sadas. Smbolos:
FlipFlop RS (NOR)
R S Q

FlipFlop RS (NAND)
R S Q Q

4/17/2012

[PJJr]CD

11

Flip-Flops RS Sncrono

Tem como caracterstica um terceira entrada denominada pulso de controle (clock ou CK) agregada a um estgio de entrada adicional. O clock faz com que o flip-flop RS atualize seus estados.

4/17/2012

[PJJr]CD

12

Flip-Flops RS Sncrono

Com o clock em nvel zero (CK=0), as sadas anteriores so mantidas. Com o clock em nvel um (CK=1), o flip-flop RS sncrono opera como um flip-flop RS.
FlipFlop RS Sinc
R CK S Q

4/17/2012

[PJJr]CD

13

Flip-Flop JK

Tipo de flip-flop RS aprimorado, onde o erro lgico foi eliminado.

4/17/2012

[PJJr]CD

14

Flip-Flop JK

Enquanto CK=1 e J=K=1, a complementao da sada e a realimentao provocaro sucessivas complementaes (oscilaes) da sada. Uso deste estado ainda invivel.

4/17/2012

[PJJr]CD

15

Flip-Flop JK Master-Slave

Para eliminar a oscilao do flip-flop JK, foram combinados dois flip-flops RS como no circuito a seguir, denominado flip-flop JK Master-Slave (Mestre-Escravo).

4/17/2012

[PJJr]CD

16

Flip-Flop JK Master-Slave

O flip-flop JK M-S um circuito sensvel a borda de descida do pulso de clock CK, ou seja, somente na transio de 1 para 0 verifica-se sua tabela verdade.
JKFFCLRN PRN J Q K 59

4/17/2012

[PJJr]CD

17

Flip-Flop D (JK tipo D)

A partir de um flip-flop JK, podemos construir um tipo particular de flip-flop atravs da conexo ilustrada abaixo, obtendo um flip-flop tipo D.

4/17/2012

[PJJr]CD

18

Flip-Flop T (JK tipo T)

A partir de um flip-flop JK, podemos construir um outro tipo particular de flip-flop atravs da unio de suas entradas J e K (ilustrada abaixo), obtendo um flip-flop tipo T.

4/17/2012

[PJJr]CD

19

Aplicaes dos Flip-Flops

Com a utilizao dos flip-flops, podemo construir circuitos:

divisores

de freqncia; registradores de deslocamento unidirecionais e bidirecionais e contadores assncronos e sncronos.

Comercialmente temos os CIs:

TTL

7476 (dual JK FF /sensvel a borda 1->0) CMOS 4027 (dual JK FF/sensvel a borda 0->1)

4/17/2012

[PJJr]CD

20