AREA DE TECNOLOGIA ELECTRONICA UNIVERSIDAD DE OVIEDO

ARQUITECTURA BASICA. CARACTERISTICA RISC. El buen comportamiento de los microcontroladores PIC puede atribuirse a una serie de caractersticas estructurales que se encuentran comnmente en microprocesadores RISC. Estas son: ARQUITECTURA HARVARD FORMATO DE INSTRUCCIONES EN UNA SOLA PALABRA LARGA EJECUCION DE INSTRUCCIONES EN UN SOLO CICLO (SALVO SALTOS) ENTUBADO (PIPELINING) DE INSTRUCCIONES NUMERO DE INSTRUCCIONES REDUCIDO ARQUITECTURA DE FICHERO DE REGISTROS INSTRUCCIONES ORTOGONALES
LECCION 5 ARQUITECTURA INTERNA DE LOS PIC - 1 F.F. LINERA

AREA DE TECNOLOGIA ELECTRONICA UNIVERSIDAD DE OVIEDO

ARQUITECTURA HARVARD

La arquitectura Harvard tiene memoria de programa y memoria de datos separadas y se accede a ellas a travs de buses separados. El tiempo de acceso se mejora respecto a la arquitectura von Neumann donde programa y datos se traen a la CPU usando el mismo bus.

LECCION 5 ARQUITECTURA INTERNA DE LOS PIC - 2

F.F. LINERA

AREA DE TECNOLOGIA ELECTRONICA UNIVERSIDAD DE OVIEDO

ARQUITECTURA HARVARD

Von Neumann: Acceso (o varios accesos) a memoria para traer la instruccin. Si esta instruccin maneja datos de memoria, se debe realizar otro(s) acceso(s) para traer, operar y volver a almacenar los datos. El bus se congestiona con tanto acceso. HARVARD: La instruccin se trae a la CPU en un solo acceso a la memoria de programa . Mientras tanto el bus de datos est libre y puede accederse a travs de l a los datos que se necesitan para ejecutar la instruccin de programa anterior a la que se esta trayendo de memoria de programa en ese momento.
LECCION 5 ARQUITECTURA INTERNA DE LOS PIC - 3 F.F. LINERA

AREA DE TECNOLOGIA ELECTRONICA UNIVERSIDAD DE OVIEDO

FORMATO DE INSTRUCCIONES EN UNA SOLA PALABRA LARGA Al tener 2 buses separados, el bus de instrucciones es mas ancho (14 bits) que el bus de datos (8 bits). Esto permite que las instrucciones se codifiquen en palabras de ms de 8 bits. Concretamente , la codificacin se realiza sobre 14 bits acorde a los requisitos de la arquitectura. A su vez, al codificarse en una sola palabra de 14 bits, cada instruccin se trae a la CPU en un nico ciclo de instruccin TCY (equivalente a 4 ciclos de reloj). En la arquitectura von Neumann se necesitan habitualmente varios paquetes de 8 bits para codificar una instruccin. As, por ejemplo, un microcontrolador con 4 Kbytes de memoria de programa podra almacenar 2K instrucciones aproximadamente (a una media de 2 bytes por instruccin, aunque depende de la aplicacin)
LECCION 5 ARQUITECTURA INTERNA DE LOS PIC - 4 F.F. LINERA

AREA DE TECNOLOGIA ELECTRONICA UNIVERSIDAD DE OVIEDO

EJECUCION DE INSTRUCCIONES EN UN SOLO CICLO (SALVO SALTOS) Al disponer de un bus de memoria de programa de 14 bits, la instruccin se trae a la CPU en un solo ciclo de instruccin (TCY). Esta instruccin contiene toda la informacin requerida y se ejecuta en un solo ciclo. Un ciclo de instruccin TCY consiste en 4 ciclos de reloj o cilos Q (Q1, Q2, Q3 y Q4). Durante el ciclo de ejecucin de la instruccin el proceso es el siguiente: La instruccin traida durante el ciclo de instruccin anterior se latchea al registro de instrucciones (IR) durante el ciclo Q1. La instruccin es decodificada y ejecutada durante los ciclos Q2, Q3 y Q4. Si la instruccin conlleva un acceso a la memoria de datos para lectura, este acceso se realiza durante el ciclo Q2. Si la instruccin conlleva un acceso a la memoria de datos para escritura, este acceso se realiza durante el ciclo Q4.
LECCION 5 ARQUITECTURA INTERNA DE LOS PIC - 5 F.F. LINERA

AREA DE TECNOLOGIA ELECTRONICA UNIVERSIDAD DE OVIEDO

EJECUCION DE INSTRUCCIONES EN UN SOLO CICLO (SALVO SALTOS) Pudiera haber un ciclo de instruccin de retardo si el resultado de ejecutar la instruccin anterior modifica el contenido del Contador de Programa (Ej: GOTO CALL). Esto implica suspender el entubado (pipelining) de las instrucciones durante un ciclo para que la instruccin a donde se salta se traiga a la CPU.

LECCION 5 ARQUITECTURA INTERNA DE LOS PIC - 6

F.F. LINERA

AREA DE TECNOLOGIA ELECTRONICA UNIVERSIDAD DE OVIEDO

ENTUBADO (PIPELINING) DE INSTRUCCIONES

El entubado de instrucciones consiste en 2 etapas: En una primera etapa, la instruccin es trada a la CPU. Esto lleva un ciclo de instruccin TCY. En la segunda etapa se ejecuta la instruccin. Esto lleva otro TCY.. No obstante, debido al solapamiento de traer la instruccin actual y ejecucin de la instruccin previa, una instruccin se trae y otra se ejecuta cada TCY.

LECCION 5 ARQUITECTURA INTERNA DE LOS PIC - 7

F.F. LINERA

AREA DE TECNOLOGIA ELECTRONICA UNIVERSIDAD DE OVIEDO

NUMERO DE INSTRUCCIONES REDUCIDO

Cuando el juego de instrucciones est bien diseado y tiene caractersticas de ortogonalidad, el conjunto de instrucciones requerido para realizar todas las tareas es reducido y se aprende rapidamente.

ARQUITECTURA DE FICHERO DE REGISTROS

Todos los registros de funciones especiales asociados a los diferentes mdulos que incorpora el microcontrolador (Ej: PORTB, TRISB), incluyendo el contador de programa, estn mapeados en la memoria de datos junto con el resto de registros que podemos asociar a las diferentes variables de nuestro programa.
Adems todos estos registros pueden direccionarse usando el modo de direccionamiento directo o indirecto.
LECCION 5 ARQUITECTURA INTERNA DE LOS PIC - 8 F.F. LINERA

AREA DE TECNOLOGIA ELECTRONICA UNIVERSIDAD DE OVIEDO

INSTRUCCIONES ORTOGONALES (SIMTRICAS)

La ortogonalidad de las instrucciones hace que sea posible realizar cualquier operacin sobre cualquier registro utilizando cualquier modo de direccionamiento. La naturaleza simtrica y la falta de instrucciones especiales hace que la programacin sea simple y eficiente. Adems, la curva de aprendizaje se ve reducido. El conjunto de instrucciones de los PIC16 solo utiliza dos instrucciones no orientadas a registros. Son las instrucciones SLEEP y CLRWDT que estn relacionadas con caractersticas especiales de la CPU. (ver leccin 16 para ms detalle sobre el formato de las instrucciones)

LECCION 5 ARQUITECTURA INTERNA DE LOS PIC - 9

F.F. LINERA