CAPITULO 5

CIRCUITOS LÓGICOS MSI

•DECODIFICADORES Y VISUALIZADORES
•CODIFICADORES
 SISTEMAS COMBINACIONALES
 Circuito Combinacional  su salida depende sólo de sus
entradas

 Clasificación según escala de integración:

• SSI  máx. 10 puertas lógicas (100 xtores)*

• MSI  máx. 100 puertas lógicas (1000 xtores)**
• LSI  máx. 1000 puertas lógicas (10000 xtores)
• VLSI  > 1000 puertas lógicas (>10000 xtores)

2
SISTEMAS COMBINACIONALES

Multiplexores
Circuitos de Codificadores
Comunicación Decodificadores  (Demultiplexores)
Convertidores de código
Circuitos MSI
Comparadores
Circuitos Sumadores
Aritméticos Restadores
Multiplicadores

3
DECODIFICADORES
 LOS DECODIFICADORES SON UTILIZADOS
EN MUCHOS CIRCUITOS DIGITALES,
PUDIENDO SER EMPLEADOS PARA
SELECCIONAR DIRECCIONES DE MEMORIA,
PARA DECODIFICAR INSTRUCCIONES EN
UNA COMPUTADORA, PARA LA CONVERSIÓN
DE UN CÓDIGO EN OTRO, Ó SIMPLEMENTE
PARA PROVEER UNA INTERFASE ENTRE UN
NUMERO DECIMAL Y UN VISUALIZADOR DE
SIETE SEGMENTOS. EN ESTE CAPITULO SE
ESTUDIARÁN LOS MÁS REPRESENTATIVOS Y
ÚTILES.
4
¿QUE ES UN DECODIFICADOR?
 ES UN CIRCUITO DE MÚLTIPLES ENTRADAS
Y MÚLTIPLES SALIDAS, QUE CONVIERTE
ENTRADAS CODIFICADAS EN SALIDAS
CODIFICADAS EN OTRO CÓDIGO.
 CADA PALABRA DE CÓDIGO ENTRANTE
PRODUCE UNA PALABRA DE CÓDIGO
SALIENTE DIFERENTE.
 UN DECODIFICADOR DE N LÍNEAS DE
ENTRADA Y M LÍNEAS DE SALIDA. SE LE
DENOMINA DECODIFICADOR DE N A M
5
DECODIFICADOR BINARIO DE 2 A 4
 EN LA FIGURA SE MUESTRA EL
DECODIFICADOR QUE CONSTA
DE 2 LÍNEAS DE ENTRADA (A, A
Y0
B) Y CUATRO LÍNEAS DE
SALIDA (Y0, Y1, Y2, Y3),
ADEMÁS DE UNA ENTRADA DE B
Y1
HABILITACIÓN (EN)
 OBSERVE LA TABLA DE Y2
VERDAD, NO IMPORTA CUAL
SEA EL ESTADO DE LAS Y3
ENTRADAS, SI EN = 0 TODAS
LAS SALIDAS SERÁN = 0 ENTRADAS SALIDAS
E Y Y Y Y
 SI EN = 1, LAS SALIDAS N B A 3 2 1 0
OBEDECEN A CADA PALABRA 0 X X 0 0 0 0
DE ENTRADA. 1 0 0 0 0 0 1
1 0 1 0 0 1 0
1 1 0 0 1 0 0
1 1 1 1 0 0 0
6
EL DECODIFICADOR 74LS139
 ES UN ENCAPSULADO QUE
POSEE DOS
DECODIFICADORES
INDEPENDIENTES DE 2 A 4
 NÓTESE QUE LAS SALIDAS
Y LAS ENTRADAS DE
HABILITACION SON
ACTIVAS A BAJO. LA
MAYORIA DE LOS
DECODIFICADORES
COMERCIALES SE DISEÑAN
ASÍ DEBIDO A QUE LAS
COMPUERTAS INVERSORAS
SON MÁS VELOCES QUE
LAS NO INVERSORAS.
7
DECODIFICADOR 74LS138
 ES UN DECODIFICADOR DE 3 A
8, SUS SALIDAS SON ACTIVAS
EN BAJO, CUENTA ADEMÁS EN1
CON TRES ENTRADAS DE
HABILITACION, DOS DE ELLAS EN2
Y0
SON DE ACTIVACION EN BAJO. EN3
Y1
 UNA SOLA SALIDA SE ACTIVA
(SE HACE BAJA) SI EL Y2
DECODIFICADOR ESTA Y3
HABILITADO Y LA SALIDA SE 74LS138
SELECCIONA APLICANDO EL Y4
CODIGO CORRESPONDIENTE A A Y5
SU NUMERO EN LOS PINES DE
B
ENTRADA Y6
C
Y7

8
EL DECODIFICADOR 74LS154
 ES ANALÓGO AL 74LS138.
 ES UN DECODIFICADOR DE 4 A 16
 SUS 4 ENTRADAS SON ACTIVAS EN
ALTO Y SUS 16 SALIDAS SON ACTIVAS
EN BAJO
 CUENTA ADEMÁS CON 2 LÍNEAS DE
HABILITACIÓN ACTIVAS EN BAJO

9
CONEXIÓN DE DECODIFICADORES
BINARIOS EN CASCADA
EN1
 ES POSIBLE CONECTAR +5V
EN2
Y0
VARIOS DECODIFICADORES EN3
Y1

BINARIOS EN CASCADA Y2

PARA DECODIFICAR 74LS138 Y3

PALABRAS DE TAMAÑO A
Y4

Y5
MÁS GRANDE E1 B
E2 C
Y6

 EN LA FIGURA SE MUESTRA E3 Y7

E4
COMO SE CONECTARIAN E5 EN1

DOS DECODIFICADORES DE EN2

Y0

3 A 8 PARA IMPLEMENTAR EN3

Y1

UNO DE 4 A 16 Y2

Y3
74LS138
Y4

A Y5
B
Y6
C
Y7

10
DECODIFICADORES BCD A
DECIMAL
 LOS DECODIFICADORES DE
BCD A DECIMAL, DE LOS
CUALES EL 74LS42 ES UN
BUEN EJEMPLO, ACEPTAN A
SU ENTRADA CÓDIGOS
BCD, DE CUATRO BITS POR
SUPUESTO, Y ACTIVA EN
BAJO UNA LINEA DE
SALIDA
CORRESPONDIENTE. SI EL
CODIGO A SU ENTRADA NO
REPRESENTA A UN
NÚMERO BCD VÁLIDO,
TODAS LAS SALIDAS
PERMANECEN EN ALTO
11
DECODIFICADORES BCD A
DECIMAL. TABLA DE VERDAD
 COMO SE EXPLICO ANTERIORMENTE, SI EL DECODIFICADOR BCD A
DECIMAL “VÉ” EN SUS ENTRADAS UN CODIGO NO VALIDO (MAYOR
QUE NUEVE) TODAS LAS SALIDAS PERMANECERÁN EN ALTO. CASO
CONTRARIO UNA SOLA SALIDA CAMBIARÁ A BAJO, DEPENDIENDO
DEL CODIGO “VISTO” EN LA ENTRADA.
 VER TABLA DE VERDAD
Y Y Y Y Y Y Y Y Y Y
D C B A 0 1 0 3 4 5 6 7 8 9

0 0 0 0 0 1 1 1 1 1 1 1 1 1
0 0 0 1 1 0 1 1 1 1 1 1 1 1
0 0 1 0 1 1 0 1 1 1 1 1 1 1
0 0 1 1 1 1 1 0 1 1 1 1 1 1
0 1 0 0 1 1 1 1 0 1 1 1 1 1
0 1 0 1 1 1 1 1 1 0 1 1 1 1
0 1 1 0 1 1 1 1 1 1 0 1 1 1
0 1 1 1 1 1 1 1 1 1 1 0 1 1
1 0 0 0 1 1 1 0 1 1 1 1 0 1
1 0 0 1 1 1 1 1 0 1 1 1 1 0
1 0 1 0 1 1 1 1 1 1 1 1 1 1
1 0 1 1 1 1 1 1 1 1 1 1 1 1
CODIGOS NÓ 1 1 0 0 1 1 1 1 1 1 1 1 1 1 SALIDAS
VÁLIDOS 1 1 0 1 1 1 1 1 1 1 1 1 1 1 SIEMPRE ALTAS
1 1 1 0 1 1 1 1 1 1 1 1 1 1
1 1 1 1 1 1 1 1 1 1 1 1 1 1
12
 DECODIFICADOR BCD A SIETE
SEGMENTOS. El 74LS47
 UN DECODIFICADOR DE ESTOS
POSEE CUATRO LINEAS DE
ENTRADA; D, C, B, A, Y SIETE
LINEAS DE SALIDA a, b, c, d, e, f,
g. EL DECODIFICADOR ACEPTA EN
a
SUS LINEAS DE ENTRADA UN

a
CODIGO BCD Y LO CONVIERTE A UN
CODIGO DE SIETE BITS TAL QUE AL f b

b
EXCITAR A UN DISPLAY HACE QUE D
SE ILUMINEN LOS SEGMENTOS

c
CORRESPONDIENTES AL DIGITO C 7447
g

d
BCD DE ENTRADA B e c

e
 POR EJEMPLO, SI RECIBE EL A
NUMERO 0011, EL DECODIFICADOR

f
ACTIVARÁ SUS SALIDAS a, b, g, c Y d d

g
LAS CUALES, CONECTADAS A SUS
RESPECTIVOS SEGMENTOS EN EL DCBA = 0011
DISPLAY, DARÁN COMO RESULTADO
LA FORMACIÓN DEL NÚMERO 3 EN
EL VISUALIZADOR.
 EL 7447 ES UN DECODIFICADOR
ENCAPSULADO BCD A SIETE
SEGMENTOS 13
CODIFICADORES
 LOS CODIFICADORES SON DISPOSITIVOS LÓGICOS
COMBINACIONALES QUE ASIGNAN UN CODIGO DE
SALIDA ÚNICO (UN NUMERO BINARIO) A CADA UNO
DE LOS DATOS APLICADOS A SU ENTRADA. EN
OTRAS PALABRAS, LLEVAN A CABO LA FUNCION
INVERSA DE LOS DECODIFICADORES
 EN TERMINOS MUY GENERALES, SON
CONSIDERADOS CODIFICADORES CASI TODOS
AQUELLOS DISPOSITIVOS COMBINADOS PARA LOS
CUALES EL NÚMERO DE ENTRADAS ES MAYOR QUE
EL NUMERO DE SALIDAS

14
EL CODIFICADOR DECIMAL A
BCD
 ESTE TIPO DE CODIFICADOR POSEE
DIEZ ENTRADAS, UNA POR CADA
DIGITO DECIMAL, Y 4 SALIDAS ENTRADAS SALIDAS

CORRESPONDIENTES AL CODIGO
BCD 1

 EN TERMINOS GENERALES EL 2
FUNCIONAMIENTO DEL C.I. 74148 ES
EL SIGUIENTE; SI SE HACE ALTO EN 3

LA ENTRADA NUMERO TRES, POR 4

D

EJEMPLO, LA SALIDA ES EL CODIGO 5

C
BCD 0011. 74148
B
6
 UNA APLICACIÓN COMUN PARA A
ESTOS CIRCUITOS ES CUANDO SE 7

QUIERE TOMAR LOS VALORES DE 8

UN TECLADO DECIMAL Y 9
TRANSFORMARLOS A BCD, POR
EJEMPLO SI SE PRESIONA LA TECLA 0

NUMERO 4 A LA SALIDA SE
OBTIENE EL CODIGO BCD
CORRESPONDIENTE 0100. 15
CAPITULO 5
CIRCUITOS LÓGICOS MSI
MULTIPLEXORES Y DEMULTIPLEXORES
CONCEPTO DE MULTIPLEXACION
 LA MULTIPLEXACION
CONSISTE EN LA
CANALIZACION DE VARIAS
LINEAS DE ENTRADA ENTRADAS

HACIA UNA SOLA LINEA DE

SALIDA
 EN LA FIGURA,
DEPENDIENDO DE LA SALIDA
POSICIÓN DEL
INTERRUPTOR ROTATORIO
LA INFORMACION DE UNO
DE LOS CANALES DE
ENTRADA ES TRANSFERIDA
A LA LINEA DE SALIDA

17
MULTIPLEXORES DIGITALES
 SON CONOCIDOS TAMBIEN
COMO SELECTORES DE DATOS
 EN LA FIGURA SE MUESTRA UN
SELECTOR DE 8 A 1, TIENE OCHO 0
ENTRADAS DE 0 A 7, Y UNA 1
SOLA SALIDA, LAS TRES 2
ENTRADAS SELECTORAS SON 3 SALIDA
SUFICIENTES PARA GENERAR 4
UN TOTAL DE 2N=8 5
COMBINACIONES QUE 6
CORRESPONDEN A CADA UNA 7
DE LAS ENTRADAS DEL
8
MULTIPLEXOR
 POR EJEMPLO SI LAS ENTRADAS CBA
SELECTORAS CBA = 011 (3). SE
TRANSFERIRÁ A LA SALIDA EL
DATO PRESENTE EN LA
ENTRADA #3
18
 EL MULTIPLEXOR 74LS151
 TALVEZ EL MÁS SENCILLO DE
LOS MULTIPLEXORES 0
DISPONIBLES EN EL MERCADO 1
SEA EL 74LS151. 2
 ESTE ES UN MULTIPLEXOR DE 3 W=Y
8 A 1 PRESENTADO EN UN 4 74LS151
ENCAPSIULADO DIP DE 16
PINES ADEMÁS DE SUS 8 5 Y
ENTRADAS ESTE CI TIENE DOS 6
SALIDAS Y y W (W ES EL 7
COMPLEMENTO DE Y) 8
 POSEE TAMBIEN UNA
ENTRADA DE HABILITACION ENABLE CBA
ACTIVA A BAJO, CUANDO ESTA
SE HACE ALTA, SE INHIBE EL
MULTIPLEXOR LLEVANDO LA
SALIDA Y A UN ESTADO BAJO
Y LA W A UN ESTADO ALTO 19
OTROS MULTIPLEXORES EN CI
 EL 74LS150 ES UN MULTIPLEXOR DE S
16 ENTRADAS, ADEMÁS POSEE UNA
ENTRADA DE HABILITACION, G
CUATRO ENTRADAS DE SELECCION
Y UNA SALIDA COMPLEMENTADA
 EL 74157 ES UN MULTIPLEXOR A0
CUADRUPLE DE 2 A 1 LINEAS. EN LA
FIGURA SE MUESTRA SU SIMBOLO B0
FUNCIONAL, ESTE MULTIPLEXOR
TRANSFIERE A SUS CUATRO LINEAS A1
DE SALIDA UNO DE LOS DOS DATOS B1
DE 4 BITS, A ó B, CONECTADOS A SUS
OCHO LINEAS DE ENTRADA, SEGÚN A2
LO ESPECIFIQUE SU LINEA DE
CONTROL S; SI S=1, EL DATO B2
TRANSFERIDO ES EL A, DE LO A3
CONTRARIO SE TRANSFIERE EL B. LA
ENTRADA G, (PIN 15) DE ACTIVACION B3
EN BAJO, HABILITA EL
FUNCIONAMIENTO DEL DISPOSITIVO
20
LOS MULTIPLEXORES COMO
CIRCUITOS LÓGICOS UNIVERSALES
 ADEMÁS DE DESEMPEÑARSE S0 S1 S2 Y
COMO SELECTORES DE DATOS
LOS MULTIPLEXORES PUEDEN 0 0 0 0

LLEVAR A CABO FUNCIONES

PROPIAS DE CIRCUITOS 0 0 1 0

LÓGICOS CONVENCIONALES,
ACTUANDO COMO CIRCUITOS 0 1 0 1 A B C
LÓGICOS CONVENCIONALES.
 ILUSTRAREMOS ESTE HECHO 0 1 1 0

POR VIA DE UN EJEMPLO.

SUPONGA QUE SE DESEA 1 0 0 1 A B C
CONSTRUIR UN CIRCUITO
LÓGICO CUYA TABLA DE 1 0 1 0

VERDAD SE MUESTRA EN LA
FIGURA, PARA ELLO 1 1 0 1 A B C
DISPONEMOS DEL MULTIPLEXOR 1 1 1 0
DE OCHO ENTRADAS 74151.
 EN LA PAGINA OPUESTA SE
Y = ABC + ABC + ABC
MUESTRA LA SOLUCION:
21
IMPLEMENTACION DE LA TABLA DE VERDAD
UTILIZANDO UN SELECTOR DE DATOS.
 EL FUNCIONAMIENTO DEL SISTEMA SE RESUME 1
DE LA SIGUIENTE MANERA:
 ASUMA QUE LAS VARIABLES S0, S1 Y S2 ESTÁN
EN BAJO, LO QUE CORRESPONDE A LA PRIMERA
COMBINACION DE ENTRADAS DE LA TABLA DE
VERDAD. DE ACUERDO CON LA TABLA, ESTA I0
COMBINACION DE ENTRADAS DEBE CAUSAR UN I1
NIVEL LÓGICO BAJO A LA SALIDA. PUESTO QUE SALIDA
LA COMBINACION 000 APLICADA A LAS LINEAS I2
DE SELECCIÓN DEL MULTIPLEXOR TRANSFIERE I3
EL DATO PRESENTE EN I0 A LA SALIDA, LA I4
ENTRADA I0 DEBE CONECTARSE A NIVEL LÓGICO
BAJO. I5
 LA SIGUIENTE COMBINACION DE VARIABLES DE I6
ENTRADA ES 001 POR LO CUAL EL 74151 I7
TRANSFIERE A SU SALIDA EL VALOR
CORRESPONDIENTE A LA LINEA DE ENTRADA I1.
COMO EN ESTE CASO TAMBIEN SE DESEA UNA
SALIDA DE 0, I1 DEBE ASÍ MISMO CONECTARSE A S2 S1 S0
UN NIVEL LÓGICO BAJO.
 AHORA LA COMBINACION DE ENTRADAS, 010 ENTRADAS
REQUIERE DE UN NIVEL ALTO COMO RESPUESTA, CORRESPONDIENTES A: C B A
POR LO CUAL, I2 DEBE AHORA LLEVARSE A NIVEL
ALTO. EL PROCESO SE REPITE DE MANERA 22
SIMILAR PARA LAS OTRAS.
EJERCICIO

23
Ejemplo de implementación
MUX
0 0
A B C F
1 1
0 0 0 0
0 0 1 1 0 2
0 1 0 0 0 3
0 1 1 0
0 4 Salida f(a,b,c)= ab+ac+bc
1 0 0 0
1 0 1 1 1 5
1 1 0 1 1 6
1 1 1 1
1 7

S2 S1 S0

a b c
A B C D F
0 0 0 0 0
0 0 0 1 0
Implementación de funciones
0 0 1 0 0 de 4 variables
0 0 1 1 0
0 1 0 0 1 MUX
0 1 0 1 1 0
0 1 1 0 1 1
0 1 1 1 1 2
1 0 0 0 0 3
1 0 0 1 0
4 Salida F
1 0 1 0 1
5
1 0 1 1 0
6
1 1 0 0 0
7
1 1 0 1 0
1 1 1 0 S2 S1 S0
1
1 1 1 1 0
A B C D F F
0 0 0 0 0
0
0 0 0 1 0
MUX
0 0 1 0 0 0 0
0
0 0 1 1 0
0 1
0 1 0 0 1
1 1
0 1 0 1 1 2
0 1 1 0 1 1 3
1
0 1 1 1 1
0 4 Salida F
1 0 0 0 0
0 D
1 0 0 1 0 5
1 0 1 0 1 1 6
D
1 0 1 1 0
D 7
1 1 0 0 0
0
1 1 0 1 0 S2 S1 S0
1 1 1 0 1
D
1 1 1 1 0 A B C
A B C D F
0 0 0 0 0
0 0 0
0 0 1
1
0
0
0
Ejercicio
0 0 1 1 0
Implementar la función F
0 1 0 0 1
a partir de un multiplexor
0 1 0 1 1
de 4 bits y de la lógica
0 1 1 0 1
necesaria
0 1 1 1 1
1 0 0 0 0
1 0 0 1 0
1 0 1 0 1
1 0 1 1 0
1 1 0 0 0
1 1 0 1 0
1 1 1 0 1
1 1 1 1 0
Ejercicio

28
 DEMULTIPLEXORES DIGITALES
 LLEVAN A CABO LA FUNCION
OPUESTA A LOS MULTIPLEXORES,
POR LO CUAL. EN OCASIONES, SE LES
CONOCE COMO DISTRIBUIDORES DE
DATOS, YA QUE SU FUNCION PUEDE
RESUMIRSE COMO LA DISTRIBUCION
ENTRADA
DE DATOS DE UNA SOLA LINEA A DE DATOS
VARIAS SALIDAS. EN LA FIGURA SE
MUESTRA UN DEMULTIPLEXOR
BÁSICO DE 1 A 4 LINEAS. LA LINEA DE
ENTRADA DE DATOS SE CONECTA LINEAS DE
DIRECTAMENTE A TODAS LAS SALIDA DE
COMPUERTAS AND, MIENTRAS QUE LINEAS DE DATOS
SELECCION
LAS DOS LINEAS DE SELECCIÓN
ACTIVAN UNA DE LAS COMPUERTAS
A LA VEZ. POR CONSIGUIENTE, LOS
DATOS QUE APARECEN EN LA LINEA
DE ENTRADA PASAN A TRAVÉS DE LA
COMPUERTA HABILITADA HASTA LA
LINEA RESPECTIVA DE SALIDA DEL
DISPOSITIVO DISTRIBUIDOR DE
DATOS.
29
DEMULTIPLEXORES EN CI
 EL 74138 ES UN DEMULTIPLEXOR DE 1 A 8, SE
COMPONE, ADEMÁS DE SUS 8 LINEAS DE
SALIDA, DE 3 LINEAS DE SELECCIÓN Y 3
LINEAS DE HABILITACION. TAMBIEN PUEDE
SER CONFIGURADO COMO UN
DECODIFICADOR DE 3 A 8.
 EL 74154 ES UN DECODIFICADOR DE 4 A 16
LINEAS QUE CONFIGURADO
ADECUADAMENTE TAMBIEN PUEDE SER
UTILIZADO COMO UN DEMULTIPLEXOR DE 1
A 16 LINEAS

30
 APLICACIÓN DE LOS MULTIPLEXORES Y
DEMULTIPLEXORES. TDM
 LOS DEMULTIPLEXORES, POR LO GENERAL, COMPLEMENTAN O
REVERSAN EL PROCESO LLEVADO A CABO POR LOS
DISPOSITIVOS MULTIPLEXORES. UNA DE LAS APLICACIONES
MÁS USUALES E INTERESANTES DE ESTA CLASE DE
DISPOSITIVOS, ES AQUELLA EN LA CUAL EL PAR
MULTIPLEXOR/DEMULTIPLEXOR SE UTILIZA PARA LA
MULTICANALIZACION DE DATOS EN EL TIEMPO. EL CONCEPTO
DE MULTICANALIZACION HACE REFERENCIA A LA TECNICA POR
LA CUAL UN MISMO CANAL ES UTILIZADO PARA LA
TRANSMISION SIMULTANEA DE DOS O MÁS SEÑALES O
MENSAJES. UNA FORMA DE UTILIZACION DE UN CANAL CON
ESTE PROPOSITO ES LA DENOMINADA MULTIPLEXACION POR
DIVISION DE TIEMPO O TDM (TIME DIVISION MULTIPLEXING)
 CUANDO UN SISTEMA UTILIZA LA MULTIPLEXACION EN EL
TIEMPO EN EL EXTREMO DE ENVÍO DE INFORMACION, DEBE
COMPLEMENTAR EL PROCESO CON LA DEMULTIPLEXACION DE
LOS DATOS EN EL EXTREMO DE RECEPCION DEL CANAL DE
TRANSMISION.
31
PRINCIPIO DE FUNCIONAMIENTO
DE UN SISTEMA TDM
 SE USA PARA TRANSMITIR
SIMULTÁNEAMENTE SEÑALES
DIFERENTES A TRAVÉS DE UN
MISMO CANAL.

 DIVIDE EL TIEMPO DE
TRANSMISIÓN EN INTERVALOS
QUE SON ASIGNADOS A LOS
DISTINTOS CANALES DE
ENTRADA.

 SE UTILIZA UN
DEMULTIPLEXOR PARA
RECUPERAR LA SEÑAL EN EL
RECEPTOR.

32