Arquitetura de Computadores

Projeto 1
Equipe: André Rodrigues Rocha; Vinicius Mesquita Coelho; João Victor
Duarte Viana; Amanda Pereira Ramos
Pratica de Caminho de dados:

• 4. Incremento do PC:
7.MUX

.Errado: Correto:

o multiplexador deve estar conectado ao 20-16 do distribuidor.

12. Addi

Componetes que devem ser acrescentados: Extensor de bits e um

multiplexador entre a ULA e o Register Failerd
12. Circuito completo
Prática caminho de dados 2: Movimentação
de dados
Addiu:
BEQ:
LW:
SLL:
Prática pipeline

Circuito completo:
Instruções sem Hazards

• Código:
• 1 - addu $3,$2,$1
• 2 - subu $4,$2,$1
• 3 - addu $8,$7,$6
• 4 - subu $9,$7,$6
• 5 - addu $12,$11,$10
•
Valores dos sinais de controle:
Instruções ALUOp ALUsrc MemWrite MemRead RegDst RegWrite MemToReg Branc
h

addu 001 0 0 0 1 1 0 0
$3,$2,$1

subu $4,$2,$1 011 0 0 0 1 1 0 0

addu 001 0 0 0 1 1 0 0
$8,$7,$6

subu $9,$7,$6 011 0 0 0 1 1 0 0

addu 001 0 0 0 1 1 0 0
$12,$11,$10
FIM!<3
Estágios do Pipeline
Instruções 1 2 3 4 5 6 7 8 9

addu $3,$2,$1 IF ID EX MEM WB

subu $4,$2,$1 IF ID EX MEM WB

addu $8,$7,$6 IF ID EX MEM WB

subu $9,$7,$6 IF ID EX MEM WB

addu IF ID EX MEM WB
$12,$11,$10
Instruções com Hazards

• Código:
• 1 - addu $3,$2,$1
• 2 - addu $4,$3,$1
• 3 - addu $5,$3,$2
• 4 - addu $6,$3,$1
• 5 - addu $7,$3,$3
•
Valores dos sinais de controles
Instruções ALUOp ALUsrc MemWrite MemRead RegDst RegWrite MemToReg Branch FA FB

addu $3,$2,$1 001 0 0 0 1 1 0 0 00 00

addu $4,$3,$1 001 0 0 0 1 1 0 0 01 00

addu $5,$3,$2 001 0 0 0 1 1 0 0 00 00

addu $6,$3,$1 001 0 0 0 1 1 0 0 00 00

addu $7,$3,$3 001 0 0 0 1 1 0 0 00 00

Estágios do Pipeline
Instruções 1 2 3 4 5 6 7 8 9

addu $3,$2,$1 IF ID EX MEM WB

addu $4,$3,$1 IF ID EX MEM WB

addu $5,$3,$2 IF ID EX MEM WB

addu $6,$3,$1 IF ID EX MEM WB

addu $7,$3,$3 IF ID EX MEM WB

Instruções lw

• Código:
• 1 - addiu $2,$1,10
• 2 - sw $2, 0($3)
• 3 - lw $4, 0($3)
• 4 - addu $5,$4,$1
•
Valores dos sinais de controle

Instruções ALUOp ALUsrc MemWrite MemRead RegDst RegWrite MemToReg Branch F FB

A

addiu 001 1 0 0 0 1 0 0 0 00
$2,$1,10 0

sw $2, 0($3) 001 1 1 0 0 0 0 0 0 00

1

lw $4, 0($3) 001 1 0 1 0 1 1 0 0 00

1

addu 001 0 0 0 1 1 0 0 0 00
$5,$4,$1 1
Estágios do Pipeline

Instruções 1 2 3 4 5 6 7 8

addiu IF ID EX MEM WB
$2,$1,10

sw $2, 0($3) IF ID EX MEM WB

lw $4, 0($3) IF ID EX MEM WB

addu $5,$4,$1 IF ID EX MEM WB