Sei sulla pagina 1di 46

DISEÑO DE CIRCUITOS

COMBINATORIOS
ANÁLISIS DE CIRCUITOS
COMBINACIONALES
 Un circuito combinacional es un
circuito digital cuyas salidas, en un
instante determinado y sin
considerar los tiempos de
propagación de las puertas, son
función, exclusivamente, de la
“combinación” de valores binarios de
las entradas del circuito en ese
mismo instante.
Diseño de Circuitos Lógicos
Combinatorios
 Requerimiento

 Se construye la tabla de Verdad.


 NO siembre se aplica BOOLE y
DEMORGAN
 Aplicar Sumas de Productos.

 Simplificación con los teoremas


anteriores
En que consiste?

Síntesis se entiende como la


obtención de circuitos lógicos,
a partir de una descripción
inicial que utiliza el lenguaje
convencional y luego es
transferida a una tabla de
verdad.
Funciones de salida, maxtérminos y
mintérminos
Renglón o línea A B C Función de salida Mintérmino Maxtérmino

0 0 0 0 F(0,0,0) A'·B'·C' A+B+C

1 0 0 1 F(0,0,1) A'·B'·C A+B+C'

2 0 1 0 F(0,1,0) A'·B·C' A+B'+C

3 0 1 1 F(0,1,1) A'·B·C A+B'+C'

4 1 0 0 F(1,0,0) A·B'·C' A'+B+C

5 1 0 1 F(1,0,1) A·B'·C A'+B+C'

6 1 1 0 F(1,1,0) A·B·C' A'+B'+C

7 1 1 1 F(1,1,1) A·B·C A'+B'+C'


Procedimientos de Diseño
Requerimiento
Diseñe un circuito lógico
que tenga entradas A, B y
C y cuya salida sea alta
solo cuando la mayor parte
de las entradas sean
ALTAS.
Tabla de Verdad.
A B C X
0 0 0 0
0 0 1 0
0 1 0 0
0 1 1 1
1 0 0 0
1 0 1 1
1 1 0 1
1 1 1 1
Simplificación
 Seescriben los términos, para los
casos en que la salida es “UNO” y
se procede a simplificar

X  A BC  AB C  ABC  ABC
X  A BC  ABC  AB C  ABC  ABC  ABC
X  ( A BC  ABC )  ( AB C  ABC )  ( ABC  ABC )
X  BC ( A  A)  AC ( B  B)  AB(C  C )
X  BC  AC  AB
Implantación de Diseño Final.

A 1
3
B 2

U2:A
C 4
6
1
2 12 1 2
5 13

74AS27

9
8
10
Ejemplo 2
 Sedesea diseñar un sistema de aviso
muy simple para un coche,que debe
operar del siguiente modo:
– Si el motor está apagado y las puertas
abiertas, sonará una alarma.
– Si el motor está encendido y el freno de
mano está puesto,también sonará la
alarma.
– Las situaciones reales, motor encendido
o apagado, puertas abiertas o cerradas,
etc pueden tratarse como variables
binarias.
Análisis
Sean f,e,p tres variables binarias que
indican:
 F freno de mano. Toma el valor 1 si está
puesto y 0 en caso contrario.
 P Puerta. Toma el valor 1 si alguna de
las puertas del coche están abiertas y 0
cuando todas las puertas están cerradas.
 e encendido. Toma el valor 1 si el motor
está arrancado, 0 si está apagado.
 La salida A puede considerarse también
como una señal binaria, A, que toma dos
valores posibles: Si A=1 , la alarma se
activa, si A=0, la alarma no se activa.
Tabla de verdad

U2

NOT 1

f 2
13
12

U6

OR
U3 3
4 6

p NOT
5 U8

U4 9
10 8
OR
A
e NOT
11
U7

OR
1
2 12
13
Diseñar un Sumador
Requerimiento
 Diseñar un Circuito Sumador de dos Bits
que produzca dos salidas S La suma y
C  un bit de transporte o
desbordamiento.
Tabla de Verdad
A B S T
0 0 0 0
0 1 1 0
1 0 1 0
1 1 0 1
Expresiones Lógicas
OR
S = A’ B + A B’
T= A B
A 0

B 0

A 0
U1
S
0
B XOR

U2
C
AND
Ejercicios
 Diseñar un Sumador de Tres BITS
 Diseñar un circuito lógico de 3 bits
cuya salida sea 1 solo cuando las
entradas ABC (ALSB, CMSB)
esten en un rango ente 4 y 8 binarior
espectivamente.
 Diseñar un decodificador de BCD a 7
Segmentos.
Sumador de Tres Bits
Generalización de Sumadores
7 Segmentos

ANODO COMUN
CATODO COMUN
Decodificador 7447
MÉTODO DE LOS
MAPAS DE
KARNAUGH
Construcción de los Mapas de
KARNAUGH
 extensión del diagrama de Venn.
 Esto nace de la representación
geométrica de los números
binarios.
 Un número binario de n bits, puede
representarse por lo que se
denomina un punto en un espacio
N
 Numero de 1 bit  0 y 1
CUBO 1. Representación de 1 bit
Cubo 0 Cubo 1
0 1
El cubo 1 se obtiene proyectando el cubo 0
Cubo 2 Cubo 2
0 1 00 01

0 1 10 11
El cubo 2 se obtiene proyectando el cubo 1
1 Crear el mapa de Karnaug
 Recomendado para Máximo 6 Variables.
 Método de Simplificación Manual
 Se construye el mapa de Karnaugh
Representación de 3 Variables
Mapa de 3 y 4 Variables
2- Fijar los 1 de las expresiones

z= A’B’C + A’BC

z=A’B’C’D’ + A’B’C’D+A’B’CD+A’B’CD’
+AB’C’D’+AB’CD+AB’CD’
3 – Simplificación (1)

Z= AB’+AB=A Z=A’B + AB = B

Z=A’B’+A’B = A’ Z=A’B’+AB’= B’
3- Simplificación(2)
 Para tres Variables.

Z= A’B’C’ + AB’C’ + ABC + ABC’


Z= (A’+A)B’C ‘+ AB(C+C’)
Z=B’C’ + AB
3- Simplificación(3)

Z=A’B’C’+A’BC’ = A’C’ Z= AB’C’ + ABC’ = AC’


3 – Variables Casos
Conclusión
Cuando una variable aparece en forma
complementada (X’) y no
complementada (X) dentro de un
agrupamiento, esa variable se elimina
de la expresión. Las variables que son
iguales en todos agrupamientos
deben aparecer al final de la
expresión.
4 Variables Caso 1
4 Variables Bloques
4 Variables Casos Varios

Alternativas ?
4 Variables Casos Varios(2)
Condición No Importa
C' C
A B C Z
A'B' 0 0
0 0 0 0
A'B 0 X
0 0 1 0 AB 1 1
0 1 0 0 AB' X 1
0 1 1 X
1 0 0 X
1 0 1 1 C' C
1 1 0 1 A'B' 0 0
A'B 0 0
1 1 1 1
AB 1 1
Z=A AB' 1 1
Resumen
1.- Dibujar la cuadrícula correspondiente al
número de variables de la función
2.- Sombrear la zona correspondiente a la
función (1)
3.- Recubrir dicha zona con bloques que sean
lo mayores posible
4.- Si se puede quitar algún bloque de forma
que la zona cubierta siga siendo la misma
5.- La expresión simplificada de f se
corresponde a la suma de los monomios
correspondientes a los bloques que queden
Ejemplos
Mapas de Karnaugh
Ejemplo 1
 Diseñar un circuito DEC A B C Z
lógico
combinatorio que 0 0 0 0 0
detecte, mediante 1 0 0 1 0
UNOS, los números
pares para una
2 0 1 0 1
combinación de 3 3 0 1 1 0
variables de 4 1 0 0 1
entrada. 5 1 0 1 0
6 1 1 0 1
Función canónica 7 1 1 1 0
Ejemplo 1 Solución
BC

A 00 01 11 10
0 0 0 0 1
1 1 0 0 1

A'BC' + ABC' = (A' + A)BC' = BC'


Ejemplo 2- Circuito Velocímetro

 Se tienen 3 Códigos del ADC ABCD


 Las lámparas deben incrementarse de dos
niveles en dos.
 L1 ON  001
 L1 & L2 001 y 010 etc
 Los codigo 110 y 111 no responde.
Solución
Solución
Ejemplo 3
 Diseñar un codificador de 4 a 2
líneas.
 Diseñar este mismo codificador pero
con prioridad.
 Diseñar un codificador de 8 a 3
líneas.
 Diseñar este mismo codificador pero
con prioridad.
Ejemplo4
 Desarrollar un circuito Hardware de
3 bits para la función:
X
f ( X ,Y )  2  Y 2
n
X
F(X,Y)

Potrebbero piacerti anche