Sei sulla pagina 1di 19

El transistor BJT es un dispositivo controlado por corriente en tanto que el transistor

JFET es un dispositivo controlado por voltaje.

Para el FET las cargas presentes establecen un campo elctrico, el cual controla la ruta de
conduccin del circuito de salida sin que requiera un contacto directo. Tienen alta
impedancia de entrada. Excede los niveles de resistencia de entrada del transistor BJT.
Las ganancias de voltaje de ca son ms estables a la temperatura , son ms pequeos y
son tiles en chips de circuitos integrados (CI).
Hay tres tipos de FET: (JFET), (MOSFET), y el (MESFET).
Construccin y caractersticas de los JFET
El JFET es un dispositivo de tres terminales con una terminal
capaz de controlar la corriente entre las otras dos. Sin
potenciales aplicados, el JFET tiene dos uniones p-n en
condiciones sin polarizacin. El resultado es una regin de
empobrecimiento en cada unin, es decir, no tiene portadores
libres por lo tanto no conduce.
Analoga de llave de agua.
La fuente de la presin de agua se relaciona al voltaje aplicado
del drenaje a la fuente, que establece un flujo de agua
(electrones) desde el grifo (fuente). La compuerta por la seal
aplicada (potencial), controla el flujo de agua (carga) dirigido
hacia el drenaje. Analoga de llave de agua.
V = 0 v, V algn valor positivo
GS DS

En la figura se aplica un voltaje


positivo V a travs del canal y la
DS

compuerta est conectada


directamente a la fuente para
establecer que V es 0v. El resultado
GS

son:
Una compuerta y una fuente al mismo
potencial
Una regin de empobrecimiento en el
extremo bajo de cada material p
Los electrones son atrados hacia el
drenaje y se establece la corriente
convencional I . Las corrientes a
D

travs del drenaje y la fuente son


equivalentes (I igual I ).
D S
La regin de empobrecimiento es ms
ancha cerca de la parte superior de ambos
materiales tipo p. Suponiendo una
resistencia uniforme en el canal n, la
corriente I establecer los niveles de
D

voltaje a travs del canal. La regin


superior del material tipo p se polarizar en
inversa alrededor de 1.5 V, con la regin
inferior polarizada en inversa con 0.5 V.
Cuanto ms grande es la polarizacin en
inversa, ms ancha es la regin de
empobrecimiento; produce una corriente
cero amperes en la compuerta. Conforme
el voltaje V aumente tambin la corriente.
DS
En la figura se muestra la grfica de I D

con V . La pendiente constante revela


DS

que en la regin de valores bajos de


V ,
DS la resistencia en esencia es
constante. A medida que V se DS

incrementa y se aproxima a ser V , p

las regiones de empobrecimiento se


ensanchan y se reduce el ancho del
canal esto provoca que la resistencia
se incremente. Cuanto ms horizontal
sea la curva, ms alta ser la
resistencia. V = 0 V a lo largo de toda
GS

la curva.
Si V se incrementa se originar una
DS

condicin conocida como voltaje de


estrangulamiento V . Es un nombre incorrecto
p

porque sugiere que la corriente I se reduce a


D

0 A. En realidad existe un canal muy


pequeo, con una corriente de muy alta
densidad.
Sin corriente de drenaje se eliminara la
posibilidad de que los diferentes niveles de
potencial en el material tipo p se polaricen en
inversa a lo largo de la unin p-n. El
resultado, sera la prdida de la regin de
empobrecimiento que provoc el
estrangulamiento.
A medida que V aumenta ms all de V , la longitud de la regin del
DS p

encuentro cercano entre las dos regiones de empobrecimiento crece a lo


largo del canal, pero el nivel de I permanece igual. Una vez que V > V ,
D DS p

el JFET tiene las caractersticas de una fuente de corriente. La corriente


se mantiene fija en el valor ID = I , pero la carga aplicada determina el
DSS

voltaje V (para niveles >V )


DS p

IDSS es la corriente de drenaje mxima para un JFET y est definida


por la condicin VGS=0 V y VDS >|Vp|.
VGS<0 V
El voltaje de la compuerta a la fuente, VGS, es el
voltaje de control
Se pueden desarrollar curvas de ID contra VDS para
varios niveles de VGS.
Para el canal n el VGS se vuelve ms y ms
negativo a partir de su nivel VGS=0 V.
La compuerta se establecer a niveles de
potencial cada vez ms bajos al compararla con la
fuente.
En la figura se aplica un voltaje de -1 V entre la
compuerta y la fuente de un bajo nivel de VDS.
El resultado de la polarizacin negativa a la
compuerta es alcanzar el nivel de saturacin a un
nivel ms bajo de VDS como se muestra en la figura
para VGS=-1 V.
El nivel de saturacin resultante para ID se redujo y continuar hacindolo a medida que VGS se haga
ms y ms negativo. El nivel de VGS que produce ID=0 mA est definido por VGS =Vp, con Vp
convirtindose en un voltaje negativo para dispositivos de canal n y en voltaje positivo para JFET de
canal p.
Dispositivos de canal p
El JFET de canal p se construye de
la misma manera que el canal n con
los materiales p y n invertidos como
se muestra en la figura. Las
direcciones de la corriente estn
invertidas, tambin las polaridades
reales de los voltajes V y V . El
GS DS

canal p se estrechar al
incrementarse el voltaje positivo de
la compuerta a la fuente y producir
voltajes negativos para V . Si tiene
DS

signos menos indican que la fuente


se encuentra a un potencial ms alto
que el drenaje.
A niveles altos de V la curva se eleva. La elevacin vertical indica que ocurri
DS

una ruptura y que la corriente a travs del canal ahora est limitada slo por el
circuito externo.
Esta regin se puede evitar si el nivel de V se toma de la hoja de
DSmx

especificaciones y si el nivel real de V es menor que este valor para todos


DS

los valores de V .
GS
Smbolos
Caractersticas de transferencia Derivacin
No existe relacin lineal entre las cantidades de salida y entrada de un
JFET. Por lo tanto la ecuacin:

genera una curva que crece exponencial con la magnitud decreciente


de VGS.Para analizar cd conviene ms el mtodo grfico que relaciona
la grfica de ecuacin de la red y la ecuacin 6. 3 su interseccin es la
solucin
Obtencin de la curva de transferencia a
partir de las caractersticas del drenaje.
Las caractersticas de transferencia definidas por la ecuacin de
Shockley no se ven afectadas por la red. Se puede obtener la curva de
transferencia con la ecuacin de Shockley. En la figura 6.17 muestra dos
grficas, con escala vertical en mili amperes en cada una. Una es una
grfica de ID contra VDS. Otra es ID contra VGS. El nivel de corriente
resultante para ambas grficas es IDSS. El punto de interseccin en la
curva de ID contra VGS ser como se muestra, puesto que el eje vertical
se define como VGS=0 V.
Aplicacin de la ecuacin Shockley
La curva de transferencia de la figura anterior tambin se puede obtener
de forma directa con la ecuacin de Shockley dados los valores de I y V .
DSS p

Los niveles de I y V definen los lmites de la curva en ambos ejes y slo


DSS p

se requiere localizar algunos puntos intermedios en la grfica. Se


demuestra mejor examinando algunos niveles especficos de una variable
y determinando el nivel resultante de los dems como sigue:
Hojas de especificaciones JFET

Aun cuando el contenido


general de las hojas de
especificaciones puede variar
desde del mnimo absoluto
hasta una extensa exhibicin
de grficas y tablas, existen
algunos parmetros
fundamentales que
proporcionarn los fabricantes.
Algunos de los ms
importantes son los siguientes
La hoja de especificaciones del
JFET 2N5457 de canal n
provista por Motorola aparece
como la figura.