Sei sulla pagina 1di 27

Lgica Programvel e VHDL

Prof. Marcio Cunha


Aula 05 Projeto RTL
Agenda

Planejamento

Introduo

Projeto Lgico Combinacional

Projeto Lgico Sequencial

Projeto RTL
Planejamento
Agenda

Planejamento

Introduo

Projeto Lgico Combinacional

Projeto Lgico Sequencial

Projeto RTL
Introduo

PROCESSADOR

BLOCOS DE CONTROLE BLOCOS OPERACIONAIS

REGISTRADORES CONTADORES SUBTRATORES

MULTIPLEXADORES COMPARADORES MULTIPLICADORES

DECODIFICADORES SOMADORES DESLOCADORES

AND OR NOT NAND NOR XOR XNOR

Projeto Hierrquico
Introduo
Tipos de Entradas e Sada (I/O) em Sistemas Digitais:
Controle

BLOCOS DE CONTROLE

Dados

BLOCOS OPERACIONAIS

Blocos de Controle x Blocos Operacionais


Introduo

Computadores Digitais
Introduo

PROJETO RTL

PROJETO LGICO PROJETO LGICO


COMBINACIONAL SEQUENCIAL

Metodologias de Projeto
Agenda

Planejamento

Introduo

Projeto Lgico Combinacional

Projeto Lgico Sequencial

Projeto RTL
Projeto Lgico Combinacional

SOMAS DE LGEBRA DE
PRODUTOS BOOLE

TABELA DA EXPRESSO CIRCUITO


PROBLEMA
VERDADE SIMPLIFICADA LGICO

MAPAS DE
KARNAUGH

Fluxo de Projeto
Agenda

Planejamento

Introduo

Projeto Lgico Combinacional

Projeto Lgico Sequencial

Projeto RTL
Projeto Lgico Sequencial
DESCREVA O COMPORTAMENTO COM UMA
ETAPA 1
MQUINA DE ESTADOS FINITOS

CRIE A ARQUITETURA
ETAPA 2
NMERO DE FLIP-FLOPS = LOG2 N_ESTADOS

ETAPA 3 CODIFIQUE OS ESTADOS

ETAPA 4 CRIE A TABELA DE ESTADOS

ETAPA 5 IMPLEMENTE A LGICA COMBINACIONAL

Fluxo de Projeto
Agenda

Planejamento

Introduo

Projeto Lgico Combinacional

Projeto Lgico Sequencial

Projeto RTL
Projeto RTL
OBTENHA UMA MQUINA DE ESTADOS DE
ETAPA 1
ALTO NVEL

ETAPA 2 CRIE UM BLOCO OPERACIONAL

CONECTE O BLOCO OPERACIONAL A UM


ETAPA 3
BLOCO DE CONTROLE

OBTENHA A MQUINA DE ESTADOS DO BLOCO


ETAPA 4
DE CONTROLE

ESCOLHA E PROJETO DA FREQUENCIA DE


ETAPA 5
PROCESSAMENTO

Fluxo de Projeto RTL: Register-Transfer Level


Projeto RTL
Projetar o processador de uma mquina de fornecer
refrigerante. Um detector de moedas fornece ao nosso
processador uma entrada c de um bit, a qual, quando a moeda
detectada, torna-se 1 durante um ciclo de relgio e tambm
uma entrada a de oito bits que indica o valor da moeda em
centavos. Uma outra entrada s de oito bits indica o custo do
refrigerante. Esse valor definido pelo proprietrio da
mquina. Depois do processador detectar um total de moedas
cujo valor maior ou igual ao custo de um refrigerante, ele
dever atribuir 1 a sada d de um bit durante um ciclo de
relgio, fazendo com que o refrigerante seja fornecido. Essa
mquina fornece apenas um tipo de refrigerante. A mquina
no fornece troco, qualquer valor em excesso retido.

Mquina de Refrigerante : ESPECIFICAO


Projeto RTL
s a

c PROCESSADOR DA
MQUINA DE FORNECER
REFRIGERANTE

Mquina de Refrigerante : ESPECIFICAO


Projeto RTL
total = total + a
Mquina de estados de alto nvel:
SOMAR
Entradas:
c (1 bit) detector de moeda
a (8 bits) valor da moeda c

s (8 bits) preo do refri


INICIO
ESPERAR
Sadas: d=0
total = 0
d (1 bit) fornecer c.(total<s) c.(total<s)

Registradores locais:
FORNECER
total (8 bits) acumulador
d=1
Mquina de Refrigerante : ETAPA 1
Projeto RTL
Bloco Operacional: total_zerar total_carregar
s
Dados:
Variveis a e s
REGISTRADOR
(total)

COMPARADOR SOMADOR
total_menor_s (total < s) (total = total+a)

Mquina de Refrigerante : ETAPA 2


Projeto RTL
Conexo entre bloco de controle e bloco operacional:

total_zerar

c BLOCO DE total_carregar BLOCO s


CONTROLE OPERACIONAL
d a

total_menor_s

Mquina de Refrigerante: ETAPA 3


Projeto RTL
Bloco de Controle:
total_carregar = 1

SOMAR

c total_zerar

c total_carregar
INICIO
ESPERAR
d=0
d total_zerar = 1
c.total_menor_s
c. total_menor_s

total_menor_s
FORNECER

d=1
Mquina de Refrigerante : ETAPA 4
Projeto RTL

Mquina de Refrigerante : ARQUITETURA


Projeto RTL

Mquina de Refrigerante : ARQUITETURA


Projeto RTL

Mquina de Refrigerante : ARQUITETURA


Projeto RTL

Mquina de Refrigerante : ARQUITETURA


Projeto RTL

Mquina de Refrigerante : ARQUITETURA


Projeto RTL
Exemplo extrado e adaptado:
VAHID, Frank. Sistemas digitais: projeto, otimizao e HDLS.
Porto Alegre:Artmed, 2008. 560 p. ISBN-13: 9788577801909.

Mquina de Refrigerante : REFERENCIA


Lgica Programvel e VHDL

Prof. Marcio Cunha


Aula 05 Projeto RTL

Potrebbero piacerti anche