Mster Universitario en Software de

istemas Distribuidos y Empotrados

EFICIENCIA ENERGTICA

INDICE

Objetivos de la asignatura

MOTIVACIN
PRINCIPIOS BSICOS DEL CONSUMO DE POTENCIA
PANORMICA DE ALTERNATIVAS DE DISEO
DISEO HARDWARE PARA BAJA POTENCIA
DISEO DEL SISTEMA
DISEO SOFTWARE PARA BAJA ENERGA

MOTIVACIN

Potencia: velocidad a la que la energa se convierte de una forma a otra.

conversin energa elctrica calor (disipacin)
velocidad a la que la energa se extrae de una fuente (consumo)
Tradicionalmente se conceda importancia a optimizar rea y prestaciones.
Hoy en da minimizar el consumo de potencia es prioritario

MOTIVACIN

PRINCIPIOS BSICOS DEL CONSUMO DE POTENCIA

Consumo dinmico
Cargando y descargando capacidades

Corrientes de cortocircuito

DINMICO

Camino cortado entre VDD y GND al conmutar

Corrientes de fugas
Diodos y transistores de fugas

ESTTICO

PRINCIPIOS BSICOS DEL CONSUMO DE POTENCIA

(Consumo de energa)

El tiempo de Computacin es importante

Computaciones rpidas- tiem po- consum o
Menos potencia, no siem pre sig nif ic a m enos consum o energ tico

PRINCIPIOS BSICOS DEL CONSUMO DE POTENCIA

No depende del tamao del transistor sino de la

conmutacin Depende de los datos
Puerta con:
12 m
100 MHz
30 fF/puerta
5V

200000 puertas

30 fFx25v2x100MHz=75W/puerta

15 W

PRINCIPIOS BSICOS DEL CONSUMO DE POTENCIA

Probabilidad de que las transiciones de

entrada produzcan 0 / 1 a la salida:
P0 = P1 =
Prob(init=0)Prob(out=1) = 3/4 1/4 = 3/16

PRINCIPIOS BSICOS DEL CONSUMO DE POTENCIA

GLITCHES:
Las puertas tienen retardo real transiciones espurias

En cadenas, hasta el 20% del consumo

PRINCIPIOS BSICOS DEL CONSUMO DE POTENCIA

Incremento del componente

dinmico

Disminucin del componente

dinmico:

Mayor densidad en los dispositivos

Reducir el voltaje: Efecto cuadrtico

Mayores frecuencias de reloj

Reducir la Frecuencia de reloj

Reducir la Capacitancia
Reducir los glitches
Reducir Conmutacin

PANORMICA DE ALTERNATIVAS DE DISEO

Mster en CC y
Tecnologas de la

11

11

PANORMICA DE ALTERNATIVAS DE DISEO

SISTEMA

Codiseo, Diseo de algoritmos, Sntesis

de comunicaciones, Juego de Is a
medida

Comportam.

Complejidad, concurrencia, localidad

Arquitectura

Concurrencia, seleccin conjunto de

instrucciones, pipeline, representacin de
datos

Circuito

N. Fsico

Dimensionamiento de transistores,
optimizacin lgica, conmutacin
adiabtica
Reduccin del umbral, escalado de
tensin,encapsulado avanzado

Mster en CC y
Tecnologas de la

12

12

NIVEL DE SISTEMA

NIVEL DE SISTEMA

Eleccin sistema:
HARDWARE (ASIC)

SOFTWARE (P+memoria)

Control de grado fino

Control de grado grueso

No hay flexibilidad

Flexibilidad

Tiempo de diseo largo

Tiempo de diseo corto

Una funcin en sw 10 veces ms consumo que en hw

NIVEL DE SISTEMA/COMPORTAMIENTO(HW)
Jerarqua de memoria:
Accesos cercanos. Ms rpido, menor consumo, cach ms pequea
La energa por acceso aumenta con el tamao de la memoria
Particin automtica de la memoria
Compresin Hw del cdigo:
Si se utilizan slo un conjunto de instrucciones, se codifican con menor
nmero de bits
Modos de control de potencia : Intel Xscale define 4 modos

NIVEL DE SISTEMA/COMPORTAMIENTO(HW)

Ejemplos:
Intel SpeedStep - 2 velocidades de reloj
Mobile PIII : 7-11 W, 500-600 MHz, 1,35-1,1 V
Intel Xscale - permite 5-6 velocidades de reloj
AMD PowerNow
AMD-K6-IIIE+500ANZ: 6-11 W, 200-500MHz,
1,7-1,4V

NIVEL DE ARQUITECTURA

PIPELINE: para reducir glitching

profundidad de lgica glitches consumo

NIVEL DE ARQUITECTURA

Compromiso
rendimiento/consumo

NIVEL RTL(HW)

SELECCIN DE MDULO. (C,f)

BINDING, REPRESENTACIN DE DATOS, CODIFICACIN FSM (E)
DISEO SNCRONO/ASNCRONO

NIVEL TECNOLGICO Y LGICO/PUERTAS (HW)

NIVEL LGICO
DISEO DE DOBLE VOLTAJE: Alto slo en los caminos crticos (V)
REDUCIR INTERCONEXIONES (C)

NIVEL TECNOLGICO
TAMAO DEL TRANSISTOR (C, V)
ESTILO LGICO: Domino, adiabtico (C, , f)

TENDENCIAS (HW)

GALS
Islas de voltaje independientemente alimentadas, sncronas
Comunicaciones asncronas (FIFOs)

MULTI/MANY CORES
Ms paralelismo, relojes ms lentos

NETWORKS ON CHIP
Estructura de comunicacin escalable

Bajo Consumo y Baja Energa en Software

PERFILADO de INSTRUCCIONES (rpido pero menos seguro)
Potencia/energa media de cada instruccin pre-medida en un procesador real estimacin de la energa de una
secuencia de cdigo = energas de las instrucciones
MODELADO DETALLADO (seguro pero muy lento)
Modelo del procesador usando un bajo nivel de abstraccin (puertas, RTL). Simulacin de la CPU y RAM con el
programa, obteniendo el valor de potencia/enega.

Bajo Consumo y Baja Energa en Software

Ajuste de voltaje y velocidad: Despus de cada salto condicional se va ajustando
velocidad y voltaje.

Bajo Consumo y Baja Energa en Software

Por qu?

Mayor presencia del software en sistemas empotrados

Los compiladores consideran slo prestaciones

El consumo del software se produce en:
Datapaths de la ALU entera y las unidades FP
Cach y sistemas de memoria
Buses del sistema (direccin, instruccin, datos)
Circuitos de control y distribucin + lgica de control.

Bajo Consumo y Baja Energa en Software

Podemos optimizar a diferentes niveles:

Diseo de algoritmo y aplicacin
Optimizaciones del compilador
Control del sistema operativo
Memorias:
Optimizar los accesos: reducir nmero de accesos,
explotar mltiples memorias pequeas, minimizar
almacenamiento...

Manual
Dinmico

Bajo Consumo y Baja Energa en Software

OPTIMIZACIN DEL COMPILADOR

Reduccin de la energa en memorias
Mejorar la localidad en los accesos a memoria
Minimizar el nmero de accesos a memoria
Reducir el rea de memoria total
Optimizar interacciones compilador-arquitectura
cache
Utilizar al mximo el ancho de banda de la memoria

Seleccin y planificacin ptima de las instrucciones

Algoritmos de planificacin de instrucciones
orientado al consumo

Prmutacin de bucles
Minimizar accesos a memoria
Fusin/fisin de bucles
Desenrollado de bucles

Bajo Consumo y Baja Energa en Software

Minimizar accesos a memoria

Facilita la mejor utilizacin de los registros

Bajo Consumo y Baja Energa en Software

Fusin/fisin de bucles

Desenrollado de bucles

Bajo Consumo y Baja Energa en Software

Planificacin orientada al consumo

1. Nodos del DAG de entrada: etiquetados con datos del consumo.
2. Se evala el coste de energa consumida entre instrucciones (switching activity).
3. Se recorre el DAG de la raiz a las hojas (top-down) eligiendo el nodo a planificar del conjunto de
candidatos, y si hay ms de uno disponible se elige el de menor consumo (incluyendo energa entre
instrucciones).

Bajo Consumo y Baja Energa en Software

Planificacin orientada al consumo

Algoritmos para prestaciones:
Alto consumo
Buenas prestaciones
Algoritmos para consumo:
Ahorro en consumo
Peores prestaciones
Solucin intermedia combinando criterios

Por ejemplo, producto retardo-energa como criterio de seleccin o mezclar criterios (si 2 nodos coinciden,
elegir el que satisfaga un segundo criterio)