CODIFICADORES Y DECODIFICADORES

TEMARIO
1. INTRODUCCIN
2. CODIFICADORES

DEFINICIN
REGLAS DE DISEO
EJEMPLOS

3. DECODIFICADORES

DEFINICIN
REGLAS DE DISEO
EJEMPLOS

4. CONCLUSIONES

1.

INTRODUCCIN

Dentro de los mltiples circuitos

combinacionales que pueden
implementarse por medio de la
aplicacin del lgebra de Boole
y las compuertas digitales,
existen algunos que cumplen
funciones especficas y estn
presentes dentro de la mayora
de los procesos digitales.
En general, este tipo de
circuitos se dividen en:
Codificadores, Decodificadores,
Multiplexores y
Demultiplexores.

En esta sesin estudiaremos el

anlisis y metodologas de
diseo tanto para los
codificadores como
decodificadores sin prioridad.
En sesiones posteriores se
aclarar el concepto y
diferencia con los codificadores
y decodificadores con prioridad.
As tambin, en la sesin
siguiente se desarrollarn los
temas asociados al anlisis y
diseo de los multiplexores y
demultiplexores.

2.

CODIFICADORES DEFINICIN

Al igual que cualquier circuito digital,

un codificador tiene entradas y
salidas, donde las salidas entregan
el cdigo binario asociado al nmero
de la entrada activa.
Por ejemplo, si se tiene un
codificador de 4 lneas de entrada
(I0, I1, I2 e I3) y dos lneas de salida
(Q0 y Q1), al activar I2, el cdigo de
salida generado ser Q1 = 1 y Q0 =
0, lo que corresponde al cdigo
binario del nmero 2.
Las reglas de anlisis, operacin y
diseo de un codificador binario
indican que:

Si M es el nmero de
entradas y N es el nmero de
salidas, entonces, la relacin
entre entradas y salidas es:
Slo es posible activar una
entrada a la vez; de activarse
ms de una entrada, el
codificador genera errores en
el cdigo de salida. Existen
codificadores que permiten
activar ms de una entrada a
la vez, ellos se denominan
codificadores con prioridad.

2.

CODIFICADORES REGLAS DE DISEO

Para disear un codificador de manera sencilla, es recomendable

aplicar la 1 FC a cada salida. Sin embargo, nuevamente es ms
sencillo explicar la metodologa de diseo por medio de un ejemplo.
En trminos de diagrama, la forma general de un codificador se
puede expresar como se muestra en la figura.

2.

CODIFICADORES EJEMPLO

EJEMPLO:
Disee un

codificador binario de 4
lneas de entrada.
SOLUCIN:
Como se tiene el dato de las
lneas de entrada, lo primero
es aplicar la frmula del
codificador para obtener las
lneas de salida. En este caso:
Con estos datos podemos
obtener el diagrama del
codificador, el cual queda
como se muestra en la figura.

2.

CODIFICADORES EJEMPLO

Lo que debe encontrarse

ahora es el circuito que
conforma el codificador,
para ello, diseamos la
tabla de verdad del
circuito y luego aplicamos
la 1 FC a cada salida, ya
que son funciones
distintas.
Recordar que la regla de
diseo indica que slo una
entrada se activa a la vez.

I3 I2 I1 I0 Q Q
0
0
0
1

0
0
1
0

0
1
0
0

1
0
0
0

0
0
1
1

0
1
0
1

2.

CODIFICADORES EJEMPLO

De la tabla de verdad se observa que existe slo una entrada activa por lnea de
cdigo, de esta forma se genera el cdigo binario asociado a la entrada activa.
Finalmente, debe aplicarse la 1 FC a cada salida, con lo que:

Al aplicar algn mtodo de reduccin (como los mapas K), se obtiene que
la expresin ms simplificada para cada salida es la suma de las
entradas que estn activas cuando su valor lgico es uno. Este tipo de
simplificacin puede aplicarse a todas las tablas de codificadores
binarios de forma directa, sin la necesidad de desarrollar el mtodo de
simplificacin. De esta manera, las reducciones para las salidas quedan
como:

2.

CODIFICADORES EJEMPLO

Con estas ecuaciones es posible

implementar el circuito codificador,
quedando como:

3.

DECODIFICADORES DEFINICIN

Los circuitos DECODIFICADORES,

realizan la funcin inversa a la del
codificador, es decir: activa la
salida correspondiente al cdigo
binario ingresado en su entrada.
Por ejemplo, si se tiene un
DECODIFICADOR de 2 lneas de
entrada (I0 e I1) y cuatro lneas
de salida (Q0, Q1, Q2 y Q3), al
activarse el cdigo de entrada
Q1=1 y Q0=1 (lo que corresponde
al cdigo del dgito 3 decimal) el
circuito activar la salida Q3. Por
tal motivo, por cada cdigo de
entrada se activar slo una
salida.

Las reglas de anlisis,

operacin y diseo de un
decodificador binario
indican que:
Si M es el nmero de entradas
y N es el nmero de salidas,
entonces, la relacin entre
entradas y salidas es:

Por cada cdigo ingresado en

la entrada del circuito se
activar slo una salida (la
correspondiente al cdigo de
la entrada).

3.

DECODIFICADORES REGLAS DE
DISEO

Para disear un decodificador de manera sencilla, es recomendable

aplicar la 1 FC a cada salida. Sin embargo, nuevamente es ms
sencillo explicar la metodologa de diseo por medio de un ejemplo.
En trminos de diagrama, la forma general de un decodificador se
puede expresar como se muestra en la figura.

3.

DECODIFICADORES EJEMPLO

EJEMPLO:
Disee un

decodificador binario de 2
lneas de entrada.
SOLUCIN:
Como se tiene el dato de las
lneas de entrada, lo primero
es aplicar la frmula del
decodificador para obtener las
lneas de salida. En este caso:
Con estos datos podemos
obtener el diagrama del
decodificador, el cual queda
como se muestra en la figura.

3.

DECODIFICADORES EJEMPLO

Lo que debe encontrarse

ahora es el circuito que
conforma el decodificador,
para ello, diseamos la
tabla de verdad del
circuito y luego aplicamos
la 1 FC a cada salida, ya
que son funciones
distintas.
Recordar que la regla de
diseo indica que slo una
salida se activa por cada
cdigo de entrada.

I1 I0 Q Q Q1 Q0
0
0
1
1

0
1
0
1

0
0
0
1

0
0
1
0

0
1
0
0

1
0
0
0

3.

DECODIFICADORES EJEMPLO

Finalmente, debe aplicarse la 1 FC a

cada salida, con lo que:

3.

DECODIFICADORES EJEMPLO

En el caso del decodificador, al aplicar la 1 FC a la tabla de

verdad, cada salida resulta en su mnima expresin, por lo que
no pueden seguir reducindose.
Con lo que puede implementarse el circuito de forma directa:

4.

CONCLUSIONES

En relacin a los
codificadores se puede
decir que:
En los codificadores sin
prioridad, slo es posible
activar una entrada por
cada lnea de cdigo.
Se puede aplicar
directamente la tcnica
de reduccin de las
funciones de salida
manteniendo aquellas
entradas que aparecen
sin negar.

En relacin a los
decodificadores se
puede decir que:
Por cada cdigo de
entrada se activa slo
una salida.
Al aplicar la primera
forma cannica a
cada salida, de forma
automtica queda
expresada en su
forma ms reducida.