LA MEMORIA

Tipos de Memorias
RAM estticas o SDRAM: Cada una de las celdas esta
constituida por un flip-flop, que permanece indefinidamente en
un estado, mientras no se elimine su alimentacin.
RAM (Random Acces Memory)
Memorias de acceso aleatorio.
Son voltiles y permiten la
lectura y la escritura.

RAM dinmicas o DRAM: Cada celda esta constituida por un

condensador que almacena la informacin mediante la carga o
descarga de ste. Dado que estos condensadores pueden perder
carga, estas memorias necesitan refrescar continuamente su
informacin.

ROM: Son memorias programables por mscara, esto es, los

datos se graban en el proceso de fabricacin.

Memorias

PROM: Son memorias ROM programables una sola vez. Los

datos se graban mediante el mtodo de fundido de fusibles.
ROM (Read Only Memory)
Memorias de acceso aleatorio.
No son voltiles y slo
permiten la lectura.

EPROM: Son memorias ROM borrables y programables.

Disponen de una ventana en el encapsulado que permite su
borrado mediante la aplicacin de luz ultravioleta. El proceso de
lectura/escritura est limitado a un determinado nmero de
veces.
EAROM o EEPROM: Son similares a las EPROM, pero en
este caso el borrado se realiza mediante procedimientos
elctricos.

Memorias

Lneas de control

A0
A1
A2
An-1

D0
D1
D2
Dn-1

Lneas de datos

Lneas de direccin

VCC

RW
RD

N Pos =
CS
GND

N Lin. Dir.

Organizacin interna de una memoria RAM de 128 bytes (Seleccin lineal)

A0
A1
A2
A3
A4
A5
A6

CS
R/W

DECODIFICADOR DE DIRECCIONES

Direccin 0
1

10

11

12

13

14

15

16

Direccin 1

N Posiciones = 27 = 128

N de celdas = 8x128 = 1024

Direccin 126
113

114

115

116

117

118

119

Capacidad: 8x128 = 1024 bit

120

Direccin 127

1024 bit = 128 bytes

121

122

LGICA
DE
CONTROL

123

124

125

126

127

128

BUFFERS DE TRES ESTADOS

D0

D1

D2

D3

D4

D5

D6

D7

Columna 6

Columna 7

Fila 0
0
Fila 1

Fila 128

A7

A9
A10
CS
R/W

15

N de celdas = 16x8x128 = 16.384 bits

15

15

15

15

15

15

10

11

12

13

14

15

16

113

114

115

116

117

118

119

120

121

122

123

124

125

126

127

128

15

15

LGICA
DE
CONTROL

N Posiciones = 211 = 2084

A8

15

15

15

15

15

15

Multiplexor 7

Fila 126

15

Multiplexor 6

A6

Columna 5

Multiplexor 5

A5

Columna 4

Multiplexor 4

A4

Columna 3

Multiplexor 3

A3

Columna 2

Multiplexor 2

A2

Columna 1

Multiplexor 1

A1

Columna 0

Multiplexor 0

A0

DECODIFICADOR DE DIRECCIONES

Organizacin interna de una memoria RAM de 2 KByte (Seleccin por coincidencia)

D6

D7

BUFFERS DE TRES ESTADOS

D0

D1

D2

D3

Capacidad = 2084 bytes

D4

D5

DIRECCIONES DE MEMORIA
8 Lneas
D0-D7

N Posiciones = 2
R/W
U.C.P.
16 Lneas
Direccin.
8 Lneas
Datatos

CS

IC1
4K
RAM
A0 A11

CAPACIDAD:

4KBytes = 4096 bytes

N Lneas de direccin = 212 = 4.096 Bytes

12 Lneas

Sistema de
codificacin
Hex.
Bin.
0
0000
1
0001
2
0010
3
0011
4
0100
5
0101
6
0110
7
0111
8
1000
9
1001
A
1010
B
1011
C
1100
D
1101
E
1110
F
1111

0FFFh

Dato

Dir m

Dato

0000h

Dato

A0

A15 A12 A11

Dec.
0
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15

n Lin. Dir.

0000

XXXX XXXX XXXX Lneas de direccinl

Si X=0

0000

0000

0000

0000

0000

D. inicial

Si X=1

0000

1111

1111

1111

0FFF

D. Final

Aumento de la capacidad de memoria

D0..7

R/W
U.C.P.
16 Lneas
Direccin.
8 Lneas
Datatos

A15

IC1
4K
RAM
A0..11 CS

IC2
4K
RAM
CS
A0..11
A12

A11

A0

xxxx

xxxx

xxxx

RAM IC2

1011

xxxx

xxxx

xxxx

7000-7FFF
B000-BFFF

RAM IC3

1101

xxxx

xxxx

xxxx

D000-DFFF

RAM IC4

1110

xxxx

xxxx

xxxx

E000-EFFF

C
0000
1111
0000
1111
0000
1111
0000
1111

D
0000
1111
0000
1111
0000
1111
0000
1111

IC1
IC2
IC3
IC4

Si X=0
Si X=1
Si X=0
Si X=1
Si X=0
Si X=1
Si X=0
Si X=1

CS

A0..11

A14

CS

A15

DIRECCIONES

0111

B
0000
1111
0000
1111
0000
1111
0000
1111

A0..11

IC4
4K
RAM

A13

RAM IC1

A
0111
0111
1011
1011
1101
1101
1110
1110

IC3
4K
RAM

ABCD
7000
7FFF
B000
BFFF
D000
DFFF
E000
EFFF

D. inicial
D. Final
D. inicial
D. Final
D. inicial
D. Final
D. inicial
D. Final

Dec.
0
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15

Sistema de
codificacin
Hex.
Bin.
0
0000
1
0001
2
0010
3
0011
4
0100
5
0101
6
0110
7
0111
8
1000
9
1001
A
1010
B
1011
C
1100
D
1101
E
1110
F
1111

RAM 4KBytes
N Posiciones = 212 = 4.096 Bytes
12 lneas de direccionamiento

Direccionamiento
por
Seleccin Lineal

Aumento de la capacidad de memoria

D0..7

IC1
4K
RAM
A0..11 CS

R/W
U.C.P.
16 Lneas
Direccin.
8 Lneas
Datatos

IC2
4K
RAM
CS
A0..11

IC3
4K
RAM
A0..11

IC4
4K
RAM
CS

A0..11

CS

A12
A13
A13

Dec.
2/4
A0

A12

DIRECCIONES

RAM IC1

00

xxxx

xxxx

xxxx

RAM IC2

01

xxxx

xxxx

xxxx

0000-0FFF
1000-1FFF

RAM IC3

10

xxxx

xxxx

xxxx

2000-2FFF

RAM IC4

11

xxxx

xxxx

xxxx

3000-3FFF

C
0000
1111
0000
1111
0000
1111
0000
1111

D
0000
1111
0000
1111
0000
1111
0000
1111

IC1
IC2
IC3
IC4

Si X=0
Si X=1
Si X=0
Si X=1
Si X=0
Si X=1
Si X=0
Si X=1

A
0000
0000
0001
0001
0010
0010
0011
0011

B
0000
1111
0000
1111
0000
1111
0000
1111

ABCD
0000
0FFF
1000
1FFF
2000
2FFF
3000
3FFF

D. inicial
D. Final
D. inicial
D. Final
D. inicial
D. Final
D. inicial
D. Final

Dec.
0
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15

Sistema de
codificacin
Hex.
Bin.
0
0000
1
0001
2
0010
3
0011
4
0100
5
0101
6
0110
7
0111
8
1000
9
1001
A
1010
B
1011
C
1100
D
1101
E
1110
F
1111

RAM 4KBytes
N Posiciones = 212 = 4.096 Bytes
12 lneas de direccionamiento

Direccionamiento
por
Decodificacin