UNIVERSIDAD TCNICA DE

AMBATO
ELECTRNICA DIGITAL II

MQUINA DE ESTADOS
INTEGRANTES:
ALARCN ANDREA
LLERENA TATIANA
MONTA CRISTIAN
VILLEGAS DIEGOS

MQUINA DE ESTADOS

Se refiere a un circuito que progresa a travs de un conjunto de

estados predeterminados controlados por un reloj y por otras seales
de entrada.

Las mquinas de estado pueden tener un conteo irregular , se puede

usar en aplicaciones en las que no es importante el conteo binario. Se
usan estados especficos para controlar eventos.
DIFERENCIA
MQUINA DE ESTADOS
Controlar eventos

CONTADORES

Contar eventos

MQUINA DE ESTADOS

MQUINA DE ESTADOS

La salida producida por la mquina de estados puede venir

directamente de las salidas de los F.F. , o tal vez se requiera de un
circuito con compuertas.
MODELO DE MEALY

MODELO DE MOORE

Seales de salida se controlan

mediante seales de entradas
adicionales.

No tiene controles externos para

las seales de salidas generadas.
Las seales de salidas son
funcin solo del estado actual del
FF.

Las salidas pueden cambiar en

forma asncrona.

Las salidas son sncronas con el

reloj.

MQUINA DE ESTADOS DEL CONTROLADOR DE UN SEMFORO

Controlador diseado para el flujo de

trfico (camino principal-lateral ).
El trfico ser normal (luz verde), hasta
que se detecte un automvil en la parte
lateral.
La luz del camino principal cambiara a
color mbar y posteriormente en color
rojo (lapsos de tiempo) .
La luz del camino principal est en rojo el color del camino lateral cambia a
verde.

Entrada en
Paralelo/Salida en
Paralelo:
74ALS174/74HC174
ESENCIALMENTE SON UN GRUPO DE FF'S QUE PUEDEN ALMACENAR VARIOS
BITS A LA VEZ, ESTANDO TODOS LOS BITS DISPONIBLES DE MANERA DIRECTA

Entrada en Paralelo/Salida en
Paralelo: 74ALS174/74HC174

Estos circuitos integrados poseen las entradas D5 a D0 y las salidas Q5

a Q0 en paralelo, los datos en paralelo se cargan en el registro en la
transicin positiva de la entrada de reloj, tambin puede utilizarse una
entrada maestra MR (Master Reset) para restablecer a 0 en forma
asncrona todos los FFs del registro.

Por lo general, el 74ALS174 se utiliza para la transferencia sncrona de

datos en paralelo, en donde los niveles lgicos presentes en las
entradas D se transfieren a las salidas Q correspondientes cuando se
produce una transicin positiva en la entrada de reloj.

Diagrama Lgico:

Ejemplo 1:

Muestre cmo conectar el 74ALS174 de manera que opere como un

registro de desplazamiento en serie, en donde los datos se desplacen
en cada PGT de CP como se indica a continuacin: Entrada en serie Q5 - Q4 - Q3 - Q2 - Q1 - Qo- En otras palabras, los datos en serie
entrarn en D5 y saldrn en Q0.

SOLUCIN:

Si analizamos El diagrama lgico, podremos ver que para conectar los

seis FFs como un registro de desplazamiento en serie, tenemos que
conectar la salida Q de uno a la entrada D del siguiente, de manera que
los datos se transfieran de la forma requerida. La siguiente figura
muestra cmo se realiza esto. Observe que los datos se desplazan de
izquierda a derecha; los datos de entrada se aplican en D5 y los datos
de salida aparecen en Q0.

Ejemplo 2:

Cmo conectara dos Cls 74ALS174 para operar como un registro de

desplazamiento de 12 bits?

SOLUCIN:

Se conecta un segundo CI 74ALS174 como registro de desplazamiento

y se conecta Q0 del primer CI a D5 del segundo CI. Se conectan las
entradas CP de ambos Cls, de manera que se sincronicen con la misma
seal. Adems se conectan las entradas MR juntas si se utiliza la seal
de restablecer asncrona (RESET).

ENTRADA EN SERIE/SALIDA
SERIE:
74ALS166/74HC166

EN

Un registro de desplazamiento del tipo entrada en serie/salida en serie

cargar los datos un bit a la vez. Los datos se desplazarn bit por bit
con cada pulso de reloj, a travs del conjunto de flip-flops y hacia el
otro extremo del registro. Con los pulsos de reloj continuos, los datos
saldrn del registro uno por uno en el mismo orden en el que se
cargaron.

ENTRADA EN SERIE/SALIDA EN
SERIE:
74ALS166/74HC166

Es un registro de desplazamiento de ocho bits, del cual slo se puede

tener acceso al FF QH. Los datos en serie se introducen en SER y se
almacenan en el FF QA. La salida en serie se obtiene en el otro extremo
del registro de desplazamiento, en Q8. Como podemos ver en la tabla
de funciones de la figura 7-64(c) a este registro de desplazamiento
tambin se le pueden cargar datos en paralelo. Si SH/LD = 1 la funcin
del registro ser desplazamiento en serie, mientras que un nivel BAJO
indicar datos de carga en paralelo a travs de las entradas A - H. Las
funciones sncronas de desplazamiento en serie y carga en paralelo
pueden inhibirse (deshabilitarse) mediante la plicacin de un nivel
ALTOa la entrada de control CLK INH. EL registro tambin tiene una
entrada borrar asncrona (CLR) activa en BAJO.

Diagrama Lgico:

Tabla de Funciones:

En t1 el registro de desplazamiento recibir como entrada el bit que se est aplicando a SER en
esos momentos. ste se almacenar en QA. En t2 el primer bit se desplazar a QB y se
almacenar el segundo bit de SER en QA. En t3 el primer bit se desplazar ahora a QC y el tercer
bit de SER se almacenar en QA. Por ltimo, el primer bit de entrada de datos aparecer en la
salida QH, en t8 Cada bit de entrada sucesivo en SER llegar a QH, retrasado por ocho ciclos de
reloj.

Preguntas de Repaso:

1. En qu tipo de registro se puede cargar un nmero binario completo y

despus desplazarlo a la salida un bit a la vez?

2. Verdadero o falso: un registro de entrada en serie/salida en paralelo

puede mostrar todos sus bits al mismo tiempo.

3. En qu tipo de registro se pueden introducir datos slo un bit a la vez

y en el que todos los bits de datos pueden estar disponibles como salida?

4. En qu tipo de registro podemos almacenar datos un bit a la vez y

tener acceso a slo un bit de salida a la vez?

5. Qu diferencia hay entre la entrada de datos en paralelo del 74165 y

del 74174?

Respuestas:

1. Entrada en paralelo/salida en serie.

2. Verdadero

3. Entrada en serie/salida en paralelo.

4. Entrada en serie/salida en serie.

5. El 74165 utiliza transferencia de datos asncrona en paralelo; el

74174 utiliza transferencia de datos sncrona en paralelo.