ELECTRNICA DIGITAL

Ing. Diego Verdugo O.

FLIP-FLOPS Y DIPOSITIVOS RELACIONADOS

Page 2

INTRODUCCIN
En los circuitos lgicos que se han considerado hasta ahora los niveles de salida, en cualquier instante, dependen de los niveles presentes en sus entradas. Cualquier condicin anterior al nivel de entrada no afecta a las salidas, porque los circuitos lgicos combinatorios no tienen memoria.
El elemento ms importante de la memoria es el Flip-Flop, que est formado por un ensamble de compuertas lgicas, y aunque stas por s mismas no tienen la capacidad de almacenamiento, pueden conectarse de tal manera que permitan almacenar informacin.

Page 3

Page 4

CONCEPTOS BSICOS

RETROALIMENTACIN: Cuando la salida de un circuito est conectada a la entrada del mismo circuito. Esta accin causa, en muchos caso, un efecto de memoria
Page 5

5.1 REGISTRO BSICO CON COMPUERTAS NAND

1

2 La tabla muestra el estado inicial del Registro Bsico NAND, cuando sus entradas se encuentran en ALTO (Estado de reposo del FF). Para comenzar la accin de "Flip Flop" ser necesario enviar a BAJO alguna de las entradas, con su correspondiente cambio de estado a la salida.

Page 6

5.1 REGISTRO BSICO CON COMPUERTAS NAND

Un registro bsico NAND tiene dos posibles estados cuando ESTABLECER=RESTABLECER=1

2
1

2
1

Page 7

 INICIO DEL REGISTRO BSICO: Qu sucede cuando la entrada ESTABLECER se pulsa momentaneamente a BAJO y RESTABLECER se conserva en ALTA?

5.1 REGISTRO BSICO CON COMPUERTAS NAND

2
1

Cuando Q=0 antes del pulso

Page 8

Ahora NAND-1 tiene dos entradas bajas. Cuando SET retorna a 1, la salida de NAND-1 permanece en ALTO y NAND-2 en BAJO.

 INICIO DEL REGISTRO BSICO: Qu sucede cuando la entrada ESTABLECER se pulsa momentaneamente a BAJO y RESTABLECER se conserva en ALTA?

5.1 REGISTRO BSICO CON COMPUERTAS NAND

2
1

Cuando Q=1 antes del pulso

Page 9

5.1 REGISTRO BSICO CON COMPUERTAS NAND

INICIO DEL REGISTRO BSICO: Un pulso a BAJO en la entrada ESTABLECER ocasionar que el FF termine en el estado Q=1. A esta operacin se le llama ESTABLECER el FF.
Page 10

 RESTABLECIMIENTO DEL REGISTRO BSICO: Qu sucede cuando la entrada RESTABLECER se pulsa momentaneamente a BAJO Y ESTABLECER se conserva en ALTA?
1

5.1 REGISTRO BSICO CON COMPUERTAS NAND

2
Cuando Q=0 antes del pulso

Page 11

 RESTABLECIMIENTO DEL REGISTRO BSICO: Qu sucede cuando la entrada RESTABLECER se pulsa momentaneamente a BAJO Y ESTABLECER se conserva en ALTA?

5.1 REGISTRO BSICO CON COMPUERTAS NAND

2
1

Cuando Q=1 antes del pulso

Page 12

5.1 REGISTRO BSICO CON COMPUERTAS NAND

RESTABLECIMIENTO DEL REGISTRO BSICO: Un pulso BAJO en la entrada RESTABLECER siempre ocasionar que el FF termine en el estado Q=0. A esta operacin se le llama BORRADO o RESTABLACIMIENTO del FF.
Page 13

5.1 REGISTRO BSICO CON COMPUERTAS NAND

ESTABLECIMIENTO Y RESTABLECIMIENTO SIMULTNEOS: Si ESTABLECER y RESTABLECER se pulsan simultneamente a BAJO. Produciendo Q=Q=1. Condicin no deseada ya que las dos salidas se`suponen inversas.
Page 14

5.1 REGISTRO BSICO CON COMPUERTAS NAND

RESUMEN DEL REGISTRO BSICO :

ESTABLECER 1 0

RESTABLECER 1 1

SALIDA No hay cambio Q=1

1
0

0
0

Q=0
Invlido (Q=Q=1)

FIGURA 5.1 Tabla de verdad registro bsico con compuertas NAND

ESTABLECER=RESTABLECER=1. Esta condicin es el estado normal y no produce efecto sobre a salida. Q y Q permanecern en el estado en que se encontraban antes de que se produzca esta condicn de entrada.
Page 15

5.1 REGISTRO BSICO CON COMPUERTAS NAND

RESUMEN DEL REGISTRO BSICO :
ESTABLECER=0, RESTABLECER=1. Establecimiento del registro bsico. Este estado siempre ocasionar que la salida pase al estado Q=1, donde permanecer an despus de que SET (ESTABLECER) retorne a alto. ESTABLECER=1, RESTABLECER=0. Reinicio del registro bsico. Este estado siempre ocasionar que la salida pase al estado Q=0, donde permanecer an despus de que RESET (RESTABLECER) retorne a alto. ESTABLECER=RESTABLECER=0. Esta condicin intenta iniciar y borrar el registro bsico en forma simultnea y puede producir resultados ambiguos. No debe utilizarse.

Page 16

5.1 REGISTRO BSICO CON COMPUERTAS NAND

FIGURA 5.1.1 Registro bsico NAND

Page 17

5.1 REGISTRO BSICO CON COMPUERTAS NAND

EJERCICIO :
5.1 Las formas de onda de la figura se aplican a las entradas de un registro bsico de una compuerta NAND. Suponga que inicialmente Q=0 y determine la forma de onda de Q.

Page 18

5.2 REGISTRO BSICO CON COMPUERTAS NOR

Las salidas Q y Q tienen posiciones invertidas respecto al RB-NAND

ESTABLECER 0 RESTABLECER 0 SALIDA No hay cambio

1
0 1
Page 19

0
1 1

Q=1
Q=0 Invlido (Q=Q=1)

5.2 REGISTRO BSICO CON COMPUERTAS NOR

RESUMEN DEL REGISTRO BSICO :
ESTABLECER=RESTABLECER=0. Esta condicin es el estado normal y no produce efecto sobre la salida. Q y Q permanecern en el estado en que se encontraban antes de esta condicn de entrada. ESTABLECER=1, RESTABLECER=0. Este estado siempre ocasionar que la salida pase al estado Q=1, donde permanecer an despus de que SET (ESTABLECER) retorne a cero. ESTABLECER=0, RESTABLECER=1. Este estado siempre ocasionar que la salida pase al estado Q=0, donde permanecer an despus de que RESET (RESTABLECER) retorne a cero.
Page 20

5.2 REGISTRO BSICO CON COMPUERTAS NOR

RESUMEN DEL REGISTRO BSICO :
ESTABLECER=1, RESTABLECER=1. Esta condicin intenta borrar e iniciar el FF al mismo tiempo y Q=Q=0. Si las entradas regresan simultaneamente a 0, el estado de salida resulta impredecible. No debe usarse esta condicin de entrada. En el RB NOR las entradas ESTABLECER Y RESTABLECER son activas en ALTO y el estado normal de reposo es E=R=0

Page 21

5.2 REGISTRO BSICO CON COMPUERTAS NOR

Ejercicio: Suponga que inicialmente Q=0, determine las formas de onda de Q para las entradas del RB NOR:

Page 22

5.3 SEALES DE RELOJ Y FF SINCRONIZADOS POR RELOJ

Los sistemas digitales operan de forma: asncrona y sncrona.
En los sistemas asncronos las salidas de los circuitos lgicos pueden cambiar de estado en cualquier momento en que una o ms entradas cambien. En los sistemas sncronos los tiempos exactos en que alguna salida puede cambiar de estado se determinan por una seal denominada reloj.

TPP: transicin con pendiente positiva

TPN: transicin con pendiente negativa

Page 23

FF sincronizados por reloj: - Caractersticas:

5.3 SEALES DE RELOJ Y FF SINCRONIZADOS POR RELOJ

- Presencia de entrada CLK, sta es disparada por flanco (activada por transicin en la seal)

- Poseen varias entradas de control, stas no tendrn efecto sobre Q hasta que ocurra el flanco activo del CLK

Las entradas de control hacen que las salidas del FF estn listas para cambiar (definen CUL ser el estado de la salida). El flanco activo de CLK dispara el cambio (definen CUNDO)
Page 24

5.3 SEALES DE RELOJ Y FF SINCRONIZADOS POR RELOJ

Para una respuesta correcta de un FF sincronizado por reloj deben cumplirse dos requisitos:

- El tiempo de establecimiento tS:

- Intervalo que precede inmediatamente a la transicin activa del CLK durante la cual la entrada sncrona tiene que mantenerse en el nivel indicado. Generalmente de 5 a 50 ns. - El tiempo de retencin tH:
- Intervalo que sigue inmediatamente a la transicin activa del CLK durante la cual la entrada sncrona tiene que mantenerse en el nivel indicado. Generalmente de 0 a 10 ns.

Page 25

Las entradas S y C contralan el estado del FF al igual que el registro bsico NOR, pero el FF responde a estas entradas cuando se produce la TPP.

5.4 FF S-C SINCRONIZADO POR RELOJ

ESTABLECER 0 1 0 1
Page 26

RESTABLECER 0 0 1 1

CLK

SALIDA Q0 (No hay cambio) Q=1 Q=0 Invlido (Q=Q=1)

5.4 FF S-C SINCRONIZADO POR RELOJ

5.4 Ejemplo de formas de onda para un FF S-C

Page 27

5.5 FF J-K SINCRONIZADO POR RELOJ

Las entradas J y K contralan el estado del FF al igual que las entradas S y C para el FF S-C sincronizado por reloj, excepto por una diferencia principal: la condicin J=K=1 no genera una salida ambigua, el FF pasara a su estado opuesto cuando se produzca TPP

J 0 1

K 0 0

CLK

SALIDA Q0 (No hay cambio) Q=1

0
1
Page 28

1
1

Q=0
Q0 (se complementa)

5.6 FF D SINCRONIZADO POR RELOJ

Q va hacia el mismo estado en el que se encuentra la entrada D cuando ocurre una TPP.
D 0 1 CLK SALIDA Q=0 Q=1

Page 29

5.6 FF D SINCRONIZADO POR RELOJ

Un FF D se puede implementar desde un FF S-C con slo aadir un inversor; as:

Page 30

5.6 FF D SINCRONIZADO POR RELOJ

Transferencia de datos paralela:

Page 31

5.7 REGISTRO BSICO D (REGISTRO TRANSPARENTE)

Es un FF D que no utiliza un circuito detector de flanco. En lugar de una entrada de CLK tiene una entrada de habilitacin EN.

EN 0 1 1

D x 0 1

SALIDA Q0 (No hay cambio) Q=0 Q=1

Page 32

5.7 REGISTRO BSICO D (REGISTRO TRANSPARENTE)

Ejemplo:

EN
0

D
x

SALIDA
Q0 (No hay cambio)

1
Page 33

0
1

Q=0
Q=1

5.8 ENTRADAS ASNCRONAS

Aquellas que operan independientemente de las entradas sncronas y de CLK. Empleadas para fijar un FF a 1 o 0 en cualquier instante, sin importar las condiciones presentes en las otras entradas.
PRE 1 0 1 0 RES 1 1 0 0 SALIDA Operacin sincronizada por reloj* Q=1 Q=0 No se utilizan

*Q responde a J, K y CLK

Page 34

5.8 ENTRADAS ASNCRONAS

La figura muestra un FF JK con entradas asncronas activas en BAJO. Las entradas J y K se mantienen permanentemente en ALTO. Determine Q, suponga que inicialmente Q=1

Page 35

5.8 ENTRADAS ASNCRONAS

La figura muestra un FF JK con entradas asncronas activas en BAJO. Las entradas J y K se mantienen permanentemente en ALTO. Determine Q, suponga que inicialmente Q=1

Page 36

5.9

CONSIDERACIONES SOBRE LA TEMPORIZACIN DE LOS FLIP FLOPS

Tiempos de establecimiento y retencin: tS y Th Retardos en la propagacin: TPLH y TPHL: Siempre que una seal cambie el estado de la salida de un FF, existe un retraso desde el instante en que la seal se aplica hasta que la salida realiza el cambio. Frecuencia mxima de reloj, fMAX: Aplicada al CLK. Vara de 20 a 35MHz Tiempo en alto y bajo de CLK, Tw (L) y Tw (H): Tiempos de transicin del CLK: Tiempos de subida y bajada muy cortos, 50ns para TTL y 200ns

Page 37

5.9

CONSIDERACIONES SOBRE LA TEMPORIZACIN DE LOS FLIP FLOPS

Suponemos inicialmente Q1=1 y Q2=0; J1=K1=1; J2=Q1=1 y K2=0

Q2 responder apropiadamente al nivel presente en Q1 siempre y cuando el tH de Q2 sea menor que el tPHL de Q1
Page 38

5.11

DIVISIN Y CONTEO DE FRECUENCIA

Cada FF divide la frecuencia de su entrada en 2. Especificamente, el uso de N FF producir una f de salida en el ltimo FF igual a 1/(2^N)

Page 39

5.11

DIVISIN Y CONTEO DE FRECUENCIA

NUMERO MOD: El contador de la figura anterior tiene 2^3=8 diferentes estados, esto se conoce como MOD 8. MOD tambin indica la divisin de frecuencia obtenida en el ltimo FF. Ejm:

Con 4 FF se tiene un MOD 2^4= MOD 16, puede contar hasta 15, y se puede usar para dividir la frecuencia de los pulsos de entrada por un factor de 16.

Page 40

5.12

DISPOSITIVOS DE DISPARO SCHMITT

No es un FF, pero presenta un tipo caracterstico de memoria El inversor estndar es controlado por una entrada lgica que tiene tiempos de transicin relativamente bajos. Pero si stos son grandes pueden producir oscilaciones en la salida.

Page 41

5.12

DISPOSITIVOS DE DISPARO SCHMITT

Un inversor con entrada tipo Schmitt esta diseado para aceptar una seal que cambia con lentitud y produce una salida libre de oscilaciones con tiempos de transicin muy breves (10ns)

La salida cambia de H a L hasta que la entrada rebasa el umbral de voltaje de ascenso VT+, una vez que la salida cambia a bajo, permanecer en este estado aunque la entrada caiga por debajo de VT+, Hasta que se encuentre por debajo del umbral de voltaje de descenso VT-. (7414, 74LS14, 74HC14)
Page 42

5.13

MULTIVIBRADOR MONOESTABLE
MULTIVIBRADOR MONOESTABLE NO REACTIVABLE: Al recibir una excitacin exterior, cambia de estado y se mantiene en l durante un periodo fijo, tp, (determinado por una constante de tiempo RC). Transcurrido dicho perodo, la salida del monoestable vuelve a su estado original. tp=0.7 RC

Page 43

5.13

MULTIVIBRADOR MONOESTABLE
MULTIVIBRADOR MONOESTABLE REACTIVABLE: Similar al reactivable con la diferencia de que puede volver a dispararse mientras se encuentra en su estado casi estable y eso dar origen a un nuevo intervalo tp. Dispositivos existentes en el mercado: 74LS221, 74HC221 (2 MV monoestables no reactivables) 74LS223, 74HC223 (2 MV monoestables reactivables) Aplicaciones: Circuitos de temporizacin que utilizan el intervalo de tp determinado.

Page 44

5.13

MULTIVIBRADORES ASTABLES
Los FF tienen dos estados estables: MV biestables MV monoestables MV astable no tiene estados estables. Cambia su salida una y otra vez. til para generar seales de reloj para circuitos digitales sncronos. CI 7414 FRECUENCIA 0,8/RC Resistencia (Valores mnimos) 500

74LS14
74HC14

0,8 RC
1,2/RC

2
10M

Page 45

5.13

El 555 COMO MULTIVIBRADOR ASTABLE

Temporizador 555 compatible con TTL. Su salida es un pulso repetitivo rectangular que oscila entre 2 niveles lgicos que dependen de R y C. t1 y t2 no pueden ser iguales a menos que Ra=0. Por lo tanto, es imposible producir una onda cuadrada perfecta con 50% de ciclo de trabajo a la salida. Sin embargo, es muy aproximado si se hace Rb>>Ra (Ra>1K)

t1= 0.693 Rb*C

t2= 0.693 (Ra+Rb)*C T=t1+t2

f= 1/T
Ciclo de trabajo= t2/T Ra1k Ra+Rb 6.6M C 500F

Page 46