Introduccin

Sistemas de ( I/O ) estn limitados por la tecnologa diseadores de procesadores deben preocuparse solo de la performance diseadores de sistemas de I/O deben considerar la expandibilidad factibilidad de recuperacin de errores la performance.

Arquitectura de Computadoras II Entrada / Salida

Marcelo A. Tosini Fac. Cs. Exactas - UNCPBA

Introduccin
La performance depende de varios aspectos del sistema : las caractersticas del dispositivo la conexin entre el dispositivo y el resto del sistema la jerarqua de memoria el sistema operativo. La performance de un sistema de I/O es mucho mas difcil de medir que la de un procesador

Arquitectura de Computadoras II Entrada / Salida

Marcelo A. Tosini Fac. Cs. Exactas - UNCPBA

Estructura del sistema de I/O

Interrupciones PROCESADOR

Cache

Bus de comunicacin entre memoria e I/O

Memoria principal

Controladora de I/O

Controladora de I/O

Controladora de I/O

Disco

Disco Pantalla Grfica Red

Arquitectura de Computadoras II Entrada / Salida

Marcelo A. Tosini Fac. Cs. Exactas - UNCPBA

Caractersticas
Todos los componentes, desde los dispositivos individuales de I/O hasta el procesador, afectarn la performance de las tareas que incluyan I/O Las conexiones entre los dispositivos, procesador y memoria son llamadas buses

La comunicacin entre dispositivos y procesador usan ambos protocolos Buses Interrupciones

Arquitectura de Computadoras II Entrada / Salida 4 Marcelo A. Tosini Fac. Cs. Exactas - UNCPBA

Tipos y caractersticas de I/O

3 caractersticas principales: Comportamiento: entrada, salida, o almacenamiento (mltiples entradas y salidas) Involucrados: humano o mquina. Quien est al final de la lnea del dispositivo de I/O, o alimentando datos de entrada o leyendo datos de salida. Velocidad de Transmisin. Velocidad en que los datos pueden ser transferidos entre el dispositivo y la memoria principal o el procesador
Arquitectura de Computadoras II Entrada / Salida 5 Marcelo A. Tosini Fac. Cs. Exactas - UNCPBA

Dispositivos de I/O estandares

Dispositivo
Teclado Mouse Entrada de voz Scanner Salida de voz Impresora de lneas Impresora lser Pantalla grfica Terminal Red LAN Disketera Disco ptico Cinta magntica Disco magntico

Comportamiento
Entrada Entrada Entrada Entrada Salida Salida Salida Salida Entrada o Salida Entrada o Salida Almacenamiento Almacenamiento Almacenamiento Almacenamiento
6

Involucrados
Humano Humano Humano Humano Humano Humano Humano Humano Mquina Mquina Mquina Mquina Mquina Mquina

KB/seg.
0.01 0.02 0.02 200.00 0.60 1.00 100.00 30 000.00 0.05 200.00 50.00 500.00 2 000.00 2 000.00

Arquitectura de Computadoras II Entrada / Salida

Marcelo A. Tosini Fac. Cs. Exactas - UNCPBA

Buses
La comunicacin entre memoria, procesador y dispositivos de I/O es realizada por medio de un bus Bus vnculo de comunicacin compartido usa un conjunto de cables para conectar mltiples subsistemas.

CPU

RAM I/O I/O I/O Bus

Arquitectura de Computadoras II Entrada / Salida

Marcelo A. Tosini Fac. Cs. Exactas - UNCPBA

Ventajas y desventajas
Ventajas de una organizacin por bus versatilidad : Definiendo un esquema simple de conexin, pueden ser agregados nuevos dispositivos

bajo costo : los perifricos pueden ser intercambiados entre mquinas que utilicen el mismo tipo de bus. Desventaja de un bus cuello de botella en las comunicaciones limita el mximo throughput de I/O, debido a que todo el trfico debe pasar por un simple bus
sistemas donde las operaciones de I/O son muy frecuentes, como en supercomputadoras y sistemas comerciales de alta performance
Arquitectura de Computadoras II Entrada / Salida 8 Marcelo A. Tosini Fac. Cs. Exactas - UNCPBA

Tipos de buses
Tres categoras (segn que partes comunican) : Buses procesador-memoria cortos de alta velocidad cercanos al sistema de memoria
(para maximizar el ancho de banda procesador-memoria)

Buses de I/O largos pueden conectarse varios tipos de dispositivos pueden trabajar en un amplio rango de anchos de banda
Por lo general no se comunica directamente con la memoria, lo hace por medio del bus procesador-memoria o del bus backplane.
Arquitectura de Computadoras II Entrada / Salida 9 Marcelo A. Tosini Fac. Cs. Exactas - UNCPBA

Tipos de buses
Buses backplane diseados para permitir que el procesador, la memoria, y los dispositivos de I/O puedan coexistir sobre un simple bus equilibra las demandas de comunicacin procesador - memoria dispositivo I/O - memoria.

Arquitectura de Computadoras II Entrada / Salida

10

Marcelo A. Tosini Fac. Cs. Exactas - UNCPBA

Notas
Los buses procesador-memoria son diseos especficos, mientras que los buses de I/O y backplane son frecuentemente reutilizados en diferentes mquinas

buses backplane y de I/O son casi siempre considerados buses estndares (usados por distintos fabricantes de computadoras y dispositivos)
El diseador del bus procesador-memoria conoce todos los tipos de dispositivos a los cuales se conectar el bus Los diseadores de buses backplane o de I/O deben disear un bus para manejar dispositivos desconocidos que pueden variar en caractersticas tales como latencia y ancho de banda
Arquitectura de Computadoras II Entrada / Salida 11 Marcelo A. Tosini Fac. Cs. Exactas - UNCPBA

Buses sincrnicos y asincrnicos

Bus sincrnico incluye una seal de reloj entre las lneas de control un protocolo fijo para comunicacin (relativo al reloj) altas velocidades de ejecucin lgica e la interface pequea
Los buses procesador-memoria son por lo general de tipo sincrnico, porque los dispositivos a comunicar son una pequea cantidad, conocidos, y preparados para operar a altas frecuencias de reloj

2 desventajas principales:
todos los dispositivos sobre el bus deben ejecutar a la misma frecuencia de reloj. puede ocasionar problemas de deteccin de flancos del reloj si el bus es muy largo y rpido.
Arquitectura de Computadoras II Entrada / Salida 12 Marcelo A. Tosini Fac. Cs. Exactas - UNCPBA

Buses sincrnicos y asincrnicos

Bus asincrnico no trabaja con el reloj puede trabajar con una amplia gama de dispositivos el bus puede ser alargado sin importar la seal de reloj y los problemas de sincronismo. Uso de un protocolo de handshaking coordina la transmisin de datos entre dispositivos consiste de una serie de pasos, en los cuales el transmisor y el receptor, luego de acordar pasan a la siguiente etapa de la transmisin.
Arquitectura de Computadoras II Entrada / Salida 13 Marcelo A. Tosini Fac. Cs. Exactas - UNCPBA

Buses sincrnicos y asincrnicos

Protocolo de handshaking utiliza un grupo de lineas de control adicionales tres seales de control bsicas : ReadReq DataReady Ack.
ReadReq ReadReq Ack DataReady Ack DataReady Ack

Mem

I/O

Arquitectura de Computadoras II Entrada / Salida

14

Marcelo A. Tosini Fac. Cs. Exactas - UNCPBA

Ms notas...
La eleccin entre un bus sincrnico y asincrnico afecta el ancho de banda la capacidad del sistema de I/O (por el largo del bus) el nmero y tipo de dispositivos a los cuales puede conectarse Los buses asincrnicos mejoraron con los cambios tecnolgicos y pueden soportar una gran variedad de dispositivos con distintas velocidades de respuesta.

Arquitectura de Computadoras II Entrada / Salida

15

Marcelo A. Tosini Fac. Cs. Exactas - UNCPBA

Ancho de banda de un bus

Definido por el protocolo (sincrnico o asincrnico) y las caractersticas de temporizacin del bus Factores que afectan el ancho de banda :
Ancho del bus de datos: incrementando el ancho del bus de datos, la transferencia de mltiples palabras requieren menos ciclos.
Lneas de direcciones y de datos separadas VS multiplexadas: incluyendo lneas de direccin separadas provocarn un incremento en la performance, porque las direcciones y datos pueden ser transmitidos en un solo ciclo de reloj. Transferencia de bloques: permitiendo la transferencia de mltiples palabras encadenadas, evitando enviar todas las direcciones el bus reducir el tiempo necesario para la transferencia del bloque.
Arquitectura de Computadoras II Entrada / Salida 16 Marcelo A. Tosini Fac. Cs. Exactas - UNCPBA

Acceso al bus
Sin un protocolo de control cualquier dispositivo puede tomar control del bus Solucin
Se define un esquema de acceso maestro - esclavo Se introducen uno o ms maestros del bus

Un maestro controla el acceso a el bus: inicializa y controla todos los pedidos al bus.
Arquitectura de Computadoras II Entrada / Salida 17 Marcelo A. Tosini Fac. Cs. Exactas - UNCPBA

Acceso al bus
Maestro : entidad activa capaz de iniciar un requerimiento a la memoria o I/O Esclavo : entidad activa o pasiva responde a los requerimiento de un maestro

CPU
Memoria

siempre maestro
siempre esclavo

I/O disco

maestro o esclavo

Arquitectura de Computadoras II Entrada / Salida

18

Marcelo A. Tosini Fac. Cs. Exactas - UNCPBA

Nmero de masters
1 maestro de bus : procesador desventaja : todo requerimiento debe ser controlado por el procesador.

varios maestros : procesador, DMA, discos, etc debe existir un mecanismo que decida quien accede al bus trabajo en forma cooperativa se definen diferentes esquemas de arbitracin de bus.
cada dispositivo debe tener una prioridad de acceso al bus, donde el dispositivo con prioridad mas alta accede primero. cualquier dispositivo, incluso uno con baja prioridad, nunca debe ser privado del acceso al bus.
Arquitectura de Computadoras II Entrada / Salida 19 Marcelo A. Tosini Fac. Cs. Exactas - UNCPBA

Estndares
Un bus estndar asegura al diseador de la computadora que perifricos tendr disponible la nueva mquina asegura al constructor de dispositivos que los usuarios podrn incorporar el perifrico a su equipo Algunos estndares : IBM PC-AT IPI, Intelligent Peripheral Interface (fabricantes) SCSI, Small Computer System Interface (fabricantes) Ethernet, (fabricantes) FutureBus (IEEE)
Arquitectura de Computadoras II Entrada / Salida 20 Marcelo A. Tosini Fac. Cs. Exactas - UNCPBA

Notas sobre performance

Buses mas cortos pueden ser ms rpidos, pero no sern tan expandibles Buses ms anchos puede tener un ancho de banda mayor pero son ms caros Dividir una transaccin de bus incrementa el ancho de banda, pero incrementa el costo

Buses con lneas separadas de direcciones y datos brindan una alta performance, pero incrementa mucho el costo si lo comparamos con las lineas de datos y direcciones multiplexadas
Arquitectura de Computadoras II Entrada / Salida 21 Marcelo A. Tosini Fac. Cs. Exactas - UNCPBA

Interaccin con el sistema

caractersticas principales del sistema de I/O: El sistema de I/O es compartido por los mltiples programas que usan el procesador El sistema de I/O frecuentemente usa interrupciones para comunicar informacin acerca de operaciones de I/O.

El control de bajo nivel de un dispositivo de I/O es complejo, porque requiere manejar un conjunto de eventos concurrentes y porque los requerimientos para el correcto control del dispositivo son muchos.
Arquitectura de Computadoras II Entrada / Salida 22 Marcelo A. Tosini Fac. Cs. Exactas - UNCPBA

Funciones del S.O.

El S.O. debe ser capaz de enviar comandos a los dispositivos. lectura y escritura seek sobre un disco etc. El dispositivo debe ser capaz de informar al S.O. cuando la operacin ha sido completada o ha detectado un error (seek completado). Debe ser posible realizar transferencias de datos entre el dispositivo y la memoria (si un bloque est siendo ledo, debe ser transferido a memoria).
Arquitectura de Computadoras II Entrada / Salida 23 Marcelo A. Tosini Fac. Cs. Exactas - UNCPBA

Comandos a los dispositivos I/O

2 tipos : I/O de memoria mapeada : en esta tcnica, porciones del espacio de direccionamiento es asignado a dispositivos de I/O. Lecturas y escrituras sobre esas reas de memoria son interpretadas como comandos para el dispositivo. El procesador puede tambin verificar el estado del dispositivo. Instrucciones especiales de I/O. Estas instrucciones dedicadas pueden especificar el nmero de dispositivo y la palabra comando (o la ubicacin de la palabra comando en la memoria
Arquitectura de Computadoras II Entrada / Salida 24 Marcelo A. Tosini Fac. Cs. Exactas - UNCPBA

Transferencia de datos
Tres tcnicas : Polling El procesador realiza la transferencia de datos entre el dispositivo y la memoria El procesador debe efectuar lecturas de los registros para obtener los datos a almacenar Controlado por interrupciones El S.O. transfiere datos, en pequeos grupos de bytes, de/al dispositivo como la transferencia es controlada por interrupciones, el S.O. trabaja con otras tareas mientras los datos son ledos o escritos de/a el dispositivo
Arquitectura de Computadoras II Entrada / Salida 25 Marcelo A. Tosini Fac. Cs. Exactas - UNCPBA

Transferencia de datos
Acceso directo a memoria (DMA Direct Memory Access) controlador especializado que transfiere los datos entre el dispositivo de I/O y la memoria independiente del procesador. el controlador de DMA es el maestro y dirige las lecturas o escrituras sobre s mismo y sobre la memoria. 3 pasos en una transferencia DMA :
El procesador configura el DMA, envindole la identidad del dispositivo, la operacin a realizar, la direccin de memoria que es fuente o destino de los datos transferidos, y el nmero de bytes a transferir. El DMA comienza la operacin sobre el dispositivo y arbitra el acceso al bus Al terminar, el controlador interrumpe al procesador, el cual determina interrogando al DMA si la operacin entera fue realizada satisfactoriamente.
Arquitectura de Computadoras II Entrada / Salida 26 Marcelo A. Tosini Fac. Cs. Exactas - UNCPBA

Bus IBM PC
Caractersticas elctricas : +/- 12 V - 5 A +/- 5 V - 4 A Reglas prcticas de uso:

No conectar lgica MOS (NMOS) directo al bus No conectar ms de 2 cargas TTL a cada pin del bus Evitar que las seales del bus recorran grandes distancias en la placa (capacitancia, distorsin, retraso, etc.)
Arquitectura de Computadoras II Entrada / Salida 27 Marcelo A. Tosini Fac. Cs. Exactas - UNCPBA

Interfase
Permite comunicar a la CPU con el controlador de Dispositivo
CPU
Interfase controlador Dispositivo
Arquitectura de Computadoras II Entrada / Salida 28 Marcelo A. Tosini Fac. Cs. Exactas - UNCPBA

Funciones de la Interfase
Administrar el intercambio de informacin entre la CPU y el Controlador del Dispositivo. Sincronizar la Transferencia de Informacin.

Arquitectura de Computadoras II Entrada / Salida

29

Marcelo A. Tosini Fac. Cs. Exactas - UNCPBA

Problemas que Resuelve la Interfase

Problema de formatos de datos. Problema de Configuracin entre los equipos Problemas de velocidad. Ejemplo de Interfase: UART(Transmisor Receptor Asncrono Universal).

Arquitectura de Computadoras II Entrada / Salida

30

Marcelo A. Tosini Fac. Cs. Exactas - UNCPBA