Comunicaciones de datos

Capitulo 6

Tecnicas de Comunicacin de Datos Digitales

Click to edit Master subtitle Giuseppe Ing. style
Blacio

Agenda
Transmisin sncrona y asncrona Tipos de errores Deteccin de errores Correccin de errores Configuraciones Interfaces

Visin General

Hasta ahora:

Transmisiones de datos de datos

De ahora en adelante:
Comunicaciones

Para que dos dispositivos conectados por un medio de transmisin puedan intercambiar datos, necesitan cooperar entre s

Sincronizacin

Transmisin Sncrona y Asncrona

Click to edit Master subtitle style

Qu Tipo de Transmisin?

Serial
Un

smbolo tras otro Smbolos pueden ser

Por Un bit simplicidad, NRZ, Ms de un bit asumimos FSK QPS que se En paralelo K representa Ciertos dispositivos de entrada/salida un bit por Dentro del computador elemento de seal
Menos

de un bit

Manchest er

Dificultades en Transmisin
Problemas en transmisin (interferencias) introducen errores en bits Dificultad de temporizacin

Para

interpretar bits de llegada correctamente, receptor debe saber:

Tiempo

de llegada de cada bit Duracin de cada bit

Problema: Falta de Reloj Global

Problema recurrente en sistemas distribuidos Relojes de computadoras se desfasan con el tiempo

Ejemplo:

reloj se atrasa o adelanta 1s cada

10 segs

Ejemplo

Origen transmite secuencia de bits

Tasa

de datos: 1 Mbps Cunto dura cada bit?

Receptor
Lee

cada bit en el centro del intervalo de bit Muestreo a intervalos de bit Si reloj va 1% ms rpido que el del origen,
En

1/106 = 1 s

cuntas muestras tendr el receptor un error de lectura? 1s 1% = 0.01s Entonces en

Sincronizacin

Dos enfoques
Transmisin

asncrona Transmisin sncrona

Transmisin Asncrona
Evita problema de sincronizacin al no enviar corrientes largas ininterrumpidas de bits Transmitir un caracter a la vez (5-8 bits)

Cdigo

IRA: 7 bits por caracter Cdigo EBCDIC: 8 bits por caracter

Se sincroniza envo de cada caracter

Receptor

se re-sincroniza al inicio de cada nuevo caracter

Transmisin Asncrona

Ejemplo
Cdigos IRA (7 bits + 1 paridad = 8 bits) Receptor va un 5% ms lento que origen Cul es el desplazamiento del 8avo bit?

8 bits + bit de inicio = 9 bits 9 5% = 45% Todava se lo lee sin problemas

Otro Ejemplo

Tasa de datos: 10 Kbps

Cul

es el intervalo de bit?
de bit: 0.1 ms 100 s

Intervalo

Receptor ms rpido que origen en 7%

Cunto
7

se adelanta el destino por cada bit?

s cada intervalo de bit

El ltimo bit se lee con error:

87%=56%

Efecto de Errores de Sincrona

Efecto de Errores de Sincrona

Un error de ejemplo resulta en dos errores:

El

ltimo bit muestreado es incorrecto Error de enmarcacin (framing): bit 8 se confunde con bit de inicio
Conjunto

de bits de carcter, inicio y fin, conocidos como frame o trama Error de enmarcacin tambin puede ocurrir cuando ruido en canal causa aparicin falsa de bit de inicio durante estado de reposo

Desempeo
Transmisin asncrona: simple y sencilla Pero, Cul es la sobrecarga de este esquema si transmitimos un carcter de 8 bits sin paridad, usando un elemento de fin (parada) bit de inicio + bit de parada = 8 bits + de 1 bit?

10 bits 10 8 = 2 bits de sobrecarga Sobrecarga: 2 / 10 = 20%

Se puede enviar ms bits juntos para reducir sobrecarga, pero esto aumenta probabilidad de acumular errores de sincronizacin (desfase)

Transmisin Sncrona

Una alternativa: origen enva seal del reloj a travs del canal
Tiene

problemas a grandes distancias y se ve afectado por interferencias

Mejor alternativa: embeber seal del reloj en seal de datos

Seales

digitales: Manchester Seales analgicas: varias alternativas; ej.: usar seal portadora para sincrona

Transmisin Sncrona

Receptor necesita poder identificar un bloque de datos (inicio y fin)

Cada Cada

bloque inicia con un prembulo

de bits especial

Patrn

bloque termina con un postmbulo Adems, campos de control

Cabecera

y/o piecera

Bloque

de datos (prembulo, informacin de control, postmbulo y datos): frame

Frames o Tramas

Unidad de transferencia del protocolo de capa de enlace de datos

PDU

de capa de enlace Capa 2 modelo OSI

Ejemplo: Trama Ethernet

64 Preamble 48 Dest addr 48 Src addr 16 Type Body 32 CRC

Desempeo
Para bloques de datos considerables, transmisin sncrona es ms eficiente que la asncrona Sobrecarga de trans. asncrona: 20% ms Sobrecarga de trans. sncrona: menor

Ej.:

HDLC usa 48 bits de control, prembulo y postmbulo; si se enva un bloque de 1000 caracteres, sobrecarga es del 0.6%
48/(8

1000 + 48) 100% = 0.6%

Deteccin de Errores

Click to edit Master subtitle style

Tipos de Errores

Errores de bits en transmisiones pueden ser de dos tipos

Aislados:
Ocurren

un bit a la vez
comnmente por ruido blanco
variacin en SNR puede confundir ciertos

Pequea

bits
En

grupos: de longitud B

Primer

bit y ltimo bit con errores Algunos bits intermedios con errores Ocurren comnmente por ruidos de impulso

Tipos de Errores: Diagramas

Grupos de Errores
Aumentan con la tasa de datos Ejemplo:

Ocurre

1s.

un evento de ruido de impulso de

Cul

es la longitud del error si la tasa de datos es de 10 Mbps? Cul es la longitud del error si la tasa de datos 10 es de 100 Mbps?Mbps/1s = 106/1-6 = 10 bits

100 Mbps/1s = 106/1-6 = 100 bits

Deteccin de Errores: Proceso

Deteccin de Errores: Generalidades

Bits adicionales son aadidos por transmisor para cdigo de deteccin de errores El uso de cdigos de deteccin de errores reduce la probabilidad de que tramas con error sean aceptadas; no la elimina Varias alternativas

Paridad CRC

Mtodos de Deteccin de Errores

Chequeo de Paridad
Esquema ms simple Valor de bit de paridad es tal que asegura que un caracter tenga un nmero par o impar de unos

Paridad

par: nmero par de unos Paridad impar: nmero impar de unos

Nmero par de errores pasa desapercibido

Chequeo de Paridad: Ejemplo

Transmisor transmite una G en IRA (1110001) y usa paridad impar.

Qu

cadena de bits transmite?

El receptor examina el caracter recibido y, si el nmero total de unos es impar, asume que no hay error
Si

111100 01

durante la transmisin se altera un bit (o cualquier nmero impar de bits), el receptor detectar el error

Chequeo de Paridad: Ejemplo

El bit de paridad par se pone a 1 si el nmero de unos en un conjunto de bits es impar, haciendo de esta forma que el nmero total de bits (datos+paridad) sea par. El bit de paridad impar se pone a 1 si el nmero de unos en un conjunto de bits es par, haciendo de esta forma que el nmero total de bits (datos+paridad) sea impar.

Cyclic Redundancy Check (CRC)

Cdigo de deteccin de errores muy comn y muy poderoso Tres maneras de calcularlo

Aritmtica mdulo 2 Divisiones polinomiales Lgica digital

CRC: Proceso

Para un bloque de k bits, transmisor genera secuencia de n-k bits

FCS (Frame Check Secuence): secuencia de n-k bits generada o cdigo de deteccin de errores

Transmisor enva n bits, los cuales son exactamente divisibles para algn nmero Receptor divide bits recibidos para ese nmero
Si

no hay residuo, se asume que no hubo error

CRC: Proceso
Aritmtica de CRCs es basada en matemtica de campos finitos Ejemplo de mensaje de 8 bits: 10011010 M(x) = 1 x7 + 1 x4 + 1 x3 + 1 x1 = x7 + x4 + x3 + x1 Este es un polinomio de grado 7

CRC: Proceso
Polinomio se divide para generador polinomial El residuo es el CRC o FCS Generadores polinomiales estndares incluyen:
CRC-16:

x16 + x15 + x2 + 1 CRC-CCITT: x16 + x12 + x5 + 1 CRC-32: x32 + x26 + x23 + x22 + x16 + x12 + x11 + x10 + x8 + x7 + x5 + x4 + x2 + 1

Ethernet

CRC: Proceso

El algoritmo utilizado por el control de redundancia cclica es el siguiente:

Se aaden r bits "0" a la derecha del mensaje (esto es, se aaden tantos ceros como grado tenga el polinomio generador). Se divide el polinomio obtenido por el polinomio generador. La divisin se realiza en mdulo 2, que es igual que la divisin binaria, con dos excepciones: * 1 + 1 = 0 (no hay acarreo) y * 0 - 1 = 1 (no hay acarreo)

Despus se aade el resto de la divisin al polinomio original.

CRC: Proceso
La eleccin del polinomio generador es esencial si queremos detectar la mayora de los errores que ocurran. Uno de los polinomios generadores que ms se suelen utilizar es el estndar CCITT:

x16 + x12 + x5 + 1.

Este polinomio permite la deteccin de: * * * * 100% de errores 100% de errores 100% de errores 100% de errores simples. dobles. de un nmero impar de bits. en rfagas (en una serie sucesiva de bits) de

16

o menos bits. * 99.99% de errores en rfagas de 18 o ms bits.

CRC: Aritmtica Mdulo 2

Mensaje: 10011010 M(x) = x7 + x4 + x3 + x1 Generador: C(x) = x3 + x2 + 1 1101 Para enviar el mensaje:

1.

T(x) = M(x)xk (aadir k 0s al mensaje)

o

10011010000 Usar operacin XOR

2.

Dividir T(x) por C(x) y obtener el residuo

3.

Substraer el residuo de T(x)

CRC: Aritmtica Mdulo 2

Transmisor: Divide T(x) por C(x)

Mens aje 10011010 11 000 01 10 11 01 01 10 11 00 01 10 11 01 11 11 00 01 10 11 00 01 1 0 1 11 01 111110 01 Genera dor

Resid uo

CRC: Aritmtica Mdulo 2

Transmisor (cont)

Substrae (XOR) residuo de T(x)

Equivalente

a aadir representacin de bits del residuo a mensaje a ser transmitido

10011010101 exactamente divisible para C(x)

Resultado:
Mensaje

CRC: Aritmtica Mdulo 2

Receptor:

Mens aje

Divide polinomio recibido para generador Residuo debe ser 0; de otra manera, hubo error en transmisin

10011010 11 101 01 10 11 01 01 10 11 00 01 10 11 01 11 11 00 01 11 11 01 01 0

11 01 111110 01

Genera dor

Resid uo

CRC: Polinomios

CRC: Lgica Digital

Clculo de CRC puede implement

CRC: Ejemplo de Lgica Digital

Ejemplo de registo de P(X) = x5 + x4 + x2 +1 (110101)

CRC: Ejemplo de Lgica Digital

Entonces queda 101000110101110

CRC: Lgica Digital

CRC: Otro Ejemplo

CRC: Detectando Errores

Detecta los siguientes errores

Errores

de un bit, siempre y cuando xk y x0 tengan coeficiente diferente de 0 Errores de dos bits siempre y cuando C(x) tenga un factor con al menos tres trminos Todo nmero impar de errores, siempre y cuando C(x) contenga el factor (x+1) Cualquier secuencia consecutiva de errores de hasta k bits (y la mayora de ms de k bits)

Correccin de Errores

Click to edit Master subtitle style

Correccin de Errores

Usualmente bloque de datos es retransmitido

Capas

2 (enlace) y 4 (transporte) del modelo OSI Enfoque no apropiado para aplicaciones inalmbricas
BER

es alto muchas retransmisiones Demora de propagacin puede ser larga (satlite) comparada con demora de transmisin del frame

Resultara en retransmisin de frames subsiguientes

Deseable: corregir errores en base a bits recibidos

FEC:

Forward Error Correction

Correccin de Errores: Proceso

Correccin de Errores: Proceso (2)

Bloque de k bits es mapeado en bloque de n bits (n > k)

Codeword Codificador FEC (Forward Error Correction)

Se enva el codeword Cadena de bits recibida similar a la transmitida, pero puede contener errores Cdigo (codeword) recibido pasado a decodificador FEC

Si no hay errores, resultado igual al bloque original de datos Algunos patrones de errores pueden ser detectados y corregidos; otros detectados pero no corregidos

Correccin de Errores: Cmo Funciona?

Concepto clave: redundancia

Se aade redundancia al mensaje transmitido

Posible deducir original en presencia de cierto nivel de errores Ej.: Cdigo de correccin de bloque
En

general, aadir (n k) bits al final del bloque

Proporciona bloque de n bits (codeword) Todos los k bits originales incluidos en codeword Ej.: Cdigos Hamming
Algunos

FEC mapean k bits en una palabra de n bits de tal manera que los k bits originales no aparecen

Configuraciones

Click to edit Master subtitle style

Topologa
Topologa: ordenamiento de estaciones en medio Dos tipos:

Punto-a-punto

Slo dos estaciones

Multi-punto
Ms

de dos estaciones Usada en redes de rea local (LANs)

Configuraciones Tradicionales

Enlaces
Half-duplex Full-duplex
En

caso de sealizacin digital (la cual requiere medios guiados), usualmente requiere dos caminos de transmisin separados (ej.: dos pares trenzados)
Existe

tcnica para full-duplex en una lnea: echo cancellation

Para
Si

seales analgicas:

estacin transmite y recibe a misma frecuencia: halfduplex (guiados y no guiados) o full-duplex (guiados, dos lneas) Si estacin transmite y recibe a diferentes frecuencias:

Interfaces

Click to edit Master subtitle style

Interfacing
Dispositivos de procesamiento de datos (DTE) usualmente no incluyen mecanismos de transmisin Necesitan una interfaz llamada equipo de terminacin de circuitos de datos (DCE)
Ej.:

modem, NIC

DCE transmite bits en el medio DCE se comunica con DTE (datos e info. de control)
Usa

circuitos de intercambio Se necesitan estndares bien definidos

Interfacing

Caractersticas de Interfaz

Mecnicas: conexin fsica DCE-DTE

Conectores

Elctricas
Voltaje,

temporizacin de cambios de voltaje DCE y DTE deben usar mismo: sistema de codifica-cin (ej.: NRZ), niveles de voltaje y duraciones de bits
Definen

tasas de datos y distancias alcanzables

Funcionales: de los circuitos de intercambio

Categoras:

datos, control, temporizacin, tierra

De procedimientos

Dos Interfaces Comunes

V.24/EIA-232-F
Usada

en modems telefnicos ITU: International Telecommunication Union ITU-T: ITU Telecommunication Standardization Sector EIA: Electronic Industries Alliance

ISDN

V.24/EIA-232-F
ITU-T v.24 Especifica nicamente aspectos funcionales y procedurales
Referencia

a otros estndares para aspectos elctricos y mecnicos

EIA-232-F (1997, 6ta revisin, EE.UU.)

Originalmente

RS-232 (1962) Mecnicas: ISO 2110 (DB-25) Elctricas: V.28 (1993) Funcional: V.24 (1996) Procedimientos: V.24

Especificaciones Mecnicas

Especificaciones Elctricas
Seales digitales Valores interpretados como de control o datos, dependiendo del circuito Datos: codificacin NRZ
Ms

de -3 voltios 1 binario Ms de +3 voltios 0 binario

Tasa de sealizacin < 20 Kbps Distancias < 15 metros Control: -3 v off, +3 v on

Especificaciones Funcionales

Circuitos agrupados en categoras

Datos,

control, temporizacin, tierra

Un circuito para cada direccin

Full-duplex

Dos circuitos de datos secundarios

Para

indicar parar o seguir en operacin half-duplex

Loopback Local y Remoto

Especificaciones de Procedimientos
Ej.: modem lnea privada asncrona Cuando se lo enciende, el modem (DCE) indica DCE ready Cuando el DTE est listo para enviar datos, indica Request to send
Tambin

duplex

inhibe modo de recepcin si en half

El modem responde cuando esta listo indicando Clear to send DTE enva los datos Cuando datos llegan, modem local indica Receive line signal detector y entrega los datos

Operacin Dial Up (1)

Operacin Dial Up (2)

Modem Nulo (Null Modem)

Operacin Dial Up (3)

ISDN: Interfaz Fsica

Conexin entre equipo terminal (DTE) y equipo de terminacin de red (DCE) ISO 877 Cables terminan en conectores iguales, con 8 contactos Operaciones transmitir/recibir llevan tanto datos como informacin de control

ISDN: Diagrama de Interfaz Fsica

ISDN: Especificacin Elctrica

Transmisin balanceada

Llevada en dos lneas (ej.: par trenzado) Seales vistas como corrientes en un sentido en un conductor y en el sentido contrario en el otro Sealizacin diferencial Valor depende de direccin del voltaje Tolera ms ruido y genera menos No balanceado (ej.: RS-232 usa una lnea de seal y tierra) Codificacin de datos depende de tasa de datos Tasa bsica de 192 Kbps usa codificacin pseudoternaria Tasa primaria usa AMI y B8ZS o HDB3