Documenti di Didattica
Documenti di Professioni
Documenti di Cultura
Resumen: Este capitulo trata de las caractersticas, estructura y 2 funcionamiento de los mdulos I C y DCI para las comunicaciones sncronas de tipo serie. Para la comunicacin del modulo I2C se utiliza seis registros de 16 bits, y existen dos actuadores llamados maestro y esclavo.
para sincronizacin serie de reloj Operaciones en sistemas multi-maestro. Puede detectar colisiones de bus y controlar el arbitraje de acceso al mismo Control del Slew Rate para velocidades del bus de 100 KHz y 400 KHz
2. CARACTERSTICAS FUNCIONAMIENTO
DE
El hardware implementa todas las funciones del maestro y del esclavo as como el direccionamiento de 7 y 10 bits. De esta forma, un modulo I2C puede funcionar como esclavo o maestro en un mismo bus. I2C Hay tres tipos de operacin I2C: 1. Operacin de esclavo con direccionamiento de 7 bits 2. Operaciones de esclavo con direccionamiento de 10 bits 3. Operaciones de maestro con direccionamiento de 7 o 10 bits Para el control de la comunicacin I2C se utiliza seis registros de 16 bits, de los cuales algunos no tienen funcin alguna.
con
Puerto I2C bidireccional para sistemas maestro-esclavo Control de la comunicacin serie mediante el puerto I2C
0 2 0 4
0 2 0 6
I 2 C E N
I 2 C S I D L T R S T A T -
S C L R E L -
I P M E I N
A 1 0 M
0 2 0 8
A C K S T A T
B C L
N o m b r e S F R I 2 C R C V
D i r e c .
B i t 1 5
B i t 1 4
B i t 1 3
B i t 1 2
B i t 1 1
B i t 1 0
0 2 0 A
0 2 0 0
N o m b r e S F R
D i r e c .
B i t 9
B i t 8
B i t 7
B i t 6
B B B i i i t t t 4 3 5
B B B i i i t t t 2 1 0
Si el bit de A10M (I2CCON<10>) es 0 la direccin ser interpretada por el modulo como una direccin de 7 bits. Cuando se recibe una direccin se compara a los 7 bits menos significativos del registro I2CADD. Si el bit A10M es 1 la direccin ser de 10 bits y al recibirla, se la comparara con el binario 11110A9A8 (los bits A9 yA8 son los dos mas significativos de I2CADD)
0 2 0 2
Registro de transmisin
0 2 0 4
Generador de baudios
0 2 0 6
D I S S L W G C S T A T
S M E N
G C E N
S T R E N I 2 C O V
A C K D T
A C K E N
R P C E E N N
R S S E E N N
0 2 0 8
A D D 1 0
I W C O L
D P S _ A
R R T _ B B W F F
0 Registro de direcciones 2 0 A
DEL
Para transmitir datos se comienza poniendo el bit R_W a 1. Se enva el reconocimiento ACK en el nombre flanco y despus se mantiene la lnea SCL inactiva hasta que la CPU responda escribiendo I2CTRN. Se enva la seal SCL activando el bit
DE DE
Para recibir el bit de R_W se pone a 0. Lo bits entrantes en el flanco ascendente de CSCKL. Se reciben los primeros 8 bits y si I2CRCV no esta lleno I2COV no se activa, I2CRSR se transfiere a I2CRCV. La seal de reconocimiento ACK se enva en el noveno flanco de reloj.
Cuando se utiliza la direccin de llamada general, todos los dispositivos deben, en teora responder con un reconocimiento. Es una comprobacin general. La direccin de llamada general es una de las ocho direcciones reservadas para los propsitos especficos de los protocolos I2C. Consiste en todo ceros con R_W=0. Se reconoce la direccin de llamada general cuando se activa el bit GCEN que se encuentran en uno de los registros de control (I2CCON<15>=1). Tras la deteccin del bit de comienzo se vuelca un byte en I2CrSr y la direccin se compara con I2CADD, pero adems se compara con la direccin de llamada general, el I2CRSr se transfiere al I2CRCV despus del octavo flanco de reloj, se activa el flag del RBF, y en el noveno flanco (bit del ACK) se activa el flag de interrupcin principal (MI2CIF). Cuando se mantiene la interrupcin la causa se puede ver reflejada en el contenido del I2CRCV, pudiendo determinar si la direccin es de un dispositivo especfico o una direccin de llamada general.
INTERRUPCIONES
El mdulo I2C dispone de dos flags de interrupcin, MI2CIF (flag de interrupcin principal del I2C) y SI2CIF (flag de interrupcin auxiliar).
EN
Dat o A
MODO
Dat o A P
l envi ya sea de un byte de datos, de una direccin 7 bits, o de la segunda mitad de una direccin 10 bits, se lleva a cabo escribiendo en el registro I2CTRN. El usuario solo podr acceder al I2CTRN cuando el mdulo se encuentre en estado Idle. Esta accin activara el flag TBF y permitir el comienzo de la siguiente transmisin. El flag del estado de transmisin TRSTAT, indica que el maestro esta enviando datos.
Escritura
EN
Dat o A
MODO
Dat o A P
Se activa al poner el primer bit RCEN (I2CCON) a 1. El mdulo del I2C deben estar en estado de espera (Idle) antes de fijar este bit. La informacin pasara entonces al registro I2CRSR y en cada octavo flanco de la SCL se activara el bit de reconocimiento ACK
Transferencia de trama de serie sncrona(de uno o varios canales) Interfaz de sonido Inter-IC(I2S) Modo AC (modo de link conforme).
Escritura
Cuando el dispositivo entra en modo sleep todas las fuentes del reloj se detiene. Si el modulo se encuentra en medio de una operacin de trasmisin o de recepcin y entra en modo Sleep, la comunicacin termina y la informacin no es valida.
El modulo DCI se fundamenta como interfaz de alta calidad de aplicaciones de voz y sonido comprendidas entre 8 y 48KHz y con palabras de 13 a 24 bits para codificadores. Es muy til para telefona y modem, efectos musicales de instrumentacin, reconocimiento de voz, compresin de voz y audio, elimina del eco o de otras perturbaciones sonoras. Soporta los protocolos I2S (Inter IC sound) y AC97. Soporta hasta 16 ranuras de tiempo para un tamao mximo de la trama de 256 bits.
DEL
funciona en de I2CSIDL
El bit DCIEN de control habilita este modo de operacin. Al poner este bit en 0 se representa el modulo y se pasa a funcionar en DCI.
13. BIBLIOGRAFIA:
Microcontroladores avanzados dsPIC, controladores digitales de seales arquitectura programacin y aplicaciones.
LOS