BENEMERITA UNIVERSISDAD AUTNOMA DE PUEBLA

FACULTAD DE CIENCIAS DE LA COMPUTACIN CURSO: DISEO DIGITAL

LATCH RS ASINCRONO
PRACTICA #
Cuamatzi Muoz Maribel Gmez Morales Manuel Alejandro Mino Morales Nancy Estephania

30/04/2012

Resumen
En esta prctica, conectaremos un Latch sr asncrono por medio de tecnologa TTL con compuertas nand para comprobar la tabla de verdad que lo integra, as como el funcionamiento interno de dicho componente.

Lista de material
Resistencias de 330 1 interruptor de 8 bits Cables 2 compuertas Nand 2 lets Protoboard

Marco terico:
Un sistema secuencial asncrono es en el que los cambios de estado se producen cuando cambia alguna de sus entradas, sin necesidad de que se active por una seal de reloj. De esta forma, el cambio en las salidas se produce de forma inmediata en respuesta al cambio en las entradas. Un Latch es un dispositivo lgico de almacenamiento temporal de dos estados, (biestable o multivibrador), que se suele agrupar en un categora diferente a la de los flips-flops. La diferencia principal entre ambos dispositivos est en el mtodo empleado para cambiar de estado.

Desarrollo experimental:
Tomando en cuenta el Marco terico procedemos a hacer el ensamblaje de nuestro sistema secuencial. Conectamos de acuerdo al diagrama lgico que se presenta en la Fig. 1

Fig. 1 Diagrama Lgico Compuertas NAND.

De acuerdo a la Fig. 1, la salida de una compuerta corresponda a la entrada de la siguiente compuerta. En la Fig. 2, podemos apreciar cmo se ejecuta la conexin, y con ayuda de la arquitectura de una compuerta NAND, podemos verificar en que pines se debe conectar las compuertas para energetizarlas. Figura 3.

Fig. 2 Conexin compuertas NAND.

Fig. 3 Diagrama compuerta NAND.

Despus conectamos el interruptor y los leds en las salidas correspondientes de tal manera que quede como se muestra en la Figura 4.

Compuertas NAND

Leds Interruptor 8 bits

Resistencias Fig. 4 Sistema Secuencial conectado y en funcionamiento.

Una vez con todos los componentes conectados, procedemos a verificar la tabla de verdad para el Latch SR asncrono.

Fig. 5 Entradas 0, 0 con salida: Situacin no deseada.

Fig. 6 Entradas 0, 1 con salida: led Verde -0 led rojo-1.

Fig. 7 Entradas 1,0 con salida: led Verde-1 led rojo- 0.

Resultados:
Los resultados de esta prctica fueron los esperados, se hicieron las conexiones necesarias y de manera correcta para comprobar el funcionamiento de un Latch SR asncrono para ser comprobado con su tabla de verdad.

Conclusin:
Con esta prctica hemos aprendido a entender la definicin y el funcionamiento de un Latch SR Asncrono, as como a interpretar su diagrama lgico para conectarlo de manera correcta en la Protoboard. De inicio, nos costo trabajo encontrar la informacin para poder llevar a cabo la prctica, pero con la experiencia de trabajos anteriores logramos terminarla.

Referencias:
Anlisis y diseo de circuitos lgicos digitales, Vctor P. Nelson, Primera Edicin. https://docs.google.com/viewer?a=v&q=cache:gy0nQ6kbcz0J:www.eici.ucm.cl/Academic os/lpavesi/archivos/Apuntes/Apuntes%2520Arq.%2520de%2520Comp.%2520I/tema4biestables.pdf+&hl=es&gl=mx&pid=bl&srcid=ADGEEShCrK-KGHJiM1D9VT6qw1xtEVaT0IegqyZedGZBvv4Z0vVBwepCgkkFhAxVgYbTcL1DER_Sx30aMPf1grIju rTfbAzuKVvo7MO6XvkrvXYw1VxHtNk_D2WnaVSaYlFu5r5X3f&sig=AHIEtbTnnAZ1XSawanC7Kqrm V-0rrOUawQ