COMPUERTAS LOGICAS BASICAS Y SUS TABLAS DE VERDAD

Marco Terico
Todos los circuitos lgicos digitales, desde el ms simple contador hasta el ms sofisticado micro-procesador, son hechos interconectando combinaciones de simples bloques de construccin, llamados compuertas lgicas (Logic gates). Se le llama compuerta porque es un dispositivo que puede usarse para permitir o no que el nivel que llega a un cable de entrada se repita en la salida, y lgica porque realiza una operacin lgica. Hay disponible una gran variedad de compuertas estndar, cada una con un comportamiento perfectamente definido, y es posible combinarlas entre si para obtener funciones nuevas. Desde el punto de vista practico, podemos considerar a cada compuerta como una caja negra, en la que se introducen valores digitales en sus entradas, y el valor del resultado aparece en la salida. Cada compuerta tiene asociada una tabla de verdad, que expresa en forma de lista el estado de su salida para cada combinacin posible de estados en la(s) entrada(s). Si bien al pensar en la electrnica digital es muy comn que asumamos que se trata de una tecnologa relativamente nueva, vale la pena recordar que Claude E. Shannon experimento con rels e interruptores conectados en serie, paralelo u otras configuraciones para crear las primeras compuertas lgicas funcionales. En la actualidad, una compuerta es un conjunto de transistores dentro de un circuito integrado, que puede contener cientos de ellas. De hecho, un microprocesador no es ms que un chip compuesto por millones de compuertas lgicas. Veremos a continuacin que smbolo se utiliza para cada compuerta, y su tabla de verdad.

INVERSOR Un inversor es un circuito lgico que tiene una sola entrada y una sola salida. La salida del inversor se encuentra en el estado lgico 1 si y solo si la entrada se encuentra en el estado lgico 0. Esto significa que la salida toma el estado lgico opuesto al de la entrada.

Ilustracin 3. Smbolo de la compuerta "NOT"

Ilustracin 4. Tabla de verdad de la Compuerta NOT

COMPUERTA LOGICA AND Las puertas lgicas AND (o Y en castellano) son circuitos de varias entradas y una sola salida, caracterizadas porque necesitan disponer de un nivel 1 en todas las primeras para que tambin la salida adopte ese nivel. Basta con que una o varias entradas estn en el nivel 0 para que la salida suministre tambin dicho nivel. Todas las unidades AND o derivadas del AND, deben tener seal simultanea en todas sus entradas para disponer de seal de salida Observando el funcionamiento de la unidad AND se comprende fcilmente que las entradas pueden ser aumentadas indefinidamente. Las compuertas AND pueden tener ms de dos entradas y por definicin, la salida es 1 si cualquier entrada es 1.

Ilustracin 1.Simbolo de la Compuerta "AND"

Ilustracin 2. Tabla de verdad de la compuerta "AND

Compuerta lgica NAND: La funcin NO-Y, llamada mas comnmente NAND es la negacin de la funcin Y (AND) precedente. As como en una puerta Y se necesita que exista nivel 1 en todas las entradas para obtener el mismo nivel en la salida, en una NAND el nivel de la salida seria 0 en las mismas condiciones. Por el contrario, cuando hay un nivel 0 en alguna de las entradas de una puerta Y la salida esta a nivel 0, mientras que en iguales circunstancias en una puerta NAND el nivel de salida seria 1. Una designacin ms adecuada habra sido AND invertido puesto que Es la funcin AND la que se ha invertido.

Ilustracin 3. Smbolo de la compuerta "NAND

Ilustracin 4. Tabla de verdad de la compuerta "NAND"

Compuerta lgica OR : La funcin reunin, tambin llamada O, al traducir su nombre ingles OR, es la que solo necesita que exista una de sus entradas a nivel 1 para que la salida obtenga este mismo nivel. La expresin algebraica de esta funcin, suponiendo que disponga de dos entradas, es la siguiente : s = a + b. Es suficiente que tenga seal en cualquiera de sus entradas para que de seal de salida (OR). Las compuertas OR pueden tener ms de dos entradas y por definicin la salida es 1 si cualquier entrada es 1.

Ilustracin 5 Smbolo de la compuerta "OR"

Ilustracin 10. Tabla de verdad de la compuerta "OR"

Compuerta lgica NOR : La funcin NOR consiste en la negacin de la O, o sea, asi como esta suministra nivel 1 a su salida si cualquiera de las entradas que posee esta a nivel 1, una puerta NOR se comporta justamente al revs. En la funcin NOR es suficiente aplicarle una cualquiera de sus entradas para que niegue su salida. la NOR pueden tener ms de dos entradas, y la salida es siempre el complemento de las funciones AND u OR, respectivamente.

Ilustracin 6. Smbolo de la compuerta "NOR

Ilustracin 7. Tabla de verdad de la compuerta "NOR

Compuerta lgica EX - OR : La funcin O exclusiva (exclusive OR segn el idioma ingles) se caracteriza porque su salida esta a nivel 1 siempre y cuando tambin lo estn un numero impar de sus entradas. Para conseguir la funcin O exclusiva de 3 entradas pueden usarse funciones O exclusiva de dos entradas para acoplarse entre si.

Ilustracin 13. Smbolo de la compuerta "XOR

Ilustracin 8 Tabla de verdad de la compuerta "XOR"

PROCEDIMIENTO:
Para comprobar las tablas funcionales o de verdad de los diversos componentes bsicos como Y (and), O (or), NO-Y (nand), etc. Utilizando circuitos integrados, vamos a requerir de los siguientes materiales: -Un protoboard. -Fuente de voltaje (en este caso un cargador con 5v de salida). -Un DIP de 8 entradas. -6 LED, de los colores que ms gusten. -8 resistencias de 470. -Los siguientes circuitos integrados: 74F08, 74H00, 74S32, 74LS02, 74HCT86, 74AHCT266.

Y procedo a armar el circuito, quedando mi protoboard ya armado as de esta manera

Procediendo a Operar y Comprobar

Tericamente, el circuito tendra que funcionar segn la tabla de verdad que a continuacin presentare, en todo caso si no concuerda el resultado terico con el prctico, es porque de seguro hemos tenido alguna falla en la elaboracin del circuito. X 0 0 1 1 Y 0 1 0 1 AND 0 0 0 1 NAND 1 1 1 0 OR 0 1 1 1 NOR 1 0 0 0 OREX 0 1 1 0 NOREX 1 0 0 1

Ahora procederemos a confirmar el resultado terico con el resultado real. 1. Para X = 0 y Y = 0 es decir, para cuando las entradas 1 y 2 del DIP estn apagada, lo normal sera que pase esto:

X 0

Y 0

AND 0

NAND 1

OR 0

NOR 1

OREX 0

NOREX 1

2. Para X = 0 y Y = 1 es decir, para cuando la entrada 1 este apaga y la entrada 2 este prendida del DIP, lo normal sera que pase esto:

X 0

Y 1

AND 0

NAND 1

OR 1

NOR 0

OREX 1

NOREX 0

Veremos si concuerda con el resultado obtenido en la experiencia:

3. El mismo resultado de experiencia se obtiene para cuando la entrada 1 esta prendida y la entrada 2 est apagada del DIP, sea cuando se cumple esto tericamente:

X 1

Y 0

AND 0

NAND 1

OR 1

NOR 0

OREX 1

NOREX 0

4. Para X=1 y Y=1, es decir para cuando la entrada 1 este encendida y la entrada 2 tambin del DIP, en teora tendra que pasar esto

X 1

Y 1

AND 1

NAND 0

OR 1

NOR 0

OREX 0

NOREX 1