Universidad de Quintana Roo

Divisin de ciencias e ingeniera

Ingeniera en Redes

Tema 5: Buses del sistema Tema 6: Sistema de memoria interna

Por:

Angel Emmanuel Luna Quintal

Chetumal, Quintana Roo, Mxico; Abril 27 del ao 2012

Contenido
Introduccin ........................................................................................................................... 1 Buses de Sistema .................................................................................................................... 2 Componentes ......................................................................................................................... 2 Estructuras de Interconexin ................................................................................................. 4 Interconexin por buses ........................................................................................................ 5 Estructura de bus ................................................................................................................... 5 Jerarqua de Buses ................................................................................................................. 6 Tipos de buses ........................................................................................................................ 7 Memoria Principal .................................................................................................................. 8 Tipos de memoria.................................................................................................................. 8 Encapsulado de chip............................................................................................................... 9 Correccin de Errores........................................................................................................... 10 Memoria Cach .................................................................................................................... 11 Bibliografa............................................................................................................................ 13

Contenido de Figuras
Figura 1.-Mapa de Sistema de Bus ...................................................................................................... 2 Figura 2.- Mdulos de una computadora............................................................................................ 4 Figura 3.-Esquema de interconexin de bus. ...................................................................................... 5 Figura 4.- Implementacin fsica de una arquitectura de bus ............................................................ 5 Figura 5.- Arquitectura del bus tradicional ......................................................................................... 6 Figura 6.- Funcionamiento de una celda de memoria ........................................................................ 8 Figura 7.- Organizacin de una memoria de 256k ............................................................................ 10 Figura 8.- organizacin de una memoria de 1M ............................................................................... 10 Figura 9.- Representacin cdigo de errores de Hamming .............................................................. 11 Figura 10 .- Memoria Cach y Principal............................................................................................. 12

Tablas
Tabla 1.- Anchos de buses ................................................................................................................... 2 Tabla 2.- Tipos de Memoria ................................................................................................................ 9

Introduccin

Los buses y la memoria, son sistemas que conjugan una interaccin sincrnica, podemos decir que los buses son los medios donde se transportan los datos de forma protocolizada, bsicamente son 3 componentes los que conforman el buses del sistema: direccin, datos y control; en tanto las memorias internas (RAM, ROM) almacena los datos por medio del bus mediante una serie de instrucciones de la CPU.

CAPTULO 1

BUSES DE SISTEMA

CAPITULO 1
Buses de Sistema
Todos los componentes de una computadora estn interconectados entre s por medio de un sistema mltiple de conexin denominados buses (Figura 1). Cada va transmite un nico bit en un determinado momento. Teniendo as ventajas de versatilidad y bajo coste; y de ventajas como suponer el cuello de botella, limitando la productividad del sistema.

Figura 1.-Mapa de Sistema de Bus

Componentes
Este sistema est dividido por tres componentes lgicos: Bus de Datos: La conforman una combinacin de lneas bidireccionales que transportan la informacin que se han de leer y escribir en la posicin de indicada por el bus de direcciones. El nmero de lneas indica tamao de transferencia de forma simultnea. Tambin es posible clasificar las CPU de este modo (Tabla 1): (Peris, 2002) CPU 8 bits 16 bits 32 bits 64 bits Ejemplo 8080 (micro controladores) 8086,6800 80386,68000 Pentium, PowerPC
Tabla 1.- Anchos de buses

CAPTULO 1

BUSES DE SISTEMA

Bus de Direccin: Utilizadas para asignar las posiciones de memoria las cuales requieren para determinar las operaciones de lectura-escritura. Formada por N lneas unidireccionales de salida la cual direcciona un conjunto de 2n posiciones diferentes de la memoria. Este nmero se conoce como espacio de direccionamiento de la CPU. Normalmente la primera posicion es el 0 y el ultimo es 2n-1. (Peris, 2002) De la organizacin espacio de direcciones de la CPU se sugiere dos tipos: Espacio nico: no existe alguna distincin entre las direcciones de memoria y de E/S. Espacio Separado: existe una seal de control que indica cuando se refiere a la memoria y/o E/S.

Bus de Control: Se emplean para gestionar el acceso y el uso de las lneas de Datos y Direccin, sealizando peticiones y reconocimientos e indicando qu tipo de Informacin pasa por las lneas de datos (Stallings, 2005). Bsicamente los podemos agrupar en cuatro tipos. Control de trasferencia de datos. Son todas la que participan en el intercambio de informacin entre los dispositivos del sistema: AS (Addres Strobe): seal de validacin de direccin. DS (Data Strobe): seal de validacin de datos (lectura y escritura). M/IO (Memoria o entrada/salida): presente en los microprocesadores con espacios separados para memoria y para entrada/salida. R/W (Read-Write): indica si el acceso es de escritura o de lectura. WORD/B (palabra o byte): se emplea cuando el procesador puede realizar accesos con tamao de palabra e indica el tamao de bus usado en la transferencia. READY (Preparado): prolonga la duracin de transferencia a los dispositivos ms lentos. Control de interrupcin. Las interrupciones son unos mecanismos que permiten la sincronizacin intermediaria del sistema que requieren atencin inmediata como supervisin de entrada y salida. Bsicamente existen dos tipos de interrupciones: INTREQ (Enmascarables): pueden ser omitidas de tal manera que aunque sea activada esta no se atienda. NMINT (No enmascarables): no se omiten y siempre son atendidas. Control de cesin de bus Realiza la sincronizacin de sistema cuando hay ms de una CPU. Debe existir un mecanismo el cual determina si hay un solo CPU activa. A esto se conoce como cesin de bus los cuales disponemos de las siguientes lneas. BR (Bus Request): se activa cuando una CPU diferente a la de la bus desea adquirirlo para la su transferencia. BG (Bus Grant): indica el peticionario que ya puede hacer transferencias. LOCK: indica al CPU de la bus si o no acepta peticiones para cederlos.

CAPTULO 1

BUSES DE SISTEMA

Otras Seales

Estructuras de Interconexin
Podemos definir que una computadora es una red de mdulos elementales y por lo tanto deben existir lneas para interconectar estos mdulos. El conjunto de estas lneas se denominan estructuras de interconexin. Y esta estructura depender de los intercambios que se produzcan entre mdulos. En la Figura 2 sugiere los tipos de intercambios que requiere, indicando las formas de entrada y salida en cada tipo de mdulo. Memoria: El mdulo de esta puede estar construido por N palabras de la misma longitud. Asignada a una numeracin de direccin (0,1 N1). Indicando el tipo de operaciones de lectura-escritura, y la direccin de memoria. Mdulos de E/S: funcionalmente es similar al la memoria. Solo dos tipos de operaciones cuenta LeerEscribir. Y puede controlar ms de un dispositivo externo. Refirindonos a cada uno de estos como puertos, y se le asigna una direccin (0,1M-1). Con lneas de entrada y salida de datos aparte. Y puede enviar seales de interrupcin al Procesador. Procesador: lee las instrucciones de datos y escribe los datos una vez ya procesados y utiliza seales para controlar el funcionamiento del sistema. Leer Escribir
Direccin

Memoria
N palabras 0 . . . N-1

Datos

Datos

Leer Escribir Direcci

Direccin

Mdulos E/S M Puertos

Datos Internos

Datos Externos

Datos Internos Datos Externos Seales de Interrupcin

Instrucciones

Direccin

Datos

CPU

Seales de control

Datos Seales de interrupcin

Figura 2.- Mdulos de una computadora

CAPTULO 1

BUSES DE SISTEMA

Interconexin por buses

Estructura de bus
El bus de sistema est construido por cincuenta y cien lneas. Asignndole una funcin especificada en particular. Aunque existan diversos tipos de buses en general todos se clasifican en tres grupos funcionales (Figura 3): lnea de datos, de direccin y de control. Con la probabilidad de alimentar los mdulos con la energa los buses.

Figura 3.-Esquema de interconexin de bus.

Las lneas de control proporcionan un camino entre los mdulos del sistema; a este conjunto se denomina bus de datos la cual puede incluir 32 a cientos de lneas, cuyo nmero se conoce como anchura de bus de datos. Lneas de direccin utilizada para designar la fuente o destino del dato situado en el bus de datos. Adems las lneas de direccin generalmente se utilizan para direccionar la E/S. Lneas de control utilizadas para controlar el acceso y el uso de lneas de datos y de direccin. Puesto que la lnea de datos y de direcciones son compartidas por todos los componentes. Las seales de control transmiten tanto ordenes como informacin de temporizacin entre los mdulos del sistema. La valides de datos indican la valides de datos y de direccin. Las seales de rdenes indican las tareas a realizar.

Figura 4.- Implementacin fsica de una arquitectura de bus

CAPTULO 1

BUSES DE SISTEMA

Jerarqua de Buses
Si se conectan un gran nmero de dispositivos al bus, las prestaciones pueden disminuir. Existen dos causas principales: A ms nmeros de dispositivos conectados mayor es el tiempo de respuesta. Posible cuello de botella aproximndose a la capacidad del bus. La posible soluciones aumentar la velocidad de transferencia y utilizando buses ms anchos (ejemplo de 32 a 64 bits). Una estructura tpica se muestra en la Figura 5. Un bus local que se conecta el procesador a una memoria cach y al que se puedan conectarse varios dispositivos. El controlador de memoria cach se conecta a la cach no solo al bus local sino tambin al bus del sistema, donde se conectan todos los mdulos de memoria principal. Y la memoria principal puede pasar del bus local al bus del sistema.

Figura 5.- Arquitectura del bus tradicional

CAPTULO 1

BUSES DE SISTEMA

Tipos de buses
Se pueden dividir en dos tipos genricos: dedicadas y multiplexadas. Una lnea de bus est asignada a una funcin o a un subconjunto fsico de un componente de PC. Dedicadas funcional es el uso de lneas separadas para direccin y para datos. Multiplexado en el tiempo es el uso de menos lneas y ahorrando costos. La dedicacin fsica se refiere al uso de mltiples buses, cada uno de los cuales se conectan solo un conjunto de mdulos.

CAPTULO 2

SISTEMA DE MEMORIA INTERNA

CAPITULO 2
Las dos formas bsicas de semiconductores de acceso aleatorio son la RAM Dinmica (DRAM) y la RAM Esttica (SRAM). La SRAM es mas rpida, mas costosa, menos densa y se usa para cach, y la RAM se usa para memoria principal. En los sistemas de memoria es habitual utilizar tcnicas de correccin de errores. Esto implica aadir bits redundantes, que se deducen a partir de los bits de datos, para formar un cdigo de correccin de errores. Si ocurre un error es un bit el cdigo lo detectar y, normalmente, lo corregir.

Memoria Principal
El elemento principal de la memoria es la celda de memoria. Aunque se utiliza diversas tecnologas electrnicas, todas las celdas de memoria comparten ciertas propiedades: Presentan dos estados estables o semintales, que pueden emplearse para representar el 1 y el 0 binarios. Pueden escribirse en ellas (al menos una vez) para fijar su estado. Pueden leerse para detectar su estado.

Figura 6.- Funcionamiento de una celda de memoria

Los detalles sobre estructura interna, funcionamiento y temporizacin de la celda, depende de la tecnologa especfica de circuito integrado (Figura 6).

Tipos de memoria
La tabla 2 lista los tipos principales de memorias semiconductoras. Una caracterstica de la RAm es que es posible leer datos como escribir rpidamente datos nuevos en ella. Otra caracterstica distintiva de la RAM es que es voltil esto quiere decir que se alimenta de energa. Si se interrumpe la alimentacin se pierden todos los datos, as pues la RAM es de almacenamiento temporal.

CAPTULO 2

SISTEMA DE MEMORIA INTERNA

Tabla 2.- Tipos de Memoria

Tipos de memoria RAM

Clase Memoria de lectura escritura Memoria de solo lectura

Borrado

Mecanismo de escritura Elctricamente

Volatilidad

Elctricamente por bytes

Voltil

ROM PROM EPROM

Mediante mascaras No posible

Luz ultravioleta Chip completo Memoria sobre todo lectura Elctricamente Elctricamente por bloques Elctricamente por bytes

No voltil

FLASH

EEPROM

Encapsulado de chip
Son circuitos integrados que se montan encapsulados con patillas o terminales que los conectan con el mundo exterior. El chip encapsulado tiene 32 terminales siendo el tamao estndar encapsulado. Organizacin de modulo Si un chip de RAM contiene un bit por palabra, se necesitara al menos un numero de chips al ugual al numero de bits por palabra. Un ejemplo la Figura 7 muestra la posible organizacin de un mdulo de memoria de 256 kpalabras de ocho bits. Para 256 kpalabras se necesitan 18 bits de se suministran al modulo de alguna fuente externa como la lnea de direccin, la cual representa a ocho chip de 256k. Esta estructura funciona cuando el tamao de memoria sea igual al numero de bits por chip.en caso de necesitar una memoria mayor, se utilizara una matriz de chips (Figura 8).

CAPTULO 2

SISTEMA DE MEMORIA INTERNA

Figura 7.- Organizacin de una memoria de 256k

Figura 8.- organizacin de una memoria de 1M

Correccin de Errores
El cdigo detector de errores ms sencillo es el de Richard Hamming que ilustrado por diagramas de ven, con palabras de 4 bits (M=$). Al intersectarse tres cirulos se obtienen siete compartimientos. Asignamos 4 compartimientos interiores (Figura 9a). Los restantes se rellenan con denominados bits de paridad. Cada bit de paridad se elige de tal manera que el nmero total de unos en su crculo sea par (Figura 9b). As pues el circulo A incluye tres unos del dato, el bit de paridad se pone a uno en dicho circulo. Ahora si un error cambia uno de los bits de datos (Figura 9c), se encuentra fcilmente. Comprobando los bits de paridad, se encuentran discrepancias en el crculo A y C, pero no en B. El error puede corregirse modificando el bit de dicho compartimiento.

10

CAPTULO 2

SISTEMA DE MEMORIA INTERNA

La palabra sndrome tiene una logitud de Kbits y tiene un rango entre 0 y 2k -1. El valor 0 indica que no se ha detectado error, dejado 2k-1 valores para indicar, si hay error, que bit fue errneo. Ya que el error poda haberse ocurrido en cualquiera de los M bits de datos o de los K bit de comprobacin: se debe cumplir: 2k-1 >=M+K.

Figura 9.- Representacin cdigo de errores de Hamming

Memoria Cach
El objetivo de la memoria cache es lograr que la memoria sea lo ms rpido posible consiguiendo al mismo tiempo ms capacidad al precio de memorias menos costosas. Este concepto se ilustra en la siguiente figura (figura 10), hay una memoria principal mucho mas grande pero mas lenta, junto a una memoria chache mas pequea y rpida.

11

CAPTULO 2

SISTEMA DE MEMORIA INTERNA

Figura 10 .- Memoria Cach y Principal

12

CAPTULO 2

SISTEMA DE MEMORIA INTERNA

Bibliografa
Peris, E. S. (2002). Sistemas Electrnicos Digitales: Fundamentos y Diseo de Aplicaciones. Valencia: Els Autors. Stallings, W. (2005). Organizacin y Arquitectura de Computadores. Madrid: Person Prentice Hill.

13