MINISTERIO DE EDUCACIN - ARGENTINA

ACCEDE - INGENIERA ELECTRNICA PROBLEMA N 5

SITUACIN

El diagrama en bloques de la Figura representa un sistema lgico diseado para indicar el estado de un sistema a partir de identificar el estado de los contactores I1 a I4. Los dos circuitos combinacionales A y B son los encargados de conformar una correcta indicacin y estn integrados con compuertas AND y OR.
+Vcc

R1

R2

R3

R4

F1 a b c d o o
I4

F2 F3

X1 X2

o o

I3

o o

I2

o o

I1

x x x

En la entrada del sistema se han conectado cuatro interruptores (I1 a I4) de manera que, cuando estn cerrados, las variables a, b, c o d toman valor 0 y, cuando estn abiertos, adquieren valor 1.
El bloque A relaciona las entradas (a, b, c y d) con los pilotos de salida (Fl, F2 y F3) de la siguiente manera:

ACCEDE AGOSTO 2002 - INGENIERA ELECTRNICA PROBLEMA N 5

Pgina 1

F1 adquiere valor 1 cuando dos (slo dos) interruptores contiguos estn cerrados (I1 e I2; I2 e I3; I3 e I4 son contiguos). F2 adquiere valor 1 cuando hay dos o ms interruptores abiertos. F3 toma valor 1 slo cuando uno de los interruptores I1 o I4 est abierto.

Cuando F1, F2 o F3 estn en uno, se enciende el piloto correspondiente como se muestra en la Figura. Las salidas X1 y X2 del bloque B deben indicar, en forma binaria, la cantidad de pilotos que se encienden para las combinaciones posibles de F1, F2 y F3.

INFORMACIN A TENER EN CUENTA Tablas de la verdad: AND a 0 0 1 1 b 0 1 0 1 F 0 0 0 1 a 0 0 1 1 OR b 0 1 0 1 F 0 1 1 1

Mapa de Karnaugh cd ab 00 01 11 10 00
0 4 12 8

01
1 5 13 9

11
3 7 15 11

10
2 6 14 10

ACCEDE AGOSTO 2002 - INGENIERA ELECTRNICA PROBLEMA N 5

Pgina 2

SUBPROBLEMA 5.1 1) Sintetice el circuito digital A siguiendo los siguientes pasos: a) Exprese las tablas de verdad correspondientes al problema y represntelas en mapas de Karnaugh. b) Minimice las funciones. c) Represente el circuito combinacional que resulta de las funciones minimizadas.

RESPUESTA AL SUBPROBLEMA 5.1 a.- Tabla de verdad de la funcin. entradas: a, b, c, d. Salidas: F1, F2, F3.

a 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1

b 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1

c 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1

d 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1

F1 0 0 1 1 1 0 0 0 0 1 0 0 1 0 0 0

F2 0 0 0 1 0 1 1 1 0 1 1 1 1 1 1 1

F3 0 1 0 0 0 0 0 0 1 0 0 0 0 0 0 0

F1= F2= F3=

(2,3,4,9,12) ( 3,5,6,7,9,10,11,12,13,14,15) (1,8)

ACCEDE AGOSTO 2002 - INGENIERA ELECTRNICA PROBLEMA N 5

Pgina 3

b.- Mapa de Karnaugh y minimizacin para F1:

ab cd 00 00 01 11 10
F1 = b.c.d + a.b.c + a.b.c.d
Para F2:

01 1

11 1

10

1 1 1

cd 00

ab

00

01

11 1

10

01 11 10 1

1 1 1

1 1 1

1 1 1

F2 = a . b + c . d + b . d + b . c + a . d + a . c Para F3

cd 00

ab

00

01

11

10 1

01 11 10
F3 = a.b.c.d + a. b.c.d

ACCEDE AGOSTO 2002 - INGENIERA ELECTRNICA PROBLEMA N 5

Pgina 4

c.- Sntesis
b c d a b c
a b c d

F1

a b c d

F3
a b c d

b c d b d b c a d a c

F2

SUBPROBLEMA 5.2 2) Sintetice el circuito digital B siguiendo los siguientes pasos: a) Exprese las tablas de verdad correspondientes al problema y represntelas en mapas de Karnaugh. b) Minimice las funciones. c) Represente el circuito combinacional que resulta de las funciones minimizadas. RESPUESTA AL SUBPROBLEMA 5.2

ACCEDE AGOSTO 2002 - INGENIERA ELECTRNICA PROBLEMA N 5

Pgina 5

a.- Tabla de verdad de la funcin. entradas: F1, F2, F3. Salidas: X1, X2 F1 0 0 0 0 1 1 1 1 F2 0 0 1 1 0 0 1 1 F3 0 1 0 1 0 1 0 1 X1 0 0 0 1 0 1 1 1 X2 0 1 1 0 1 0 0 1

(3,5,6,7) X2= (1,2,4,7)

X1= b.- Mapa de Karnaugh y minimizacin Para X1:

F1F2 00 F3 0 1
X1= F2 . F3 + F1 . F3 + F1 . F2

01

11 1

10

Para X2:

F1F2 00 F3 0 1 1

01 1

11

10 1

X 2 = F1.F 2.F3 + F1. F2. F3 + F1.F 2.F3 + F1.F 2.F3

ACCEDE AGOSTO 2002 - INGENIERA ELECTRNICA PROBLEMA N 5

Pgina 6

c.- Sntesis
F1 F2 F3

F1 F2 F2 F3 F1 F3

F1 F2 F3 F1

X2

X1

F2 F3 F1 F2 F3

ACCEDE AGOSTO 2002 - INGENIERA ELECTRNICA PROBLEMA N 5

Pgina 7